JPH0449258B2 - - Google Patents
Info
- Publication number
- JPH0449258B2 JPH0449258B2 JP58143694A JP14369483A JPH0449258B2 JP H0449258 B2 JPH0449258 B2 JP H0449258B2 JP 58143694 A JP58143694 A JP 58143694A JP 14369483 A JP14369483 A JP 14369483A JP H0449258 B2 JPH0449258 B2 JP H0449258B2
- Authority
- JP
- Japan
- Prior art keywords
- spin
- film
- insulating film
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
(技術分野)
この発明は半導体装置の製造方法、特にスピン
塗布と加熱硬化によつてスピンコートガラス膜を
形成することにより平坦な表面を得るようにした
多層配線構造の半導体装置の製造方法に関するも
のである。Detailed Description of the Invention (Technical Field) The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a multilayer wiring structure in which a flat surface is obtained by forming a spin-coated glass film by spin coating and heat curing. The present invention relates to a method for manufacturing a semiconductor device.
(従来技術)
半導体装置の高集積化に伴い多層配線構造にす
ることが必要になつてくる。この多層配線は、絶
縁膜と配線膜とを積層して形成される。(Prior Art) As semiconductor devices become more highly integrated, it becomes necessary to adopt a multilayer wiring structure. This multilayer wiring is formed by laminating an insulating film and a wiring film.
従来の多層配線の形成方法を第1図により説明
する。第1図において、1は半導体基板であり、
まず、この基板1上にPSG膜(リンを含んだ
SiO2膜)2を形成する。次に、このPSG膜2上
に厚さ4000〜10000Åの第1層アルミニウム配線
3を形成する。しかる後、そのアルミニウム配線
3上を含む前記PSG膜2上に、前記アルミニウ
ム配線3とほぼ同じ膜厚のPSG膜の絶縁膜4を
形成する。その後、絶縁膜4上に、約10000Åの
厚の第2層アルミニウム配線形成用のアルミニウ
ム層5を形成し、アルミニウム層5上にはフオト
レジスト6を塗布する。そして、このフオトレジ
スト6を露光・現像してパターン化し、このパタ
ーン化されたフオトレジストをマスクとしてアル
ミニウム層5をエツチングすることにより第2層
アルミニウム配線を形成する。 A conventional method for forming multilayer wiring will be explained with reference to FIG. In FIG. 1, 1 is a semiconductor substrate;
First, a PSG film (containing phosphorus) is placed on this substrate 1.
Form a SiO 2 film) 2. Next, a first layer aluminum wiring 3 having a thickness of 4000 to 10000 Å is formed on this PSG film 2. Thereafter, an insulating film 4 of a PSG film having approximately the same thickness as the aluminum wiring 3 is formed on the PSG film 2 including the aluminum wiring 3. Thereafter, an aluminum layer 5 for forming a second layer aluminum wiring having a thickness of about 10,000 Å is formed on the insulating film 4, and a photoresist 6 is applied on the aluminum layer 5. Then, this photoresist 6 is exposed and developed into a pattern, and the aluminum layer 5 is etched using the patterned photoresist as a mask to form a second layer aluminum wiring.
このような形成法では、第1層アルミニウム配
線3による段差のために、その上に形成される絶
縁膜4に急峻な段差が生じる。特にひどいとき
は、段差部の下端に凹状のへこみが形成される。
したがつて、絶縁膜4上にアルミニウム層5を形
成した場合、絶縁膜4の路肩部分7で段切れを起
こすことがある。また、アルミニウム層5をパタ
ーニングするためにフオトレジスト層6を露光・
現像した場合に、アルミニウム層5の段差部の側
壁部に未露光部分8が発生してレジストが残り、
アルミニウム層5のエツチングのときにエツチン
グ残りが生じるので、短絡の原因となつた。 In such a formation method, the step caused by the first layer aluminum wiring 3 causes a steep step in the insulating film 4 formed thereon. In particularly severe cases, a concave depression is formed at the lower end of the step.
Therefore, when the aluminum layer 5 is formed on the insulating film 4, breakage may occur at the shoulder portion 7 of the insulating film 4. In addition, in order to pattern the aluminum layer 5, the photoresist layer 6 is exposed and
When developed, unexposed portions 8 are generated on the sidewalls of the stepped portions of the aluminum layer 5, and resist remains.
When etching the aluminum layer 5, etching residue was left behind, which caused a short circuit.
このような欠点を防ぐ方法としては、できるだ
け第1層配線の上の絶縁膜を平担化して、段差を
少なくすることが必要である。 In order to prevent such defects, it is necessary to flatten the insulating film on the first layer wiring as much as possible to reduce the level difference.
平担化する方法の1つとして、スピンコートガ
ラス膜の形成法がある。第2図は、その方法を適
用して多層配線を形成した図である。この場合
は、第1層アルミニウム配線3を形成した後、ス
ピン塗布と加熱硬化によりスピンコートガラス
膜、たとえばリンを含むシリカフイルム9を形成
し、その後、絶縁膜4を化学気相成長法(CVD
法)により形成し、以後、第1図と同様にする。 One method for flattening is a method of forming a spin-coated glass film. FIG. 2 is a diagram showing a multilayer wiring formed by applying this method. In this case, after forming the first layer aluminum wiring 3, a spin-coated glass film, such as a silica film 9 containing phosphorus, is formed by spin coating and heat curing, and then the insulating film 4 is formed by chemical vapor deposition (CVD).
After that, the process is similar to that shown in FIG. 1.
このような方法によれば、スピン塗布によるシ
リカフイルム9の表面形状が平担になるので、
CVD絶縁膜4も平担となり、その結果として上
述の欠点を除去できる。 According to such a method, the surface shape of the silica film 9 formed by spin coating becomes flat;
The CVD insulating film 4 also becomes flat, and as a result, the above-mentioned drawbacks can be eliminated.
しかるに、上記の従来の方法では、シリカフイ
ルム9形成後の熱処理時、たとえば第2層配線形
成時のシンター時に発生する第1層配線アルミニ
ウムのヒロツクのために、第3図に示すように、
そのヒロツク10を核としてシリカフイルム9に
クラツク11が入り、ひどい時は、それが原因し
て、CVD絶縁膜4にまでクラツクが入るという
欠点があつた。 However, in the above-mentioned conventional method, as shown in FIG.
Cracks 11 enter the silica film 9 using the cracks 10 as cores, and in severe cases, cracks may also enter the CVD insulating film 4.
(発明の目的)
この発明は上記の点に鑑みなされたもので、ス
ピンコートガラス膜形成後の熱処理時に発生する
配線層表面のヒロツクによつてガラス膜にクラツ
クが生じることを防止した半導体装置の製造方法
を提供することを目的とする。(Object of the Invention) The present invention has been made in view of the above points, and provides a semiconductor device which prevents cracks from occurring in the glass film due to cracks on the surface of the wiring layer that occur during heat treatment after spin-coating glass film formation. The purpose is to provide a manufacturing method.
(実施例)
以下この発明の一実施例を第4図を参照して説
明する。(Embodiment) An embodiment of the present invention will be described below with reference to FIG.
第4図aにおいて、21はシリコン半導体基板
である。まず、この半導体基板21上に第4図a
で示すように第1の絶縁膜としてPSG膜22を
形成する。次に、このPSG膜22上の所定部分
に厚さ4000〜10000Åの第1層アルミニウム配線
23(第1の配線層)をパターン形成する。しか
る後、このアルミニウム配線23上を含む前記
PSG膜22上に、スピン塗布と加熱硬化により
シリカフイルム24(スピンコートガラス膜)を
平担に厚く形成する。この時、シリカフイルム2
4は、第4図aで明らかなように、第1層アルミ
ニウム配線23上よりもPSG膜22上の方が厚
くなる。 In FIG. 4a, 21 is a silicon semiconductor substrate. First, on this semiconductor substrate 21, as shown in FIG.
As shown in , a PSG film 22 is formed as a first insulating film. Next, a first layer aluminum wiring 23 (first wiring layer) having a thickness of 4,000 to 10,000 Å is patterned at a predetermined portion on this PSG film 22. After that, the above-mentioned area including the aluminum wiring 23 is
A silica film 24 (spin-coated glass film) is formed thickly and evenly on the PSG film 22 by spin coating and heat curing. At this time, silica film 2
4 is thicker on the PSG film 22 than on the first layer aluminum wiring 23, as is clear from FIG. 4a.
このシリカフイルム24の形成には、一例とし
て、アルコール溶液にSi(OH)4をSiO2換算で約
4.8%含むものを用いる。この溶液は、溶媒が蒸
発乾燥すると、Si(OH)4→SiO2+2H2Oの反応式
により二酸化珪素層を形成する。この反応は常温
である程度反応するが、不充分である。この反応
を完全にするためには加熱することが必要であ
る。下層にアルミニウム配線がある場合、加熱温
度は約450℃以下が適当である。加熱は、溶液の
スピン塗布後に約250℃で行われ、さらに後述す
る絶縁膜(CVD PSG膜)の生成時にも約450℃
によつて行われる。 To form this silica film 24, for example, Si(OH) 4 is added to an alcohol solution in terms of SiO 2 .
Use one containing 4.8%. When the solvent is evaporated and dried, this solution forms a silicon dioxide layer according to the reaction formula: Si(OH) 4 →SiO 2 +2H 2 O. Although this reaction occurs to some extent at room temperature, it is insufficient. Heating is necessary to complete this reaction. If there is aluminum wiring in the lower layer, the appropriate heating temperature is about 450°C or less. Heating is carried out at approximately 250°C after spin coating the solution, and also at approximately 450°C during the generation of the insulating film (CVD PSG film) described later.
It is carried out by.
このようにしてシリカフイルム24を形成した
ならば、次に、フツ化炭素系のガスたとえば
C2F6などのガスにより、第1層アルミニウム配
線23の上部表面が現われるまでシリカフイルム
24を全面ドライエツチングする。これにより、
第1層アルミニウム配線23上にはシリカフイル
ム24がなくなる。一方、第1層アルミニウム配
線23上以外のPSG膜22上の部分には前記シ
リカフイルム24が残存する。(第4図b)
しかる後、第1層アルミニウム配線23上を含
むシリカフイルム24上にCVD PSG膜の絶縁膜
25(第2の絶縁膜)を、第1層アルミニウム配
線23とほぼ同じ膜厚に形成し、この絶縁膜25
上には第2層アルミニウム配線26を形成する。 After forming the silica film 24 in this way, next, a carbon fluoride gas such as
The entire surface of the silica film 24 is dry etched using a gas such as C 2 F 6 until the upper surface of the first layer aluminum wiring 23 is exposed. This results in
The silica film 24 disappears on the first layer aluminum wiring 23. On the other hand, the silica film 24 remains on the PSG film 22 except on the first layer aluminum wiring 23. (FIG. 4b) After that, an insulating film 25 (second insulating film) of CVD PSG film is coated on the silica film 24 including on the first layer aluminum wiring 23 to a thickness that is approximately the same as that of the first layer aluminum wiring 23. This insulating film 25
A second layer aluminum wiring 26 is formed thereon.
(発明の効果)
以上の実施例から明らかなように、この発明の
方法では、スピンコートガラス膜を形成した後
に、このスピンコートガラス膜を全面ドライエツ
チングして、スピンコートガラス膜を第1の配線
層上からは取り除く。すなわち、スピンコートガ
ラス膜のクラツクが生じる部分を除去するのであ
る。したがつて、第1の配線層に発生するヒロツ
クによつて以前のようにスピンコートガラス膜に
クラツクが生じることはなくなり、勿論、その上
の第2の絶縁膜にクラツクが生じることもない。(Effects of the Invention) As is clear from the above examples, in the method of the present invention, after forming a spin-coated glass film, the entire surface of the spin-coated glass film is dry-etched to form a first spin-coated glass film. Remove from above the wiring layer. That is, the portions of the spin-coated glass film where cracks occur are removed. Therefore, the cracks generated in the first wiring layer no longer occur in the spin-coated glass film as before, and, of course, the second insulating film thereon does not suffer from cracks.
また、スピンコートガラス膜を全面ドライエツ
チングするため、しかもそのスピンコートガラス
膜は第1の配線層上よりも、それ以外の下地絶縁
膜(第1の絶縁膜)上の方が厚く、エツチング後
も下地絶縁膜上の全体に充分に残るため、表面形
状はエツチング後もほとんど変らず平担である。
したがつて、その上に形成する第2の絶縁膜や第
2の配線用金属層は一様な平担な表面を形成する
ことが可能となり、急峻な段差によつて生じる第
2の配線層の断線や短絡を防ぐことができる。 In addition, since the entire surface of the spin-coated glass film is dry-etched, the spin-coated glass film is thicker on the other underlying insulating film (first insulating film) than on the first wiring layer, so that Since the etching remains sufficiently on the entire underlying insulating film, the surface shape remains flat even after etching.
Therefore, the second insulating film and the second wiring metal layer formed thereon can form a uniform and flat surface, and the second wiring layer formed by steep steps can be This can prevent wire breakage and short circuits.
さらに、第2の配線層用金属層の表面が平担に
なれば、その表面上に形成するパターン化のため
にフオトレジスト層としても凹凸のない均一な膜
厚のものが得られるので、高精度なフオトレジス
トマスクパターンを得ることもできるようにな
る。 Furthermore, if the surface of the metal layer for the second wiring layer is flat, a photoresist layer with a uniform thickness and no unevenness can be obtained for patterning on the surface. It also becomes possible to obtain accurate photoresist mask patterns.
また、この発明の方法によれば、スピンコート
ガラス膜の塗布後、該ガラス膜を加熱硬化させた
ので、次のエツチングの制御が容易となる。しか
も、この発明では、エツチング法としてドライエ
ツチングを用いているので、より高精度にエツチ
ングを制御でき、第1の配線層上のスピンコート
ガラス膜のみを高精度に除去できる。 Further, according to the method of the present invention, after the spin-coated glass film is applied, the glass film is heated and hardened, so that the subsequent etching can be easily controlled. Moreover, in this invention, since dry etching is used as the etching method, the etching can be controlled with higher precision, and only the spin-coated glass film on the first wiring layer can be removed with higher precision.
また、この発明によれば、配線(第1の配線
層)上以外の下地絶縁膜(第1の絶縁膜)上の全
体にスピンコートガラス膜を残すようにしたの
で、配線の側壁部のみにスピンコートガラス膜を
残し、下地絶縁膜上からはスピンコートガラス膜
を除去する方法(比較例という)に比較して次の
効果を有する。 Further, according to the present invention, since the spin-coated glass film is left on the entire base insulating film (first insulating film) other than on the wiring (first wiring layer), it is applied only to the side wall of the wiring. Compared to a method (referred to as a comparative example) in which the spin-coated glass film is left and the spin-coated glass film is removed from the base insulating film, the following effects are obtained.
配線ピツチが小さいパターンの場合、スピンコ
ートガラス膜をスピンコートした時に、スピンコ
ートガラス膜は配線間にもかなりの厚さでスピン
コートされるために、比較例のようにこの配線間
の下地絶縁膜上のスピンコートガラス膜を除去す
るには、かなりの量のスピンコートガラス膜全面
除去を行わなければならず、それによつて本来、
比較例において段差平滑化のために必要としてい
る配線側壁部のスピンコートガラス膜の残存量は
極めて少なくなり、配線段差の平滑化効果は非常
にとぼしいものとなつてしまう。さらに、同一基
板面上に配線ピツチの非常に小さいパターン(例
えば〜1μm)と非常に大きいパターン(例えば数
十〜数百μm)が存在する場合(実際には必ずと
いつてよいほど同時に存在する)には、比較例に
おいては、この小ピツチ配線間絶縁膜上スピンコ
ートガラス膜を除去するのに上述のように大量の
除去量が必要なため、パターンピツチ大の配線間
下地絶縁膜上(スピンコートガラス膜が薄い)で
は、該絶縁膜までエツチングしてしまう現象が発
生する。これに対して、この発明のように、スピ
ンコートガラス膜は、第1の配線層の上面が露出
した時点でエツチングを終了することとし、第1
の配線層の側壁部のみならず下地絶縁膜上全体に
スピンコートガラス膜を残すようにすれば、平滑
化効果は常に充分なものが得られ、かつ配線間ピ
ツチ大のところで下地絶縁膜をエツチングして絶
縁低下をきたすようなことも防止できる。 In the case of a pattern with a small wiring pitch, when a spin-coated glass film is spin-coated, the spin-coated glass film is also spin-coated to a considerable thickness between the wirings, so as in the comparative example, the base insulation between the wirings is In order to remove the spin-coated glass film on the film, a considerable amount of the entire surface of the spin-coated glass film must be removed.
In the comparative example, the remaining amount of the spin-coated glass film on the side wall of the wiring, which is necessary for smoothing the level difference, is extremely small, and the effect of smoothing the level difference in the wiring becomes very weak. Furthermore, if there are patterns with very small wiring pitches (e.g. ~1 μm) and very large patterns (e.g. tens to hundreds of μm) on the same board surface (in reality, they always exist at the same time). ), in the comparative example, a large amount of removal is required as described above to remove the spin-coated glass film on the small-pitch inter-wiring insulating film ( If the spin-coated glass film is thin, a phenomenon occurs in which the insulating film is etched. On the other hand, as in the present invention, the etching of the spin-coated glass film is completed when the upper surface of the first wiring layer is exposed.
By leaving the spin-coated glass film not only on the sidewalls of the interconnect layer but also on the entire underlying insulating film, a sufficient smoothing effect can always be obtained, and the underlying insulating film can be etched at large pitches between interconnects. It is also possible to prevent insulation deterioration.
なお、スピンコートガラス膜の塗布後、加熱硬
化を行わないと、該スピンコートガラス膜が脆弱
であるため、Al配線面上のみならず、下地絶縁
膜上においてもクラツクが発生する恐れがあり、
そこで下地絶縁膜上からもスピンコートガラス膜
を除去する必要があるが、この発明のように、塗
布後、熱処理によりスピンコートガラス膜を硬化
させれば、下地絶縁膜上にスピンコートガラス膜
を残しても、クラツクが生じることを防止でき
る。 Note that if the spin-coated glass film is not heat-cured after application, the spin-coated glass film will be fragile and cracks may occur not only on the Al wiring surface but also on the underlying insulating film.
Therefore, it is necessary to remove the spin-coated glass film from above the base insulating film, but if the spin-coated glass film is hardened by heat treatment after coating as in this invention, the spin-coated glass film can be removed from the base insulating film. Even if it is left in place, cracks can be prevented.
第1図は従来の多層配線の形成方法を説明する
ための断面図、第2図は従来の他の多層配線の形
成方法を説明するための断面図、第3図は第2図
の他の方法においてシリカフイルムにクラツクが
生じる様子を示す平面図、第4図はこの発明の半
導体装置の製造方法の一実施例を説明するための
断面図である。
21…シリコン半導体基板、22…PSG膜、
23…第1層アルミニウム配線、24…シリカフ
イルム、25…絶縁膜、26…第2層アルミニウ
ム配線。
FIG. 1 is a cross-sectional view for explaining a conventional method for forming multilayer wiring, FIG. 2 is a cross-sectional view for explaining another conventional method for forming multilayer wiring, and FIG. FIG. 4 is a plan view showing how cracks occur in a silica film in the method, and a cross-sectional view for explaining an embodiment of the method for manufacturing a semiconductor device of the present invention. 21... Silicon semiconductor substrate, 22... PSG film,
23... First layer aluminum wiring, 24... Silica film, 25... Insulating film, 26... Second layer aluminum wiring.
Claims (1)
この第1の絶縁膜上に第1の配線層をパターン形
成する工程と、この第1の配線層上を含む前記第
1の絶縁膜上にスピンコートガラス膜を、この第
1の配線層上より前記第1の絶縁膜上が厚くなる
ように平坦にスピン塗布する工程と、このスピン
コートガラス膜を加熱硬化させた後このスピンコ
ートガラス膜を、前記第1の配線層の上部表面の
みが露出されるまで平坦にドライエツチングする
ことにより前記第1の配線層上以外の領域に前記
スピンコートガラス膜を残存させる工程と、その
後、前記第1の配線層上および前記スピンコート
ガラス膜上に第2の絶縁膜を形成する工程とを具
備することを特徴とする半導体装置の製造方法。1 After forming the first insulating film on the semiconductor substrate,
A step of patterning a first wiring layer on this first insulating film, and forming a spin coat glass film on the first insulating film including on this first wiring layer. A step of spin-coating the first insulating film evenly so that it is thicker, and heating and hardening the spin-coat glass film, and then applying the spin-coat glass film so that only the upper surface of the first wiring layer is coated with a thin layer. a step of leaving the spin-coated glass film in a region other than on the first wiring layer by dry etching it flat until it is exposed, and then leaving the spin-coated glass film on the first wiring layer and the spin-coated glass film; A method of manufacturing a semiconductor device, comprising the step of forming a second insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14369483A JPS6035535A (en) | 1983-08-08 | 1983-08-08 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14369483A JPS6035535A (en) | 1983-08-08 | 1983-08-08 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6035535A JPS6035535A (en) | 1985-02-23 |
| JPH0449258B2 true JPH0449258B2 (en) | 1992-08-11 |
Family
ID=15344786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14369483A Granted JPS6035535A (en) | 1983-08-08 | 1983-08-08 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035535A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295437A (en) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | Forming method for multilayer interconnection |
| JPH0611079B2 (en) * | 1986-09-05 | 1994-02-09 | 日本電気株式会社 | Semiconductor device |
| DE69426048T2 (en) | 1993-07-28 | 2001-05-10 | Chugai Photo Chemical Co. Ltd., Tokio/Tokyo | Composition containing a color developer substance, color developer for processing silver halide color photographic materials and their use |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53104186A (en) * | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Multilayer wiring body |
-
1983
- 1983-08-08 JP JP14369483A patent/JPS6035535A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6035535A (en) | 1985-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5811512B2 (en) | Pattern formation method | |
| US5407529A (en) | Method for manufacturing semiconductor device | |
| JPH06140520A (en) | Method for forming multi-layer conductor / insulator coplanar thin film using photosensitive polyimide polymer composition and semiconductor structure manufactured by the method | |
| US4328263A (en) | Method of manufacturing semiconductor devices using lift-off technique | |
| JPH0669351A (en) | Manufacture of contact of multilayer metal interconnection structure | |
| CN1046056C (en) | Method for forming contact holes of semiconductor device | |
| JPH06275577A (en) | Method for forming contact hole in semiconductor device | |
| JPH0458167B2 (en) | ||
| JPS6342412B2 (en) | ||
| JPS6148771B2 (en) | ||
| JPH0653134A (en) | Method for manufacturing semiconductor device | |
| JP2849286B2 (en) | Method for manufacturing semiconductor device | |
| JPH058856B2 (en) | ||
| JPS6035535A (en) | Manufacture of semiconductor device | |
| JPS59926A (en) | Method for selective etching of aluminum film | |
| JPH0265256A (en) | Manufacture of semiconductor device | |
| JPH0119255B2 (en) | ||
| JPS60121738A (en) | Manufacture of semiconductor device | |
| JPS60121795A (en) | Method of producing multilayer circuit board | |
| JPH03108356A (en) | Manufacture of semiconductor substrate | |
| JPS58216442A (en) | Forming method for aluminum wiring | |
| JPS6156618B2 (en) | ||
| JPH0697061A (en) | Film forming method and its equipment | |
| JP3003235B2 (en) | Method for manufacturing semiconductor device | |
| JPS60154623A (en) | Manufacture of semiconductor device |