JPH0449316B2 - - Google Patents
Info
- Publication number
- JPH0449316B2 JPH0449316B2 JP57224209A JP22420982A JPH0449316B2 JP H0449316 B2 JPH0449316 B2 JP H0449316B2 JP 57224209 A JP57224209 A JP 57224209A JP 22420982 A JP22420982 A JP 22420982A JP H0449316 B2 JPH0449316 B2 JP H0449316B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clip
- potential
- level
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/06—Diagnosis, testing or measuring for television systems or their details for recorders
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダの調整に用いら
れるビデオ信号測定装置に関するものである。
れるビデオ信号測定装置に関するものである。
従来例の構成とその問題点
近年、ビデオテープレコーダ（VTR）の普及
は著しく、今後増々の発展をするために、量産性
向上による製造コストの低減が期待されている。
特に、主に人手に頼つている調整工程、検査工程
の自動化が強く要望されている。
は著しく、今後増々の発展をするために、量産性
向上による製造コストの低減が期待されている。
特に、主に人手に頼つている調整工程、検査工程
の自動化が強く要望されている。
一般に、VTRの輝度信号の記録系は、再生時
のSN比を改善するために記録時に輝度信号の高
域特性を強調しておくエンフアシス回路、エンフ
アシス回路により信号の立上り、立下り部に発生
したスパイクの先端レベルを所定のレベルに抑制
するホワイトクリツプ・ダーククリツプ回路、
FM信号のキヤリヤ周波数との対応を取るために
下段のFM変調器に入力される輝度信号のシンク
チツプレベルを一定電位にクランプするクランプ
回路、およびFM変調器にて変調されたFM信号
を増巾しビデオヘツドに記録電流を供給する記録
増巾器より構成されている。この様な構成に於
て、前述のホワイトクリツプ・ダーククリツプ回
路は一般に、エンフアシスされた輝度信号による
可変調を防ぐためにシンクチツプレベルからホワ
イトピークレベルまでを100％とし、立ち上り及
び立下りのスパイクレベルを所定の比率になるよ
うに調整（ホワイトクリツプ、ダーククリツプレ
ベル調整）する機能を有している。
のSN比を改善するために記録時に輝度信号の高
域特性を強調しておくエンフアシス回路、エンフ
アシス回路により信号の立上り、立下り部に発生
したスパイクの先端レベルを所定のレベルに抑制
するホワイトクリツプ・ダーククリツプ回路、
FM信号のキヤリヤ周波数との対応を取るために
下段のFM変調器に入力される輝度信号のシンク
チツプレベルを一定電位にクランプするクランプ
回路、およびFM変調器にて変調されたFM信号
を増巾しビデオヘツドに記録電流を供給する記録
増巾器より構成されている。この様な構成に於
て、前述のホワイトクリツプ・ダーククリツプ回
路は一般に、エンフアシスされた輝度信号による
可変調を防ぐためにシンクチツプレベルからホワ
イトピークレベルまでを100％とし、立ち上り及
び立下りのスパイクレベルを所定の比率になるよ
うに調整（ホワイトクリツプ、ダーククリツプレ
ベル調整）する機能を有している。
従来、上述のホワイトクリツプ、ダーククリツ
プレベルの調整においては、調整されるべき輝度
信号をオシロスコープにてモニタし、オシロスコ
ープ上の波形からシンクチツプからホワイトピー
クレベルまでの値を測定し、その値に対し、シン
クチツプレベルまたはホワイトピークレベルから
のクリツプレベルまでの値が所定の値となるよう
にホワイトクリツプレベル、ダーククリツプレベ
ルの調整を行う方法が採用されている。
プレベルの調整においては、調整されるべき輝度
信号をオシロスコープにてモニタし、オシロスコ
ープ上の波形からシンクチツプからホワイトピー
クレベルまでの値を測定し、その値に対し、シン
クチツプレベルまたはホワイトピークレベルから
のクリツプレベルまでの値が所定の値となるよう
にホワイトクリツプレベル、ダーククリツプレベ
ルの調整を行う方法が採用されている。
しかしながら、上記の様にオシロスコープの波
形をモニタしながら、ホワイトクリツプレベル、
ダーククリツプレベルを調整する方法は、調整工
程の自動化を阻害するとともに高度な調整精度を
得ることは困難である。
形をモニタしながら、ホワイトクリツプレベル、
ダーククリツプレベルを調整する方法は、調整工
程の自動化を阻害するとともに高度な調整精度を
得ることは困難である。
発明の目的
本発明の目的は、VTRの輝度信号記録系と
おける調整工程あるいは検査工程における自動化
を可能とすることが出来るビデオ信号測定装置を
提供することにある。
おける調整工程あるいは検査工程における自動化
を可能とすることが出来るビデオ信号測定装置を
提供することにある。
発明の構成
本発明のビデオ信号測定装置は、上述したビデ
オ回路の出力信号をサンプル・ホールドするＳ／
Ｈ回路と、入力ビデオ信号に同期し入力ビデオ信
号がホワイトピークレベルである期間内において
上記Ｓ／Ｈ回路にサンプルパルスを供給するサン
プルパルス発生回路と、エンフアシス回路、クラ
ンプ回路等の入力信号状態をコントロールし上記
Ｓ／Ｈ回路が順次クランプ電位、ホワイトピーク
電位とホワイトクリツプ・ダーククリツプ回路の
各クリツプ電位を出力するモードコントロール手
段と、上記Ｓ／Ｈ回路の出力信号の電位を測定す
る電圧計より構成されており、これによりVTR
の記録系におけるビデオ信号のホワイトピークレ
ベル、シンクチツプレベル、ホワイトクリツプレ
ベル、ダーククリツプレベルをDC電位として測
定することができ、その結果、ホワイトクリツプ
レベル、ダーククリツプレベルの調整工程や検査
工程における自動化を可能にするものである。
オ回路の出力信号をサンプル・ホールドするＳ／
Ｈ回路と、入力ビデオ信号に同期し入力ビデオ信
号がホワイトピークレベルである期間内において
上記Ｓ／Ｈ回路にサンプルパルスを供給するサン
プルパルス発生回路と、エンフアシス回路、クラ
ンプ回路等の入力信号状態をコントロールし上記
Ｓ／Ｈ回路が順次クランプ電位、ホワイトピーク
電位とホワイトクリツプ・ダーククリツプ回路の
各クリツプ電位を出力するモードコントロール手
段と、上記Ｓ／Ｈ回路の出力信号の電位を測定す
る電圧計より構成されており、これによりVTR
の記録系におけるビデオ信号のホワイトピークレ
ベル、シンクチツプレベル、ホワイトクリツプレ
ベル、ダーククリツプレベルをDC電位として測
定することができ、その結果、ホワイトクリツプ
レベル、ダーククリツプレベルの調整工程や検査
工程における自動化を可能にするものである。
実施例の説明
以下、本発明の実施例について図面を参照しな
がら説明する。
がら説明する。
第１図は本発明の一実施例における回路ブロツ
ク図、第２図ａ〜ｄは第１図における主要部の波
形図である。第１図において、１はクランプ回路
であり、一端よりビデオ信号が入力され他端より
シンクチツプレベルをクランプされたビデオ信号
を出力するクランプ用コンデンサ１ａと、コレク
タ端子がクランプ用コンデンサ１ａの出力端子
に、エミツタ端子が一端が接地された基準電圧源
１ｄの他方の端子に、さらにベース端子が抵抗１
ｂの一方の端子に接続されたPNPトランジスタ
１ｄより構成されている。２はエンフアシス回路
で、通常は正相入力側にクランプ回路１の出力が
入力されるOP−AMP２ａとOP−AMP２ａの出
力端と逆相入力端に接続された抵抗２ｂとOP−
AMP２ａの逆相入力端に一端が接続され、他端
はコンデンサ２ｄを介して接地されている抵抗２
ｃより構成されている。３はホワイトクリツプ・
ダーククリツプ回路で、NPNトランジスタ３ｃ、
PNPトランジスタ３ｂ、抵抗３ａ，３ｄ、タツ
プ端子付可変抵抗器３ｅ，３ｆより構成され、
PNPトランジスタ３ｄとNPNトランジスタ３ｃ
の各々のエミツタ端子は共通に接続され、エンフ
アシス回路２の出力端子であるOP AMP２ａの
出力端に接続されている。抵抗３ａはPNPトラ
ンジスタ３ｂのコレクタ端子と接地間に、また抵
抗３ｄはNPNトランジスタ３ｃのコレクタ端子
と電源端子Vcc間に接続されている。可変抵抗器
３ｅのタツプ端子はPNPトランジスタ３ｂのベ
ース端子に、タツプ端子以外の２端子は一方は接
地され他方は電源端子Vccに接続されている。可
変抵抗器３ｆのタツプ端子はNPNトランジスタ
３ｃのベース端子に接続され、他の２端子は可変
抵抗器３ｅと同様に各々電源端子Vccと接地点に
接続されている。なおクランプ回路１とエンフア
シス回路２とホワイトクリツプ・ダーククリツプ
回路３とビデオ回路を構成している。５はサンプ
ルパルス発生手段で、ビデオ信号より垂直同期信
号を検出するＶ同期分離回路５ａ、Ｖ同期分離回
路５ａの出力パルスを遅延しビデオ信号の小なく
とも垂直ブランキング期間にわたつてLow
Levelを出力するパルス遅延回路５ｂと、ビデオ
信号より水平同期信号を検出するＨ同期分離回路
５ｃと、Ｈ同期分離回路の出力パルスを一定時間
遅延するパルス遅延回路５ｄと、パルス遅延回路
５ｂ，５ｄの出力のANDを取るANDゲート５ｅ
より構成されている。４はサンプル・ホールド
（Ｓ／Ｈ）回路で、エンフアシス回路２の出力が
入力され、ANDゲート回路５ｅの出力パルスに
より入力信号をサンプリングする。７は電圧計で
Ｓ／Ｈ回路の出力電圧を計測するものである。６
はモードコントロール手段で、スイツチ６ａ，６
ｂ，６ｃ，６ｄ，６ｅより構成されている。
ク図、第２図ａ〜ｄは第１図における主要部の波
形図である。第１図において、１はクランプ回路
であり、一端よりビデオ信号が入力され他端より
シンクチツプレベルをクランプされたビデオ信号
を出力するクランプ用コンデンサ１ａと、コレク
タ端子がクランプ用コンデンサ１ａの出力端子
に、エミツタ端子が一端が接地された基準電圧源
１ｄの他方の端子に、さらにベース端子が抵抗１
ｂの一方の端子に接続されたPNPトランジスタ
１ｄより構成されている。２はエンフアシス回路
で、通常は正相入力側にクランプ回路１の出力が
入力されるOP−AMP２ａとOP−AMP２ａの出
力端と逆相入力端に接続された抵抗２ｂとOP−
AMP２ａの逆相入力端に一端が接続され、他端
はコンデンサ２ｄを介して接地されている抵抗２
ｃより構成されている。３はホワイトクリツプ・
ダーククリツプ回路で、NPNトランジスタ３ｃ、
PNPトランジスタ３ｂ、抵抗３ａ，３ｄ、タツ
プ端子付可変抵抗器３ｅ，３ｆより構成され、
PNPトランジスタ３ｄとNPNトランジスタ３ｃ
の各々のエミツタ端子は共通に接続され、エンフ
アシス回路２の出力端子であるOP AMP２ａの
出力端に接続されている。抵抗３ａはPNPトラ
ンジスタ３ｂのコレクタ端子と接地間に、また抵
抗３ｄはNPNトランジスタ３ｃのコレクタ端子
と電源端子Vcc間に接続されている。可変抵抗器
３ｅのタツプ端子はPNPトランジスタ３ｂのベ
ース端子に、タツプ端子以外の２端子は一方は接
地され他方は電源端子Vccに接続されている。可
変抵抗器３ｆのタツプ端子はNPNトランジスタ
３ｃのベース端子に接続され、他の２端子は可変
抵抗器３ｅと同様に各々電源端子Vccと接地点に
接続されている。なおクランプ回路１とエンフア
シス回路２とホワイトクリツプ・ダーククリツプ
回路３とビデオ回路を構成している。５はサンプ
ルパルス発生手段で、ビデオ信号より垂直同期信
号を検出するＶ同期分離回路５ａ、Ｖ同期分離回
路５ａの出力パルスを遅延しビデオ信号の小なく
とも垂直ブランキング期間にわたつてLow
Levelを出力するパルス遅延回路５ｂと、ビデオ
信号より水平同期信号を検出するＨ同期分離回路
５ｃと、Ｈ同期分離回路の出力パルスを一定時間
遅延するパルス遅延回路５ｄと、パルス遅延回路
５ｂ，５ｄの出力のANDを取るANDゲート５ｅ
より構成されている。４はサンプル・ホールド
（Ｓ／Ｈ）回路で、エンフアシス回路２の出力が
入力され、ANDゲート回路５ｅの出力パルスに
より入力信号をサンプリングする。７は電圧計で
Ｓ／Ｈ回路の出力電圧を計測するものである。６
はモードコントロール手段で、スイツチ６ａ，６
ｂ，６ｃ，６ｄ，６ｅより構成されている。
以上のように構成された本実施例におけるビデ
オ信号測定装置について以下その動作を説明す
る。まず、端子Ａには第２図ａに示す様なビデオ
信号（期間T1：水平ブランキング、期間To：水
平同期信号期間、期間T2：輝度信号期間、本実
施例においてはホワイトレベル100％の信号）が
入力されている。このビデオ信号はＨ同期分離回
路５ｃに入力され、第２図ｂに示すような水平同
期信号として出力される。この水平同期信号はパ
ルス遅延回路５ｄに入力され、ビデオ信号のT2
の期間にパルスが発生するようにT3の期間だけ
遅延され第２図ｃに示す信号を得る。またビデオ
信号はＶ同期分離回路５ａに入力され垂直同期信
号を出力する。そしてこの垂直同期信号はパルス
遅延回路５ｂに入力され、ビデオ信号の垂直ブラ
ンキング期間を十分にカバーする間Lowレベル
を他の期間は、HIGHレベルであるパルスを出力
する。さらにパルス遅延回路５ｂ，５ｄの各々の
出力パルスはANDゲート５ｅに入力され、その
出力はＳ／Ｈ回路４のサンプルパルスとして供給
される。
オ信号測定装置について以下その動作を説明す
る。まず、端子Ａには第２図ａに示す様なビデオ
信号（期間T1：水平ブランキング、期間To：水
平同期信号期間、期間T2：輝度信号期間、本実
施例においてはホワイトレベル100％の信号）が
入力されている。このビデオ信号はＨ同期分離回
路５ｃに入力され、第２図ｂに示すような水平同
期信号として出力される。この水平同期信号はパ
ルス遅延回路５ｄに入力され、ビデオ信号のT2
の期間にパルスが発生するようにT3の期間だけ
遅延され第２図ｃに示す信号を得る。またビデオ
信号はＶ同期分離回路５ａに入力され垂直同期信
号を出力する。そしてこの垂直同期信号はパルス
遅延回路５ｂに入力され、ビデオ信号の垂直ブラ
ンキング期間を十分にカバーする間Lowレベル
を他の期間は、HIGHレベルであるパルスを出力
する。さらにパルス遅延回路５ｂ，５ｄの各々の
出力パルスはANDゲート５ｅに入力され、その
出力はＳ／Ｈ回路４のサンプルパルスとして供給
される。
ホワイトピークレベル測定モードにおいては、
スイツチ６ａ，６ｂはON状態、スイツチ６ｃ，
６ｄはOFF状態とする。すなわちビデオ信号は
スイツチ６ａを介してコンデンサ１ａ供給され、
ビデオ信号のシンクチツプレベル期間にトランジ
スタ１ｃをONされるクランプパルスが端子Ｂよ
りスイツチ６ｂを介して抵抗１ｂの入力側端子に
供給される。すなわちビデオ信号はクランプ回路
にてシンクチツプレベルを基準電圧源１ｄの電位
ECLにクランプされエンフアシス回路２に供給さ
れる。エンフアシス回路２は、抵抗２ｂ，２ｃの
値を各々Rf，Rg（Ω）コンデンサ２ｄをＣ(F)とす
ると、 ｛１＋（Rf＋Rg）CS｝／（１＋RgCS） Ｓ：ラプラシアンなる伝達関数として表現で
き、直流利得が１、高域利得が（１＋Rf／Rg）
であるエンフアシス回路でその出力は第２図ｄに
示すように入力信号の立上り時にプラスのスパイ
ク電圧が、また入力信号の立ち下り時にマイナス
のスパイク電圧が発生する信号となる。第２図ｄ
の信号において、電位ESLはシンクチツプレベル
のクランプ電位、EWLはホワイトピーク電位であ
り、EWCはPNPトランジスタ３ｂによりクリツプ
されるホワイトクリツプ電位、EDCはNPNトラン
ジスタ３ｃによりクリツプされるダーククリツプ
電位を示している。この信号はＳ／Ｈ回路４に入
力され、上述のサンプルパルス発生手段出力パル
ス（垂直ブランキング期間を除き第２図ｄに示す
信号のホワイトピークレベルをサンプリングする
ためのパルス）により信号のホワイトピークレベ
ルをサンプルされ直流化されたEWLを電圧計７に
より計測する。
スイツチ６ａ，６ｂはON状態、スイツチ６ｃ，
６ｄはOFF状態とする。すなわちビデオ信号は
スイツチ６ａを介してコンデンサ１ａ供給され、
ビデオ信号のシンクチツプレベル期間にトランジ
スタ１ｃをONされるクランプパルスが端子Ｂよ
りスイツチ６ｂを介して抵抗１ｂの入力側端子に
供給される。すなわちビデオ信号はクランプ回路
にてシンクチツプレベルを基準電圧源１ｄの電位
ECLにクランプされエンフアシス回路２に供給さ
れる。エンフアシス回路２は、抵抗２ｂ，２ｃの
値を各々Rf，Rg（Ω）コンデンサ２ｄをＣ(F)とす
ると、 ｛１＋（Rf＋Rg）CS｝／（１＋RgCS） Ｓ：ラプラシアンなる伝達関数として表現で
き、直流利得が１、高域利得が（１＋Rf／Rg）
であるエンフアシス回路でその出力は第２図ｄに
示すように入力信号の立上り時にプラスのスパイ
ク電圧が、また入力信号の立ち下り時にマイナス
のスパイク電圧が発生する信号となる。第２図ｄ
の信号において、電位ESLはシンクチツプレベル
のクランプ電位、EWLはホワイトピーク電位であ
り、EWCはPNPトランジスタ３ｂによりクリツプ
されるホワイトクリツプ電位、EDCはNPNトラン
ジスタ３ｃによりクリツプされるダーククリツプ
電位を示している。この信号はＳ／Ｈ回路４に入
力され、上述のサンプルパルス発生手段出力パル
ス（垂直ブランキング期間を除き第２図ｄに示す
信号のホワイトピークレベルをサンプリングする
ためのパルス）により信号のホワイトピークレベ
ルをサンプルされ直流化されたEWLを電圧計７に
より計測する。
クランプ電位測定モードにおいては、スイツチ
６ａ，６ｂ，６ｄはOFFされ、スイツ６ｃはON
状態にされ、スイツチ６ｃを介して抵抗１ｂに電
圧Vccが印加され、NPNトランジスタ１ｃはON
され、基準電圧源１ｄのクランプ電位ECLはエン
フアシス回路２を介して常にＳ／Ｈ回路４に入力
され、Ｓ／Ｈ回路４によりサンプルホールドされ
電圧計７により測定される。
６ａ，６ｂ，６ｄはOFFされ、スイツ６ｃはON
状態にされ、スイツチ６ｃを介して抵抗１ｂに電
圧Vccが印加され、NPNトランジスタ１ｃはON
され、基準電圧源１ｄのクランプ電位ECLはエン
フアシス回路２を介して常にＳ／Ｈ回路４に入力
され、Ｓ／Ｈ回路４によりサンプルホールドされ
電圧計７により測定される。
ホワイトクリツプ電位測定モードにおいては、
スイツチ６ａ，６ｂ，６ｃはOFFされ、スイツ
チ６cOFFの状態によりNPNトランジスタ１ｃ
をOFF状態にする。そしてスイツチ６ｄをON、
スイツチ６ｅをVcc側に閉じることによりクラン
プ回路２にEWLより高いDC電位Vccを印加し、そ
の結果、PNPトランジスタ３ｂのベース電位に
対応したEWL〔EWL＝（PNPトランジスタ３ｂのベ
ース電位）＋（PNPトランジスタ３ｂの順方向ベ
ース・エミツタ電圧）〕はＳ／Ｈ回路４に入力さ
れ、電圧計７により計測される。
スイツチ６ａ，６ｂ，６ｃはOFFされ、スイツ
チ６cOFFの状態によりNPNトランジスタ１ｃ
をOFF状態にする。そしてスイツチ６ｄをON、
スイツチ６ｅをVcc側に閉じることによりクラン
プ回路２にEWLより高いDC電位Vccを印加し、そ
の結果、PNPトランジスタ３ｂのベース電位に
対応したEWL〔EWL＝（PNPトランジスタ３ｂのベ
ース電位）＋（PNPトランジスタ３ｂの順方向ベ
ース・エミツタ電圧）〕はＳ／Ｈ回路４に入力さ
れ、電圧計７により計測される。
ダーククリツプレベル測定モードにおいては、
スイツチ６ａ，６ｂ，６ｃはOFF、スイツチ６
ｄはONされ、スイツチ６ｅは接地側に閉じら
れ、その結果NPNトランジスタ３ｃは動作状態
となり、NPNトランジスタ３ｃのベース電位に
対応しているEDC〔EDC＝（NPNトランジスタ３ｃ
のベース電位）−（NPNトランジスタ３ｃのベー
ス・エミツタ間の順方向電圧）〕はＳ／Ｈ回路４
に入力され電圧計７により計測される。
スイツチ６ａ，６ｂ，６ｃはOFF、スイツチ６
ｄはONされ、スイツチ６ｅは接地側に閉じら
れ、その結果NPNトランジスタ３ｃは動作状態
となり、NPNトランジスタ３ｃのベース電位に
対応しているEDC〔EDC＝（NPNトランジスタ３ｃ
のベース電位）−（NPNトランジスタ３ｃのベー
ス・エミツタ間の順方向電圧）〕はＳ／Ｈ回路４
に入力され電圧計７により計測される。
以上のように本実施例によれば、ビデオ回路の
記録系におけるビデオ信号のクランプ電位、ホワ
イトピーク電位、ホワイトクリツプ電位、ダーク
クリツプ電位をDC電圧として検出できる。また
ホワイトクリツプレベルｄ、ダーククリツプレベ
ルβは各々 ｄ＝（EWC−ECL）／（EWL−ECL） β＝（EWL−EDC）／（EWL−ECL） として得ることが出来る。すなわち上式から明ら
かなようにEWL，ECL，EWC，EDCを同一のサンプ
ルホールド回路にて検出することにより、サンプ
ルホールド回路の影響を受けずにホワイトクリツ
プレベル、ダーククリツプレベルを得ることがで
きる。
記録系におけるビデオ信号のクランプ電位、ホワ
イトピーク電位、ホワイトクリツプ電位、ダーク
クリツプ電位をDC電圧として検出できる。また
ホワイトクリツプレベルｄ、ダーククリツプレベ
ルβは各々 ｄ＝（EWC−ECL）／（EWL−ECL） β＝（EWL−EDC）／（EWL−ECL） として得ることが出来る。すなわち上式から明ら
かなようにEWL，ECL，EWC，EDCを同一のサンプ
ルホールド回路にて検出することにより、サンプ
ルホールド回路の影響を受けずにホワイトクリツ
プレベル、ダーククリツプレベルを得ることがで
きる。
発明の効果
以上の説明から明らかなように、本発明によれ
ば記録すべきビデオ信号のクランプ電位、ホワイ
トピーク電位、ダーククリツプ電位、ホワイトク
リツプ電位をDC電位として、すなわちデイジタ
ル信号として測定することが可能となり、従来困
難であつたホワイトクリツプ、ダーククリツプレ
ベルの調整や検査工程における自動化を容易にで
きるものである。
ば記録すべきビデオ信号のクランプ電位、ホワイ
トピーク電位、ダーククリツプ電位、ホワイトク
リツプ電位をDC電位として、すなわちデイジタ
ル信号として測定することが可能となり、従来困
難であつたホワイトクリツプ、ダーククリツプレ
ベルの調整や検査工程における自動化を容易にで
きるものである。
第１図は本発明の一実施例における回路ブロツ
ク図、第２図ａ〜ｄは第１図における主要部の波
形図である。 １……クランプ回路、２……エンフアシス回
路、３……ホワイトクリツプ・ダーククリツプ回
路、４……Ｓ／Ｈ回路、５……サンプルパルス発
生手段、６……モードコントロール手段、７……
電圧計。
ク図、第２図ａ〜ｄは第１図における主要部の波
形図である。 １……クランプ回路、２……エンフアシス回
路、３……ホワイトクリツプ・ダーククリツプ回
路、４……Ｓ／Ｈ回路、５……サンプルパルス発
生手段、６……モードコントロール手段、７……
電圧計。
Claims (1)
- １ 入力ビデオ信号の高域特性を強調するエンフ
アシス回路と上記エンフアシス回路にて強調され
てビデオ信号の立上り、立下り部に発生するスパ
イクの先端レベルをクリツプするホワイトクリツ
プ・ダーククリツプ回路とビデオ信号のシンクチ
ツプレベルを所定のクランプ電位にクランプする
クランプ回路より構成されるビデオ回路のホワイ
トクリツプレベルおよびダーククリツプレベルの
調整に用いられ、上記ビデオ回路の出力信号をサ
ンプル・ホールドするＳ／Ｈ回路と、上記入力ビ
デオ信号に同期し上記入力ビデオ信号がホワイト
ピークレベルである期間内において上記Ｓ／Ｈ回
路にサンプルパルスを供給するサンプルパルス発
生回路と、上記エンフアシス回路、クランプ回路
の入力信号状態をコントロールし上記Ｓ／Ｈ回路
が順次、クランプ電位、ホワイトピーク電位と上
記ホワイトクリツプ・ダーククリツプ回路の各ク
リツプ電位を出力するモードコントロール手段
と、上記Ｓ／Ｈ回路の出力信号の電位を計測する
電圧計より構成されたことを特徴とするビデオ信
号測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224209A JPS59114974A (ja) | 1982-12-20 | 1982-12-20 | ビデオ信号測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224209A JPS59114974A (ja) | 1982-12-20 | 1982-12-20 | ビデオ信号測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114974A JPS59114974A (ja) | 1984-07-03 |
| JPH0449316B2 true JPH0449316B2 (ja) | 1992-08-11 |
Family
ID=16810227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224209A Granted JPS59114974A (ja) | 1982-12-20 | 1982-12-20 | ビデオ信号測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114974A (ja) |
-
1982
- 1982-12-20 JP JP57224209A patent/JPS59114974A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114974A (ja) | 1984-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0547026B2 (ja) | ||
| JPH0614308Y2 (ja) | 映像記録再生機の自動トラッキング装置 | |
| JPH0449316B2 (ja) | ||
| EP0398372B1 (en) | Drop out compensation circuit | |
| EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
| JPS628990B2 (ja) | ||
| JPH045042Y2 (ja) | ||
| JPS609965Y2 (ja) | 閾値測定装置 | |
| JPS6036947Y2 (ja) | クリツプ回路 | |
| JPS5948444B2 (ja) | テ−プレコ−ダの高周波バイアス調整方法 | |
| KR870001155Y1 (ko) | 의사 영상 동기 신호를 이용한 음성신호 녹음회로 | |
| KR960007566Y1 (ko) | Ntsc/pal 겸용 시스템에서의 음성신호처리회로 | |
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPS6219106B2 (ja) | ||
| JPH0213514B2 (ja) | ||
| KR900008393Y1 (ko) | Vtr의 슬로우 트래킹 자동 조정회로 | |
| JPS6214780Y2 (ja) | ||
| JPS63175582A (ja) | 信号処理回路 | |
| JPS5948445B2 (ja) | テ−プレコ−ダの高周波バイアス調整方法 | |
| JPS6216063B2 (ja) | ||
| JPS6358667A (ja) | デジタルデ−タスライス回路 | |
| JPH0142553B2 (ja) | ||
| JPH0380671A (ja) | 同期信号自動切換装置 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPH0522735A (ja) | バースト分離回路 |