JPH0449463A - データ転送システム - Google Patents

データ転送システム

Info

Publication number
JPH0449463A
JPH0449463A JP16056090A JP16056090A JPH0449463A JP H0449463 A JPH0449463 A JP H0449463A JP 16056090 A JP16056090 A JP 16056090A JP 16056090 A JP16056090 A JP 16056090A JP H0449463 A JPH0449463 A JP H0449463A
Authority
JP
Japan
Prior art keywords
writing
data
transfer data
area
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16056090A
Other languages
English (en)
Inventor
Shoji Takahashi
高橋 彰治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16056090A priority Critical patent/JPH0449463A/ja
Publication of JPH0449463A publication Critical patent/JPH0449463A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [目次コ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 [(概要] 一方の処理装置から共有メモリに書き込まれた転送デー
タが他方の処理装置へ読み出されるデータ転送システム
に関し、 双方の処理装置から共有メモリを同時にアクセスするこ
とが可能となるシステムの提供を目的とし、 共有メモリは、転送データが書き込まれて読み出される
手段と、転送データの古き込まれた領域を示す第1制御
データが書き込まれる手段と、書き込み完了を示す第2
制御データが書き込まれる手段と、読み出し完了を示す
第3制御データが書き込まれる手段と、を有し、吉き込
み側の装置は、データ格納手段の相異なる領域に転送デ
ータを逐次書き込む手段と、転送データの書き込みが完
了したときに該データの第1制御データを書込領域記憶
用の前記手段に書き込む手段と、転送データの書き込み
が完了したききに第2制御データを書込完了記憶用の前
記手段に書き込む第2制御データ書き込み手段と、を含
み、読み出し側の装置は、転送データの書き込みが完了
し読み出しの完了していない領域を各制御データの参照
1こより逐次指定する手段と、指定領域から転送データ
を読み出す手段と、データの読み出しが完了したときに
該データの第3制御データを読出完了記憶用の前記手段
に書き込む手段と、含む。
[産業上の利用分野] 本発明は、共有メモリを介して一対の処理装置が結ばれ
、 一方の処理装置から共有メモリに書き込まれた転送
データが他方の処理装置へ読み出されるデータ転送シス
テムに関する。
一方の処理装置に外部装置から入力されたデータは共有
メモリを介して他方の処理装置へ転送さ札 他方の処理
装置で外部装置のデータが利用される。
[従来の技術] 第7図では外部記憶装置40と処理装置12−1とが結
ばれており、処理装置12−1と処理装置12−2が共
有メモリ10を介して結ばれている。
そして、外部記憶装置40のデータが処理装置12−1
におけるCPU38−1の指示によりRAM42−1へ
読み込ま札 読み込まれた転送データはRAM42−1
から入出力制御部44−1を介して共有メモリ10へ展
開可能なだけ書き込まれる。
さらに、転送データは処理装置12−2のCPU38−
2により共存メモリ10からRAM42−2へ入出力制
御部44−2を介して読み出される。
そして、全てのデータが転送されるまで処理装置12−
1. 12−2による書き込みと読み出しが交互に繰り
返される。
この結果、外部記憶装置40のデータが処理装B12−
2で利用される。
[発明が解決しようとする課題] 以上のようにデータ転送時において、処理装置12−1
. 12−2による書き込みと読み出しは交互に行われ
るので、処理袋@1.2−1が転送データ書き込み中は
処理装置12−2は待機状態となる。
また、処理装置12−2が転送データ読出し中は処理装
置12−1が待機状態となる このため、処理装置Ni12 1. 12−2間のデー
タ転送に11、−間を要する。
本発明は上記従来の課題に鑑みてなされたものであり、
そのL1的は、双方の処理装置から共有メモリを同11
yにアクセスすることが可能なシステムを提供すること
にある。
[課題を解決するための手段] 上記[1的を達成するために本発明に係るシステトは第
1図のように4114成されている。
同図のシステムでは−・対の処理装置R12−1゜12
−2は共有メモリ10を介して結ばれており、一方の処
理装置12−1から共有メモリ10に書き込まれた転送
データが他方の処理装置12−2へ読み出される。
ここで、共有メモリ10は転送データが書き込まれ読み
出されるデータ格納手段14と、転送データの書き込ま
れた領域を示す第1制御データが書き込まれる書込領域
記憶手段16と、転送データの書き込み完了を示す第2
制御データが書き込まれる書込完了記憶手段18と、転
送データの読み出し完了を示す第3制御データが書き込
まれる読出完了記憶手段20と、を有している。
また、転送データ書き込み側の処理装置121は、デー
タ格納手段I4の相異なる領域に転送データを逐次書き
込む転送データ書込手段22と、転送データの書き込み
が完了したときに該データの第1制御データを書込領域
記憶手段16に書き込む第1制御データ書込手段24と
、転送データの書き込みが完了したときに第2制御デー
タを書込完了記憶手段18に書き込む第2制御データ書
込手段26と、が含まれる。
ざらに、転送データ読み出し側の処理装置122は、転
送データの書き込みが完了し読み出しの完rしていない
領域を各制御データの参照にょり逐次指定する読出領域
指定手段28と、指定された領域から転送データを読み
出す転送データ続出手段30と、転送データの読み出し
が完了したどきに該データの第3制御データを続出完了
記憶手段20に書き込む第3制御データ書込手段32と
、が含まれる。
[伯月]コ 本発明では、転送データの書き込み領域と転送データの
読出し領域におけるアクセスの衝突が回避されているの
で、処理装置i’ff121による転送データの書き込
み中に処理装置12−2による転送データの読み出しを
行える。
[実施例コ 以下、図面に基づいて本発明に係るシステムの好適な実
施例を説明する。
第2図において一対の処理装置12−1. 12−2は
共有メモリ10を介して結ばれており、処理装置12−
1は外部記憶装置40と結ばれている。
そして、外部記憶装置40のデータが処理装置12−1
から処理装置12−2へ共有メモリ10を介して転送さ
れる。
第3図ではデータ転送時の共有メモリ10の状態が説明
されており、共有メモリ10にはコマンド領域46、転
送データ書き込み終了時のポインタを示すデータが書き
込まれる書込範囲記憶領域48、転送データ読み出し終
了時のポインタを示すデータが書き込まれる続出範囲記
憶領域50、ポインタO地点(ポインタ0xOO00)
の転送データが読み出されたときに値0が書き込まれ、
ポインタ0地点に転送データが書き込まれたときに値I
が書き込まれるフラグ領域52、転送データが書き込ま
れ読出されるレスポンス領域54(ポインタ0xOO0
0から0xffffまで)が用意されている。
第4図、第5は 第6図では処理装置12−1から処理
装置12−2へのデータ転送作用が説明されており、転
送データ読出し側の処理装置12−2から処理装置12
−1へ外部記憶装置40のデータ転送を要求する際に、
処理装置12−2により共有メモリ10がOクリアされ
る(第4図ステップ401)。
次に、共有メモリ10の続出範囲記憶領域50に値0x
ffff7!lζ 書き込み範囲記憶領域48に値0x
O000力ζ フラグ領域62に値O力ζ処理装!!2
12−2により各々セットされる(第4図 ステップ4
03)。
なお、第6図(A)ではこのときの共有メモリ10の状
態が示されている。
そして、処理装置12−2から処理装置12−1に共有
メモリ10を介して外部記憶装置40のデータ転送を要
求するコマンドが発行され(第4図 ステップ405)
、そのコマンド発行後に処理装置12−2は処理装置1
2−1から最初の転送データが共有メモリ10へ書き込
まれるまで待機状態となる(第4図 ステップ407)
。
データ転送を要求された処理装置12−1ではデータ転
送コマンドがチエツクされ(第5図 ステップ501)
、このデータ転送コマンドが異常のときには(第5図 
ステップ501でNo)、異常通知割り込み信号が処理
袋@12−2へ送出されるが(第5図 ステップ519
)、データ転送コマンドが正常のときには(第5図 ス
テップ501でYES)、外部記憶装置40のデータが
処理装置12−1のCPU38−1による制御によりR
AM42−1へ読み出される。
処理装置12−1では読み込んだ転送データをレスポン
ス領域54のポインタO地点を含んで書き込むか否かが
f11断される(第51R+  ステップ503)。
この場合、転送データはレスポンス領域54のポインタ
0XOO00からポインタox60o。
の領域に書き込まれる。
したがって、レスポンス領域54のポインタO地点に転
送データが書き込まれるので(第5図ステップ503で
YES)、転送データの書き込み終了時のポインタが読
み出し終了時のポインタ以下か否かが読出範囲記憶領域
5oの値により判断される(第5図 ステップ505)
。
ここでは、転送データ書き込み終了時のポインタが読出
範囲記憶領域50の値以下(Oxffff> 0x60
00)なので(第5図 ステップ505でYES)、レ
スポンス領域54のポインタ0x0000からポインタ
0x6000まで処理装置12−1から転送データが書
き込まれる(第5図 ステップ507)。
さら?こ、この転送データの書き込みが終了したときに
、処理装置12−1から書き込み終了時のポインタの値
0x6000が書込範囲記憶領域48へ古き込ま札 フ
ラグ領域52へ値1が書き込まれる(第5図 ステップ
509)。
第6図(B)では共有メモリ10に今回の転送データ(
斜線部)が書き込まれた状態が示されている。
なお、ここで処理装置12−1から全転送データの古き
込みが完了した場合には(第5図 ステップ511でY
ES)、処理装置12−1から処理装置12−2に対し
て転送完了割り込み信号が送出され(第5図 ステップ
513)い 処理装置12−1のデータ転送処理が終了
する。
また、転送データ書き込み終了時のポインタが読出し終
了時のポインタ以下でない場合(第5図ステップ505
でNo)、処理装置12−1は待機状態となり(第5図
 ステップ515)、定時間経過しても転送データ書き
込み終了時のポインタが読出し終了時のポインタ以下に
ならない場合(第5図 ステップ517でYES)には
異常終了処理が処理装置12−1で行われる(第5図 
ステップ519)。
処理装置12−2では一定時間の待機状態が終了すると
(第4図 ステップ407)、第1回目に読み出す転送
データが指定さ札 この転送データにポインタ0地点が
含まれる否かが書込範囲記憶領域48の値により判断さ
れる(第4図 ステップ409)。
この場合、ポインタ0地点を含んだ転送データが読み出
されるので(第4図 ステップ40’ 9でYES)、
転送データを読出し終了時のポインタが書き込み終了時
のポインタ以下か否かが書き込範囲記憶領域48の値に
より判断される(第4図ステップ410)。
ここでは転送データを読み出し終了時のポインタはOx
 6000S’tTFき込み終了時のポインタは0x6
000と判断されるので(第4図ステップ410でYE
S)、ポインタ0xO000からポインタ0x6000
までの転送データがレスポンス領域54から処理装置1
2−2へ読み出される(第4図 ステップ411)。
そして、この転送データの読出しが終了したときに、処
理装置12−2から読出範囲記憶領域50へ値0x60
00が書き込ま江 フラグ領域52へ値Oが書き込まれ
る(第4図 ステップ413)。
なお、ここで前記の転送完了割り込み信号が処理装置1
2−1から処理装置12−2へ与えられたときには(第
4図 ステップ415でYES)、書き込みが完了した
ポインタまで転送データの読出しが続行される(第4図
 ステップ417)。
また、転送データの読み出し終了時のポインタが書き込
み終了時のポインタ以下でない場合(第4図 ステップ
410でNo)、処理装置12−2では転送データの読
み出し終了時のポインタが書き込み終了時のポインタ以
下になるまで待機状態となり(第4図 ステップ419
)、一定時間経過しても読み出し終了時のポインタが書
き込み終了時のポインタ以下にならないときには(第4
図 ステップ421でYES)、処理装置12−2では
異常時処理が行われる(第4図 ステップ423)。
1回目の転送データを書き込み終えた処理装置12−1
では、2回目に書き込む転送データがレスポンス領域5
4のポインタ0地点を含むか否かが判断される(第5図
 ステップ503)。
この場合、転送データはポインタ0x6000からポイ
ンタ0xCOOOまで書き込まれ、ポインタ0地点には
■)き込みが行われないので(第5図 ステップ503
でNO)、フラグ領域52の値が1であるか否かが判断
される(第5図 ステツブ521)。
ここでは処理装置12−2によりフラグ領域52の値は
0にセットされているので(第5図 ステップ521で
NO)、2回目の転送データがポインタ0x6000か
らポインタ0xCOOOまで書き込まれる(第5図 ス
テップ525)。
また、2回目の転送データの書き込みが終了したときに
、処理装置121から書き込み終了時のポインタの値0
xCOOOが共有メモリ10の書込範囲記憶領域48へ
書き込まれる(第5図ステップ527)。
第6図(C)では処理装置12−2から第1回の転送デ
ータの読み出しが終了し、処理装置12−1により2回
目の転送データが書き込まれた共有メモリ10の状態が
示されている。
なお、フラグ領域52の値が1である場合で(第5図 
ステップ521でYES)、転送データの書き込み終了
時のポインタ(ここでは0xC000)が読出範囲記憶
領域50の値の以下のときには(第5図ステップ523
でYES)、2回目の転送データがポインタ0x600
0からポインタ0xCOOOまで書き込まれるが(第5
図ステップ525)、転送データの書き込み終了時のポ
インタが読出範囲記憶領域50の値以上のとき(第5図
 ステップ523でのNo)、処理装置12−1は待機
状態とされ(第5図 ステップ529)、一定時間経過
しても転送データ書き込み終了時のポインタが続出範囲
記憶領域50の値以下にならない場合(第5図 ステッ
プ531でYES)には異常終了処理が行われる(第5
図ステップ519)。
1回目の転送データを読み出し終えた処理装置12−2
では、2回目に読み出す転送データが指定さ札 この転
送データにポインタO地点が含れるか否かが書込範囲記
憶領域48の値により判断される(第4図 ステップ4
09)。
この場合、読み出す転送データはポインタO地点を含ま
ないので(第4図 ステップ409でNO)、フラグ領
域52の値がOであるか否か判断される(第4図 ステ
ップ425)。
ここでは、フラグ領域52の値がOなので(第4図 ス
テップ425でYES)、転送データを読み出し終了時
のポインタが書込範囲記憶領域48の値以下か否かが判
断され(第4図 ステップ427)、読み出し終了時の
ポインタは0xC000、書込範囲記憶領域48の値は
0xCOOOなので(第4図ステップ427でYES)
、ポインタ0xCOOOまでの転送データが処理装置1
2−2へ読み出される(第4図 ステップ429)。
そして、2回目の転送データの読出しが終了したときに
、処理装置12−2から読出範囲記憶領域50に0xc
OOOが書き込まれる(第4図ステップ431)。
なお、転送データの読み出し終了時のポインタ(ここで
は0xCOOO)が書込範囲記憶領域48の値以上のと
きには(第4図 ステップ427でNo)、処理装置1
2−2は待機状態となり(第5図 ステップ529)、
一定時間経過しても読み出し終了時のポインタが書込範
囲記憶領域48の値以下にならない場合(第4図 ステ
ップ435でYES)には異常終了処理が行われる(第
4図 ステップ423)。
2回目の転送データを書き込み終えた処理装置12−1
では、3回目に書き込む転送データがレスポンス領域5
4のポインタ0地点を含むか否かが判断される(第5図
 ステップ503)。
ここでは、転送データはポインタ0xCOOOからポイ
ンタ0x2000までレスポンス領域54のポインタO
地点を折り返して書き込まれるので(第5図 ステップ
503でYES)、書き込み終了時のポインタが読出範
囲記憶領域50の値の以下か否かが判断され(第5図 
ステップ505)、転送データの書き込み終了時のポイ
ンタ(ここでは0x2000)が読出し範囲記憶領域5
0の値(Ox6000)以下なので(第5図ステップ5
05でYES)、転送データがポインタ値0xCOOO
からポインタ値0x2000まで書き込まれる(第5図
 ステップ507)。
この3回目の転送データの書き込みが終了したときに処
理装置12−1から書込範囲記憶領域48に書き込み終
了時の最終ポインタ値0x2000が書き込ま札 フラ
グ領域52に値1が書き込まれる(第5図 ステップ5
09)。
なお、第6図(D)では処理装置12−2から第2回の
転送データの読み出しが終了し、処理装置12−1によ
り3回目の転送データが書き込まれた共有メモリ10の
状態が示されている。
2回目の転送データを読み出し終えた処理装置では、3
回目に読み出す転送データが指定さ札この転送データに
ポインタ0地点が含れるか否かが占込範囲記憶領域48
の値により判断される(第4図 ステップ409)。
この場合、ポインタO地点を含んだ転送データが読み出
されるので(第4図 ステップ409でYES)、この
転送データの読み出し終了時のポインタが書き込み終了
時のポインタ以下か否かが書込範囲記憶領域48の値に
より判断される(第4図 ステップ410)。
ここでは転送データを読み出し終了時のポインタがOx
 2000.  書き込み終了時のポインタが0x20
00なので(第4図 ステップ410でYES)、ポイ
ンタ0xCOOOからポインタ0X2000までの転送
データがレスポンス領域54から処理装置12−2へ読
み出される(第4図ステップ411)。
そして、転送データの読出し終了したときに処理装置1
2−2から読出し範囲記憶領域50へ値0x2000が
書き込ま札 フラグ領域52へ値Oが書き込まれる(第
4図 ステップ413)。
第6図(E)ではこのときの共有メモリ10の状態が示
されている。
このように、本実施例では処理袋Et12−1が書き込
む転送データの領域と処理装置12−2が読み出す転送
データの領域の重複が回避されるので、共有メモリ10
に対して双方の処理装置12−1. 12−2から書き
込みと読み出しを同時に行われる。
以上説明したように本実施例によれ凰 処理装置12=
1の共有メモリに対する書き込みと、処理装置12−2
の読み出しが同時に行われるので、共存メモリ10のレ
スポンス領域54を有効に利用することができる。
さらに、書き込み側の処理装置12−1と読み出し側の
処理装置12−2の双方が共存メモリ10を同時にアク
セスすることができるので、処理装置12−1. 12
−2間のデータ転送時間を短縮することが可能上なる。
[発明の効果] 本発明によれば、書き込み側の処理装置と読み出し側の
処理装置が共有メモリを同時にアクセスすることができ
、このため、処理装置間のデータ転送時間を短縮するこ
とが可能となる。
【図面の簡単な説明】
第1図は発明の原理説明図、 第2図は実施例の614成説明図、 第3図は実施例における共有メモリの状態説明図、 第5図は書き込み側処理装Wtの作用説明図、第6図(
A)、  (B)、  (C)、  (D)。 は共有メモリの状態推移説明図、 第7図は従来システムの構成説明臥 である。 12−1゜ 38−1゜ 40 ・ ・ 4.2−1゜ 44−1゜ 46 ・ ・ 52 ・ ・ 54 ・ ・ ・共有メモリ、 12−2・・・処理装置 38−2−−・CPU ・外部記憶装置 42−2−−−RAM 44−2・・・入出力制御部 ・コマンド領域 ・書込範囲記憶領域 ・読出範囲記憶領域 ・フラグ領域 ・レスポンス領域 (E) 第4図は読み出し側処理装置の作用説明臥ンタOxO0
00 ンタOxf f f f 第6図(A) 第6図(C) 第6図(B) 第6図(D) ←[F]己α℃ ←αCσ℃

Claims (1)

  1. 【特許請求の範囲】 共有メモリ(10)を介して一対の処理装置(12−1
    、12−2)が結ばれ、一方の処理装置(12−1)か
    ら共有メモリ(10)に書き込まれた転送データが他方
    の処理装置(12−2)へ読み出されるデータ転送シス
    テムにおいて、共有メモリ(10)は、 転送データが書き込まれて読み出されるデータ格納手段
    (14)と、 転送データの書き込まれた領域を示す第1制御データが
    書き込まれる書込領域記憶手段(16)と、 転送データの書き込み完了を示す第2制御データが書き
    込まれる書込完了記憶手段(18)と、転送データの読
    み出し完了を示す第3制御データが書き込まれる読出完
    了記憶手段(20)と、を有し、 転送データ書き込み側の処理装置(12−1)は、 データ格納手段(14)の相異なる領域に転送データを
    逐次書き込む転送データ書込手段(22)と、 転送データの書き込みが完了したときに該データの第1
    制御データを書込領域記憶手段(18)に書き込む第1
    制御データ書込手段(24)と、転送データの書き込み
    が完了したときに該データの第2制御データを書込完了
    記憶手段(18)に書き込む第2制御データ書込手段(
    26)と、を含み、 転送データ読み出し側の処理装置(12−2)は、 転送データの書き込みが完了し読み出しが完了していな
    い領域を各制御データの参照により逐次指定する読出領
    域指定手段(28)と、 指定された領域から転送データを読み出す転送データ読
    出手段(30)と、 指定された領域から転送データが読み出されたときに該
    データの第3制御データを読出完了記憶手段(20)に
    書き込む第3制御データ書込手段(32)と、 を含む、 ことを特徴とするデータ転送システム。
JP16056090A 1990-06-19 1990-06-19 データ転送システム Pending JPH0449463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16056090A JPH0449463A (ja) 1990-06-19 1990-06-19 データ転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16056090A JPH0449463A (ja) 1990-06-19 1990-06-19 データ転送システム

Publications (1)

Publication Number Publication Date
JPH0449463A true JPH0449463A (ja) 1992-02-18

Family

ID=15717629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16056090A Pending JPH0449463A (ja) 1990-06-19 1990-06-19 データ転送システム

Country Status (1)

Country Link
JP (1) JPH0449463A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158938A (ja) * 2006-12-26 2008-07-10 Fujitsu Ltd データ転送システム
JP2012043031A (ja) * 2010-08-13 2012-03-01 Fujitsu Ltd 共有キャッシュメモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158938A (ja) * 2006-12-26 2008-07-10 Fujitsu Ltd データ転送システム
JP2012043031A (ja) * 2010-08-13 2012-03-01 Fujitsu Ltd 共有キャッシュメモリ装置

Similar Documents

Publication Publication Date Title
JPH0496163A (ja) Dmaコントローラ
JP3990569B2 (ja) データメモリ制御装置
JP2669911B2 (ja) Dmaコントローラおよび情報処理システム
JP2587586B2 (ja) データ転送方法
JP3353368B2 (ja) バス中継装置
JPH03218524A (ja) 命令処理装置
JPH02257249A (ja) 情報処理システム
JP2785855B2 (ja) 情報処理装置
JPS6146552A (ja) 情報処理装置
JPH0370816B2 (ja)
JPH02197961A (ja) 情報処理装置
JPH0364903B2 (ja)
JPH1011405A (ja) メモリアクセス競合制御システム
JPS59111563A (ja) マルチプロセツサの制御方式
JPS6037062A (ja) メモリ読出し方法
JPS5921062B2 (ja) メモリ競合制御方式
JPS60176144A (ja) レジスタフアイル装置
JPH0526216B2 (ja)
JPH1027153A (ja) バス転送装置
JPH04163657A (ja) データ転送制御方式
JPH02136949A (ja) 入出力制御装置
JPH02301851A (ja) システムバスアクセス方式
JP2000020477A (ja) 情報処理システム
JPH0391053A (ja) Dma転送制御方式
JPS63113658A (ja) インタロツク命令制御方式