JPS63113658A

JPS63113658A - インタロツク命令制御方式

Info

Publication number: JPS63113658A
Application number: JP25927086A
Authority: JP
Inventors: Eizou Ninoi; 二野井　栄三
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-10-30
Filing date: 1986-10-30
Publication date: 1988-05-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕単一のシステムバスに、複数個の中央処理装置（ＣＰＵ
）と、メモリ制御装置（ＭＡＣ）とが接続され、該中央
処理装置（ＣＰＵ）からのメモリアクセス時に、該シス
テムバスに定義されたコマンドによって、メモリ制御装
置？Ｆ（ＭＡＣ）にメモリアクセスを要求するメモリ制
？ＩＩＩ方式において、上記メモリ制御装置（１八Ｃ）
内に、インタロック命令を実行させる手段を設けること
により、少なくとも、上記コマンドと、書き込みデータ
とをメモリ制御装Ｍ　（ＭＡＣ）に送出して、該メモリ
制御装置（ＭＡＣ）内で、インタロック命令を実行する
ようにしたものである。

〔産業上の利用分野〕

本発明は、単一のシステムハスに、複数個の中央処理装
置（ＣＰＵ）と、メモリ制御装置（ＭＡ（：）とが接続
され、該中央処理装置（ＣＰＵ）からのメモリアクセス
時に、該システムバスに定義されたコマンドによって、
メモリ制御装置（ＭＡＣ）にメモリアクセスを要求する
メモリ制御方式において、インタロック命令を実行する
ときの制御方式に関する゛。

最近の計算機システムの普及に伴って、該計算機システ
ムによるデータの処理量が増大化し、該計算機システム
に対する処理能力の向上は益々大きくなる動向にある。

然して、単一のシステムバスに複数個の中央処理装置（
ＣＰＵ）と、メモリ制御装置（ＭＡＣ）とが接続され、
該メモリ制御装置（ＭＡＣ）を介して、該複数個の中央
処理装置（ＣＰＵ）からのメモリアクセスが行われる計
算機システムにおいて、該中央処理装置（ＣＰＵ）から
、例えば、コンベア＆スワフプ命令と云ったインタロッ
ク命令が発行される場合には、予め、特定の命令を発行
して、他の中央処理装置（ＣＰＵ）からのメモリアクセ
スを抑止した後、当該インタロック命令が発行され、主
記憶装置（４Ｓ）との間で、上記システムバス、メモリ
制御装置（ＭＡＣ）を介して、該コンベア＆スワフプ命
令が実行される為、システムバスが長時間に渡って１つ
の中央処理装置（ＣＰＵ）に専有され、該計算機システ
ム全体の処理能力を著しく低下させる問題があり、効果
的にインタロック命令を実行させる制御方式が必要とさ
れるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕第２図
は、従来のインタロック命令制御方式を説明する図であ
る。

先ず、１つの中央処理装置（ＣＰＵ）　１０において、
特定の命令を発行して、他の中央処理装置（ＣＰｔｌ）
１１からのメモリアクセスを抑止する為のフリップフロ
ップ（ＦＦ）　１０ａをセントし、該他の中央処理装置
（ＣＰＵ）　１１内のメモリアクセス要求ゲート１１ｂ
を閉塞した後、インタロック命令、例えば、コンベア＆
スワップ命令を発行する。

該コンベア＆スワフプ命令が発行されると、システムバ
ス４を介して、該システムバスで定義された形式のコマ
ンド（ＣＭＤ）　、アドレス（ＡＤＤ）　　と、書き込
みデータ（ＤＡＴへ）がメモリ制御装置（ＭＡＣ）　２
に送出される。

メモリ制御装置（ＭＡＣ）　２においては、該コマンド
（ＣＭＤ）と、アドレス（ＡＤＤ）と、書き込みデータ
（ＤＡＴＡ）をキュー構造のコマンドアドレスレジスタ
（Ｃｌ’ｌＤ、ＡＤＤ）　２２．古き込みデータレジス
タ（ＤＡＴＡ）２３に格納し、該キューの出力段に到達
した時点において、主記憶装置（ＭＳ）　３の該コンベ
ア＆スワップ命令が指定するアドレス（八〇〇）でアク
セスされ、該アドレス（ＡＤＤ）から特定のデータが、
メモリ制御Ｂ装置（ＭＡＣ）　２　（７）リードデータ
レジスタ（ＤＡＴＡ）　２４を介してリードされ、中央
処理装置（ＣＰＵ）　１０内において、該コンベア＆ス
ワップ命令が持っている比較データと比較され、一致す
ることが認識されると、上記占き込みデータ（ＤＡＴＡ
）をメモリ制御装置（ＭＡＣ）　２内の書き込みデータ
レジスタ（ＤＡＴＡ）２３を介して、主記憶装置（？ｌ
Ｓ）　３の上記アドレスにライトする。

このようにして、コンベア＆スワップ命令の実行を終了
すると、中央処理装Ｚ（ＣＰｔｌ）　１０は、上記特定
のフリップフロップ（ＦＦ）　１０ａをリセットする命
令を発行して、該他の中央処理装ｆｆ（ＣＰｔｌ）　１
１内のメモリアクセス要求ゲート１１ｂに対する抑止機
構を解除し、該他の中央処理装置（ＣＰＵ）　１１から
のメモリアクセスを許諾するようにしていた。

一方、中央処理装置（ＣＰＵ）　１０からパーシャルス
トア命令が発行された時には、該命令のコマンド（ＣＭ
Ｄ）と、アドレス（ＡＤＤ）及び、書き込みデータ（Ｄ
ＡＴＡ）とが、メモリ制御装置（ＭＡＣ）　２内のキュ
ー構造のコマンド、アドレスレジスタ（ＣＭＤ、ＡＤＤ
）　２２゜書き込みデータレジスタ（ＤＡＴＡ）　２３
に設定され、該キューの最終段にきた時点で、該コマン
ド（ばＤ）、アドレス（ＡＤＤ）に従って、主記憶装置
（ＭＳ）　３がアクセスされ、該アクセスのリードデー
タがリードデータレジスタ（ＤＡＴＡ）　２４に読み取
られたとき、当該リードデータ（ＤＡＴＡ）が書き込み
データレジスタ（ＤＡＴＡ）　２３においてマージされ
、部上記憶装置（ＭＳ）　３の該当アドレスにライトさ
れるように動作する。

即ち、メモリ制御装置（ＭＡＣ）　２は、主記憶装置（
ＭＳ）　３のある番地の内容をリードし、ライトデータ
を修飾して、同じ番地にライトする機能を持っている。

然しなから、該中央処理装置ｔ（ＣＰＵ）　１０が、コ
ンベア＆スワップ命令と云ったインタロック命令を発行
した時には、前述のように、該機能は使用されていない
為、該インタロック命令実行中は、当該システムバス４
は中央処理装置（ＣＰＵ）　１０に専有され、該計算機
システムの処理能力を著しく低下させると共に、該バス
を専有する為に、上記中央処理装置（ＣＰＵ）　１０．
１１間（例えば、プリント板間。

チップ間等）において、特殊な信号線■、及びインタロ
ック制御を必要とする問題があった。

本発明は上記従来の欠点に鑑み、前述のように、メモリ
制’＜Ｈ装置（ＭＡＣ）には、中央処理装置（ＣＰＵ）
が発行するパーシャルストア命令を実行する為に、ある
番地のデータをリードし、ライトデータを修飾して、同
じ番地にライトする機能があることに着目し、少なくと
も、コマンド（ＣＭＤ）と、アドレス（ＡＤＤ）と、書
き込みデータ（ＤＡＴＡ）とをメモリ制御装置（１’１
Ａｃ）に送出して、該メモリ制御装置（ＭＡＣ）内にお
いて、インタロック命令、例えば、コンベア＆スワンブ
命令を実行する方法を提供することを目的とするもので
ある。

〔問題点を解決するための手段〕

第１図は、本発明のインタロック命令制御方式の構成例
を示した図である。

本発明においては、単一のシステムバス４に、複数個の中央処理装置（ＣＰ
Ｕ）　１０．１１と、メモリ制御装置（ＭＡＣ）　２と
が接続され、該中央処理装置＜ｃｐｕ＞　ｉｏ、又は工１がらのメモ
リアクセス時に、該システムバス４に定義されたコマン
ドによって、メモリ制御装置（ＭＡＣ）　２にメモリア
クセスを要求するメモリ制御方式において、上記メモリ
制御装置（ＭＡＣ）　２内に、インタロック命令を実行
させる手段２５．２６を設けて、少なくとも、上記コマ
ンドと、書き込みデータとをメモリ制御装置（ＭＡＣ）
　２に送出して、該メモリ制御装置ＣＭへＧ）　２内で
、インタロック命令を実行するように構成する。

〔作用〕

即ち、本発明によれば、単一のシステムバスに、複数個
の中央処理装置（ＣＰＵ）と、メモリ制御装置（ＭＡＣ
）とが接続され、該中央処理装置（ＣＰＵ）からのメモ
リアクセス時に、該システムバスに定義されたコマンド
によって、メモリ制御装置（ＭＡＣ）にメモリアクセス
を要求するメモリ制御方式において、上記メモリ制御装
置（ＭＡＣ）内に、インタロック命令を実行させる手段
を設けることにより、少なくとも、上記コマンドと、書
き込みデータとをメモリ制御装置（ＭＡＣ）に送出して
、該メモリ制御装置（ＭＡＣ）内で、インタロック命令
を実行するようにしたものであるので、中央処理装置（
ＣＰＵ）間に、インタロック制御の為の特殊な信号線■
を削除できると共に、メモリ制御装置ＣＭＡＣ）内にお
いて、該インタロック命令を簡単に実行できる効果があ
る。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が、本発明のインタロック命令制御方式の
構成例を示した図であり、メモリ制御装置（ＭＡＣ）　
２内の比較器（Ｃ）　２６．比較データレジスタ（ＣＭ
ＰＤ）　２５．及び関連側′４Ｂ機構２１が本発明を実
施するのに必要な手段である。尚、企図を通して、同じ
符号は同じ対象物を示している。

以下、第１図によって、本発明のインタロック命令制御
方式を説明する。

先ず、中央処理装置（ＣＰＵ）　ＩＱが、前述のコンベ
ア＆スワップ命令を発行したとき、システムバス４を介
して、コマンド（ＣＭＤ）、アドレス（ＡＤＤ）、書き
込みデータ（ＤＡＴＡ）と共に、比較チー　タ（ＣＭＰ
Ｄ）　カ送出され、それぞれ、キュー構造のコマンド、
アドレスレジスタ（ＣＭＤＩＡＤＤ）　２２．　ｌき込
みデータレジスタ（ＤＡＴＡ）　２３．比較データレジ
スタ（ＣＭＰＤ）　２５４．：設定される。

続いて、メモリ制御装置（ＭＡＣ：）　２において、該
コマンド等が該キューの最終段に転送された時点におい
て、メモリインタフェース制９１σ部２１の指示の基に
、上記コマンド（ＣＨＤ）　、アドレス（ＡＤＩ））に
従って、上記ｔα装置（ＭＳ）　３がアクセスされ、上
記アドレス（ＡＤＤ）のデータがリードされて、リード
データレジスタ（ＤＡＴＡ）　２４に設定される。

該リードデータと、比較データレジスタ（ＣＭＰＤ）２
５に設定されている前述の比較データとが、本発明の比
較器（Ｃ）　２６において比較され、一致出力が得られ
ると、上記メモリインタフェース制御部２１を起動して
、前述の書き込みレジスタ（ＤＡＴＡ）２３に設定され
ている書き込みデータを、即、該アドレスレジスタ（Ａ
ＤＤ）　２２が示すアドレスにライトすることにより、
システムバス４を全く専有することなく、前述のパーシ
ャルストア命令と同じマシンサイクルで、当Ｊ亥コンベ
ア＆スワップ命令の実行を終了する。

このように、本発明は、メモリ制御装置（ＭＡＣ）内に
、あるメモリアドレスのデータをリードし、ライトデー
タを修飾して同一のアドレスにライトする機能があるこ
とに着目し、該メモリ制御装置（ＭＡＣ）内に若干のハ
ードウェアを追加して、インタロック命令を、パーシャ
ルストア命令と同じような動作で、当該メモリ制御装置
（ＭＡＣ）内で処理できるようにし、該インタロック命
令によって、システムバスが専有される時間を短縮する
と共に、該インタロック制′４１■の為の特殊な信号線
■を、複数個の中央処理装置（ＣＰＵ）間に設けないよ
うにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のインタロック命
令制御方式は、単一のシステムバスに、複数個の中央処
理装置（ＣＰＵ）と、メモリ制御装置（ＭＡＣ）とが接
続され、該中央処理装置（ＣＰ［ｌ）からのメモリアク
セス時に、該システムバスに定義されたコマンドによっ
て、メモ１ｆ制御装置（ＭＡＣ）にメモリアクセスを要
求するメモリ制御方式において、上記メモリ制御装置（
ＭＡＣ）内に、インタロック命令を実行させる手段を設
けることにより、少なくとも、上記コマンドと、書き込
みデータとをメモリ制御装置（ＭＡＣ）に送出して、該
メモリ制御装置（ＭＡＣ）内で、インタロック命令を実
行するようにしたものであるので、中央処理装置（ＣＰ
Ｕ）間に、インタロック制御の為の特殊な信号線を削除
できると共に、メモリ制御装置（ＭＡＣ）内において、
該インタロック命令を簡単に実行できる効果がある。

【図面の簡単な説明】

第１図は本発明のインタロック命令制御方式の構成例を
示した図。第２図は従来のインタロック命令制御方式を説明する図
。である。図面において、１０．１１は中央処理装置（ＣＰｔｌ）。１０ａはフリップフロップ（ＦＦ）。１１ｂはメモリアクセス要求ゲート。２はメモリ制御装置（門ＡＣ）。２１はメモリインタフェース制御部。２２はコマンドアドレスレジスタ（Ｃ１’ｌＤ、　ＡＤ
Ｄ）　。２３は書き込みデータレジスタ（ＤＡＴＡ）　。２４はリードデータレジスタ（ＤＡＴＡ）　。２５は比較データレジスタ（ＣＭＰＤ）。２６は比較器（Ｃ）、　　　　　３は主記憶装置（ＭＳ
）。４はシステムバス、　　■は信号線。をそれぞれ示す。

Claims

【特許請求の範囲】単一のシステムバス（４）に、複数個の中央処理装置（
ＣＰＵ）（１０、１１）と、メモリ制御装置（ＭＡＣ）
（２）とが接続され、該中央処理装置（ＣＰＵ）（１０、又は１１）からのメ
モリアクセス時に、該システムバス（４）に定義された
コマンドによって、メモリ制御装置（ＭＡＣ）（２）に
メモリアクセスを要求するメモリ制御方式において、上記メモリ制御装置（ＭＡＣ）（２）内に、インタロッ
ク命令を実行させる手段（２５、２６）を設けて、少な
くとも、上記コマンドと、書き込みデータとをメモリ制
御装置（ＭＡＣ）（２）に送出して、該メモリ制御装置
（ＭＡＣ）（２）内で、インタロック命令を実行するよ
うに制御することを特徴とするインタロック命令制御方
式。