JPH0449584Y2 - - Google Patents
Info
- Publication number
- JPH0449584Y2 JPH0449584Y2 JP2832785U JP2832785U JPH0449584Y2 JP H0449584 Y2 JPH0449584 Y2 JP H0449584Y2 JP 2832785 U JP2832785 U JP 2832785U JP 2832785 U JP2832785 U JP 2832785U JP H0449584 Y2 JPH0449584 Y2 JP H0449584Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- input signal
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000010354 integration Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、周波数信号をこの周波数に比例した
電圧信号に変換する周波数・電圧変換回路の改良
に関するものである。
電圧信号に変換する周波数・電圧変換回路の改良
に関するものである。
従来、このような周波数・電圧変換回路の例と
しては、第３図に示す如き回路が実用化されてい
る。これは、入力信号をパルス幅の一定な信号に
変換するとともに、このパルス信号により積分回
路の充放電を制御し、入力信号の周波数に比例し
た電圧信号を得るようにしたものである。図にお
いて、OPはコンデンサＣとともに積分回路ICを
構成する演算増幅器、MM１は入力信号Siをパル
ス幅の一定なパルス信号Pcに変換するモノマル
チ、CCは定電流源、SW１はパルス信号Pcに応
じて定電流IAを断続するスイツチ、Vrは定電圧
源である。また、第４図はこの回路の動作波形を
示す波形図である。
しては、第３図に示す如き回路が実用化されてい
る。これは、入力信号をパルス幅の一定な信号に
変換するとともに、このパルス信号により積分回
路の充放電を制御し、入力信号の周波数に比例し
た電圧信号を得るようにしたものである。図にお
いて、OPはコンデンサＣとともに積分回路ICを
構成する演算増幅器、MM１は入力信号Siをパル
ス幅の一定なパルス信号Pcに変換するモノマル
チ、CCは定電流源、SW１はパルス信号Pcに応
じて定電流IAを断続するスイツチ、Vrは定電圧
源である。また、第４図はこの回路の動作波形を
示す波形図である。
モノマルチMM１は入力信号Siの周波数finに
応じて、１／fin（＝Ｔ）なる周期で一定幅t2のパ
ルス信号Pcを発生し、スイツチSW１をt2／Ｔな
る周期で断続する。したがつて、定電圧源Vrよ
り供給される電流IrとスイツチSW１により断続
された電流IAとの差の電流を積分する積分回路
ICの出力電圧Voutは、第４図の如く、三角波状
に変化することになる。
応じて、１／fin（＝Ｔ）なる周期で一定幅t2のパ
ルス信号Pcを発生し、スイツチSW１をt2／Ｔな
る周期で断続する。したがつて、定電圧源Vrよ
り供給される電流IrとスイツチSW１により断続
された電流IAとの差の電流を積分する積分回路
ICの出力電圧Voutは、第４図の如く、三角波状
に変化することになる。
このため、この出力電圧Voutを平滑あるいは
サンプルホールドすることにより、入力信号Siの
周波数finに比例した電圧信号を得ることができ
る。
サンプルホールドすることにより、入力信号Siの
周波数finに比例した電圧信号を得ることができ
る。
しかしながら、このような周波数・電圧変換回
路においては、高い変換精度を維持するために
は、モノマルチMM１のパルス幅t2および定電流
源CC、定電圧源Vrに高い安定性が必要とされ、
高価な回路を使用しなければならなくなつてしま
う。
路においては、高い変換精度を維持するために
は、モノマルチMM１のパルス幅t2および定電流
源CC、定電圧源Vrに高い安定性が必要とされ、
高価な回路を使用しなければならなくなつてしま
う。
本考案は、上記のような従来装置の欠点をなく
し、高安定性の回路を多く必要することなく、高
い変換精度を維持することのできる周波数・電圧
変換回路を簡単な構成により実現することを目的
としたものである。
し、高安定性の回路を多く必要することなく、高
い変換精度を維持することのできる周波数・電圧
変換回路を簡単な構成により実現することを目的
としたものである。
本考案の周波数・電圧変換回路は、入力信号の
周波数と同期してリセツトされる積分回路と、こ
の積分回路の出力を入力信号の周波数と同期して
サンプルホールドするサンプルホールド回路とを
定電圧が印加された増幅回路の負帰還回路に挿入
するようにしたもので、この増幅回路の出力から
入力信号の周波数に比例した出力信号を得るもの
である。
周波数と同期してリセツトされる積分回路と、こ
の積分回路の出力を入力信号の周波数と同期して
サンプルホールドするサンプルホールド回路とを
定電圧が印加された増幅回路の負帰還回路に挿入
するようにしたもので、この増幅回路の出力から
入力信号の周波数に比例した出力信号を得るもの
である。
このように、本考案の周波数・電圧変換回路で
は、積分回路の帰還回路中に挿入された積分回路
が入力信号の周波数に同期してリセツトされてい
るので、増幅回路のゲインが入力信号の周波数に
応じて変化することになり、その出力からは入力
信号の周波数に比例した出力信号を得るこのがで
きる。また、増幅回路の帰還回路中にはサンプル
ホールド回路が挿入されているので、増幅回路に
帰還される電圧にリツプルがなく、安定した出力
信号を得ることができる。さらに、回路の変換精
度を維持するうえで、高い安定性を要求されるも
のは、増幅回路の入力電圧を発生する定電圧源お
よび積分回路のＣ，Ｒのみであるので、回路全体
を比較的安価に構成することができる。
は、積分回路の帰還回路中に挿入された積分回路
が入力信号の周波数に同期してリセツトされてい
るので、増幅回路のゲインが入力信号の周波数に
応じて変化することになり、その出力からは入力
信号の周波数に比例した出力信号を得るこのがで
きる。また、増幅回路の帰還回路中にはサンプル
ホールド回路が挿入されているので、増幅回路に
帰還される電圧にリツプルがなく、安定した出力
信号を得ることができる。さらに、回路の変換精
度を維持するうえで、高い安定性を要求されるも
のは、増幅回路の入力電圧を発生する定電圧源お
よび積分回路のＣ，Ｒのみであるので、回路全体
を比較的安価に構成することができる。
第１図は本考案の周波数・電圧変換回路の一実
施例を示す構成図である。図において、前記第３
図と同様のものは同一符号を付して示す。MM
２，MM３は入力信号Siの周波数finに同期した
パルス信号Ps，Prを発生するモノマルチ、SHは
積分回路ICの出力VTをサンプルホールドするサ
ンプルホールド回路、AMPは定電圧Vcとサンプ
ルホールド回路SHから負帰還される電圧Vsとを
入力とし、その出力Voutを積分回路ICに印加す
る増幅回路である。SW２はパルス信号Prに応じ
て積分回路ICをリセツトするスイツチ、SW３は
パルス信号Psに応じてサンプルホールド回路SH
を駆動するスイツチである。また、第２図はこの
回路の動作波形を示す波形図である。図に示され
るように、入力信号SiによりモノマルチMM２が
トリガされて、パルス信号（サンプルホールドパ
ルス）Psが発生され、このパルス信号Psにより
モノマルチMM３がトリガされて、パルス信号
（リセツトパルス）Prが発生される。
施例を示す構成図である。図において、前記第３
図と同様のものは同一符号を付して示す。MM
２，MM３は入力信号Siの周波数finに同期した
パルス信号Ps，Prを発生するモノマルチ、SHは
積分回路ICの出力VTをサンプルホールドするサ
ンプルホールド回路、AMPは定電圧Vcとサンプ
ルホールド回路SHから負帰還される電圧Vsとを
入力とし、その出力Voutを積分回路ICに印加す
る増幅回路である。SW２はパルス信号Prに応じ
て積分回路ICをリセツトするスイツチ、SW３は
パルス信号Psに応じてサンプルホールド回路SH
を駆動するスイツチである。また、第２図はこの
回路の動作波形を示す波形図である。図に示され
るように、入力信号SiによりモノマルチMM２が
トリガされて、パルス信号（サンプルホールドパ
ルス）Psが発生され、このパルス信号Psにより
モノマルチMM３がトリガされて、パルス信号
（リセツトパルス）Prが発生される。
いま、増幅回路AMPのゲインをＫとすれば、
出力電圧Voutは、 Vout＝Ｋ（Vc−Vs） となり、この時のサンプルホールド回路SHの出
力Vsは、 Vs＝Vout・Ｔ／RC となつている。上式より、 Vout＝KVc／（１＋KT／RC）Ｋ＞＞１と
すれば、 Vout＝RCVc・fin が得られる。ここで、RCは積分回路ICの積分時
定数であり、fin＝１／Ｔである。
出力電圧Voutは、 Vout＝Ｋ（Vc−Vs） となり、この時のサンプルホールド回路SHの出
力Vsは、 Vs＝Vout・Ｔ／RC となつている。上式より、 Vout＝KVc／（１＋KT／RC）Ｋ＞＞１と
すれば、 Vout＝RCVc・fin が得られる。ここで、RCは積分回路ICの積分時
定数であり、fin＝１／Ｔである。
したがつて、上式中のRCVcは一定であるの
で、増幅回路AMPの出力電圧Voutは、入力信号
Siの周波数finに比例したものとなる。
で、増幅回路AMPの出力電圧Voutは、入力信号
Siの周波数finに比例したものとなる。
また、この回路において、積分回路ICおよび
サンプルホールド回路SHの動作を制御するパル
ス信号Ps，Prのパルス幅は、入力信号Siの周期
Ｔに比べて非常に狭いものであるので、このパル
ス幅が多少変動しても、出力電圧に与える影響は
少なく、変換精度を維持するうえで、高い安定性
を要求されるものは、定電圧Vcおよび積分回路
ICのＣ，Ｒのみとなる。
サンプルホールド回路SHの動作を制御するパル
ス信号Ps，Prのパルス幅は、入力信号Siの周期
Ｔに比べて非常に狭いものであるので、このパル
ス幅が多少変動しても、出力電圧に与える影響は
少なく、変換精度を維持するうえで、高い安定性
を要求されるものは、定電圧Vcおよび積分回路
ICのＣ，Ｒのみとなる。
なお、上記の説明においては、積分回路ICお
よびサンプルホールド回路SHを帰還回路に挿入
する回路として、増幅回路AMPを例示したが、
この部分は増幅回路に限られるものではなく、例
えば、積分回路を使用すれば、直流でのゲインが
大きくなり、周波数・電圧変換回路としての精度
を向上させることができる。
よびサンプルホールド回路SHを帰還回路に挿入
する回路として、増幅回路AMPを例示したが、
この部分は増幅回路に限られるものではなく、例
えば、積分回路を使用すれば、直流でのゲインが
大きくなり、周波数・電圧変換回路としての精度
を向上させることができる。
以上説明したように、本考案の周波数・電圧変
換回路では、入力信号の周波数と同期してリセツ
トされる積分回路と、この積分回路の出力を入力
信号の周波数と同期してサンプルホールドするサ
ンプルホールド回路とを定電圧が印加された増幅
回路の負帰還回路に挿入するようにしているの
で、増幅回路のゲインが入力信号の周波数に応じ
て変化することになり、その出力から入力信号の
周波数に比例した出力信号を得ることができると
ともに、回路の変換精度を維持するうえで、高い
安定性を要求されるものは、増幅回路の入力電圧
を発生する定電圧源および積分回路のＣ，Ｒのみ
となるので、高安定性の回路を多く必要すること
なく、高い変換精度を維持することのできる周波
数・電圧変換回路を簡単な構成により実現するこ
とができる。
換回路では、入力信号の周波数と同期してリセツ
トされる積分回路と、この積分回路の出力を入力
信号の周波数と同期してサンプルホールドするサ
ンプルホールド回路とを定電圧が印加された増幅
回路の負帰還回路に挿入するようにしているの
で、増幅回路のゲインが入力信号の周波数に応じ
て変化することになり、その出力から入力信号の
周波数に比例した出力信号を得ることができると
ともに、回路の変換精度を維持するうえで、高い
安定性を要求されるものは、増幅回路の入力電圧
を発生する定電圧源および積分回路のＣ，Ｒのみ
となるので、高安定性の回路を多く必要すること
なく、高い変換精度を維持することのできる周波
数・電圧変換回路を簡単な構成により実現するこ
とができる。
第１図は本考案の周波数・電圧変換回路の一実
施例を示す構成図、第２図はその動作説明図、第
３図は従来の周波数・電圧変換回路の一例を示す
構成図、第４図はその動作説明図である。 OP……演算増幅器、IC……積分回路、SH……
サンプルホールド回路、AMP……増幅回路、
MM１〜MM３……モノマルチ、SW１〜SW３
……スイツチ、CC……定電流源、Vr……定電圧
源。
施例を示す構成図、第２図はその動作説明図、第
３図は従来の周波数・電圧変換回路の一例を示す
構成図、第４図はその動作説明図である。 OP……演算増幅器、IC……積分回路、SH……
サンプルホールド回路、AMP……増幅回路、
MM１〜MM３……モノマルチ、SW１〜SW３
……スイツチ、CC……定電流源、Vr……定電圧
源。
Claims (1)
- 入力信号の周波数と同期して発生されるリセツ
トパルスに応じてリセツトされる積分回路と、入
力信号の周波数と同期して発生されるサンプルホ
ールドパルスに応じて前記積分回路の出力をサン
プルホールドするサンプルホールド回路と、その
入力に定電圧が印加されるとともに前記積分回路
およびサンプルホールド回路が負帰還回路に挿入
された増幅回路とを具備し、前記リセツトパルス
を前記サンプルホールドパルスより遅れたタイミ
ングで与えるとともに、前記増幅回路の出力から
入力信号の周波数に比例した出力信号を得るよう
にしてなる周波数・電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2832785U JPH0449584Y2 (ja) | 1985-02-28 | 1985-02-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2832785U JPH0449584Y2 (ja) | 1985-02-28 | 1985-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144475U JPS61144475U (ja) | 1986-09-06 |
| JPH0449584Y2 true JPH0449584Y2 (ja) | 1992-11-20 |
Family
ID=30526102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2832785U Expired JPH0449584Y2 (ja) | 1985-02-28 | 1985-02-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449584Y2 (ja) |
-
1985
- 1985-02-28 JP JP2832785U patent/JPH0449584Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61144475U (ja) | 1986-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2081863A1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JPS6369099A (ja) | サンプルホ−ルド回路 | |
| EP0108812B1 (en) | Analog/digital converter | |
| JPS6123300A (ja) | 信号変換器 | |
| JPH0449584Y2 (ja) | ||
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JPS604043U (ja) | 位相制御回路 | |
| JPS5920692Y2 (ja) | ｆ／ｖ変換回路 | |
| JPS5923651B2 (ja) | パルス幅増幅回路 | |
| JPH0526813Y2 (ja) | ||
| SU128668A1 (ru) | Электронный интегратор дл астатических след щих систем 1-го пор дка | |
| JPH0161258B2 (ja) | ||
| JPS5948429B2 (ja) | 演算回路 | |
| JPS64613Y2 (ja) | ||
| JPH04192677A (ja) | クランプ装置 | |
| JPH0683193B2 (ja) | ル−プ制御回路 | |
| JPS614470A (ja) | 電力変換装置の制御方法 | |
| JPS6271311A (ja) | 可変利得回路 | |
| JPH09130249A (ja) | 積分型アナログ・デジタル変換器 | |
| JPS60234466A (ja) | Ｐｗｍインバ−タの制御装置 | |
| JPS5854135U (ja) | 可変移相器 | |
| JPS6247213A (ja) | デジタル・アナログ変換回路 | |
| JPS63102100U (ja) | ||
| JPH025051B2 (ja) | ||
| JPS58195156A (ja) | 速度信号検出回路 |