JPH0449721Y2 - - Google Patents

Info

Publication number
JPH0449721Y2
JPH0449721Y2 JP1986044273U JP4427386U JPH0449721Y2 JP H0449721 Y2 JPH0449721 Y2 JP H0449721Y2 JP 1986044273 U JP1986044273 U JP 1986044273U JP 4427386 U JP4427386 U JP 4427386U JP H0449721 Y2 JPH0449721 Y2 JP H0449721Y2
Authority
JP
Japan
Prior art keywords
data
channel
display
circuit
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986044273U
Other languages
Japanese (ja)
Other versions
JPS62158556U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986044273U priority Critical patent/JPH0449721Y2/ja
Publication of JPS62158556U publication Critical patent/JPS62158556U/ja
Application granted granted Critical
Publication of JPH0449721Y2 publication Critical patent/JPH0449721Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【考案の詳細な説明】 技術分野 本考案は、親器Cから複数の子器Mに共通の伝
送線を介して送信データを伝送し、子器Mの電光
表示装置などのような表示手段によつて表示する
ようにした表示装置に関する。
[Detailed Description of the Invention] Technical Field The present invention transmits transmission data from a parent unit C to a plurality of slave units M via a common transmission line, and displays the transmission data on display means such as an electronic display device of the slave units M. The present invention relates to a display device that displays images in a tilted manner.

背景技術 第9図は、典型的な先行技術の構成を示すブロ
ツク図である。この表示装置1は、親器Aと、複
数の子器Bとから構成される。親器Aのデータ作
成回路2で表示すべき1チヤネル分のデータが作
成され、送信回路3から子器Bの受信回路4に送
信される。受信回路4では送信されたデータを記
憶回路5に送出し、記憶回路5はその表示データ
をストアする。記憶回路5からの表示データは、
表示器6に与えられ、表示すべき情報が表示器6
によつて表示される。
Background Art FIG. 9 is a block diagram showing the configuration of a typical prior art. This display device 1 is composed of a master device A and a plurality of slave devices B. Data for one channel to be displayed is created by the data creation circuit 2 of the parent device A, and transmitted from the transmission circuit 3 to the reception circuit 4 of the slave device B. The receiving circuit 4 sends the transmitted data to the memory circuit 5, and the memory circuit 5 stores the display data. The display data from the memory circuit 5 is
The information given to the display 6 and to be displayed is displayed on the display 6.
Displayed by.

このような先行技術では、子器Bの記憶回路5
には1チヤネル分の表示データしか記憶すること
ができず、したがつて表示器6で他の表示を行な
うためには、親器Aから他の表示データを伝送し
なけばならず、不便を来していた。また今どのチ
ヤネルの表示データを伝送しているのかが親器側
で確認することができなかつた。
In such prior art, the memory circuit 5 of slave device B
can only store display data for one channel. Therefore, in order to display other information on the display unit 6, other display data must be transmitted from the main unit A, which causes inconvenience. It was coming. Also, it was not possible to confirm on the main device side which channel display data was currently being transmitted.

目 的 本考案の目的は、上述の技術的課題を解決し、
表示手段の表示内容を変更する際、表示データを
信号発生手段から伝送することなく、表示手段側
に備えられる記憶領域から個別的に読出して表示
することができるようにし、かつ現在伝送してい
る表示データがどのチヤネルかを親器側で確認す
ることができるようにした表示装置を提供するこ
とである。
Purpose The purpose of this invention is to solve the above technical problems,
When changing the display content of the display means, the display data can be individually read and displayed from a storage area provided on the display means side without being transmitted from the signal generation means, and the display data is currently being transmitted. To provide a display device that allows a parent device to confirm which channel display data is on.

考案の構成 本考案は、 (a) 親器Cと複数の子器Mとが共通の伝送線lを
介して接続され、 (b) 親器Cは、 (b1) 伝送すべき複数のチヤネル毎の表示
データをコードデータとして作成するデータ
作成回路11と、 (b2) データ作成回路11からのチヤネル
毎の表示データを、各チヤネル毎にストアす
る第1ストア領域Tを有する第1記憶回路1
2と、 (b3) 表示を行うモニタ13と、 (b4) 送信すべきデータのチヤネルを選択
する送信チヤネル選択回路21と、 (b5) 子器M毎に予め定めてあるアドレス
を選択する子器アドレス選択回路20と、 (b6) 伝送線lに送信データを送出する送
信回路14と、 (b7) 子器アドレス選択回路20によつて
選択された子器アドレスデータK1と、送信
チヤネル選択回路21によつて選択されたチ
ヤネルを表すチヤネルデータK2と、その選
択されたチヤネルの第1記憶回路12の第1
ストア領域Tから読出した複数の表示データ
K3とを、1送信データ単位として送信回路
14に与えて、伝送線lに送信データを伝送
させる送信データ作成回路16と、 (b8) 表示すべきチヤネルを選択する第1
表示チヤネル選択回路18と、 (b9) 表示データK3に対応するキヤラクタ
をモニタ13によつて表示するためのキヤラ
クタデータをストアする第1キヤラクタジエ
ネレータ19と、 (b10) 第1表示チヤネル選択回路18の出
力に応答して、第1記憶回路12の第1表示
チヤネル選択回路18によつて選択されたチ
ヤネルの第1ストア領域Tにストアされてい
る複数の表示データK3を読出し、その読出
した表示データK3に対応するキヤラクタデ
ータを第1キヤラクタジエネレータ19から
読出してモニタ13に与えて表示させる第1
表示データ作成手段15とを含み、 (c) 各子器Mは、 (c1) 子器M毎のアドレス設定回路27と、 (c2) 各表示データK3を複数のコードデー
タとして各チヤネル毎にストアする第2スト
ア領域Sを有する第2記憶回路24と、 (c3) 伝送線lを介する送信回路14から伝
送されてきた子器アドレスデータK1が、ア
ドレス設定回路27に設定されているアドレ
スと一致したとき、その子器アドレスデータ
K1に後続するチヤネルデータK2に対応する
第2記憶回路24の第2ストア領域Sに、チ
ヤネルデータK2に後続する表示データK3を
与えてストアする受信手段22と、 (c4) 表示すべきチヤネルに対応する第2記
憶回路24の第2ストア領域Sの表示すべき
チヤネルを、予め定める時間毎に順次的に選
択する第2表示チヤネル選択回路28と、 (c5) 第2表示チヤネル選択回路28によつ
て選択されたチヤネルに対応する第2記憶回
路24の第2ストア領域Sにストアされてい
る表示データK3の複数のコードデータを1
つずつ順番に選択するカウンタ28と、 (c6) 目視表示を行う表示手段25と、 (c7) 表示データK3に対応するキヤラクタ
を表示手段25によつて表示するためのキヤ
ラクタデータをストアする第2キヤラクタジ
エネレータ30と、 (c8) 第2記憶回路24の第2ストア領域S
にストアされて、カウンタ29によつて選択
された表示データK3のコードデータに応答
して、第2キヤラクタジエネレータ30から
のキヤラクタデータを読出して表示手段25
に与えて表示させる第2表示データ作成手段
26とを含み、 (d) 親器Cはまた、子器Mに表示データを伝送中
に、表示データとして選択されたチヤネルを表
すチヤネルデータK2と、送信データ作成回路
16で子器アドレス選択回路20によつて選択
された子器アドレスデータK1とをモニタ13
によつて表示することを特徴とする表示装置で
ある。
Structure of the invention In the present invention, (a) a parent unit C and a plurality of slave units M are connected via a common transmission line l, (b) the parent unit C is connected to (b1) each of multiple channels to be transmitted. (b2) a first storage circuit 1 having a first storage area T that stores display data for each channel from the data creation circuit 11 for each channel;
2, (b3) a monitor 13 for displaying, (b4) a transmission channel selection circuit 21 for selecting a channel of data to be transmitted, and (b5) a slave unit for selecting a predetermined address for each slave unit M. Address selection circuit 20, (b6) Transmission circuit 14 that sends transmission data to transmission line l, (b7) Child device address data K1 selected by child device address selection circuit 20, and transmission channel selection circuit 21. channel data K2 representing the channel selected by
Multiple display data read from store area T
K3 as one transmission data unit to the transmission circuit 14 to transmit the transmission data to the transmission line l; (b8) a first circuit for selecting a channel to be displayed;
a display channel selection circuit 18; (b9) a first character generator 19 that stores character data for displaying a character corresponding to display data K3 on the monitor 13; and (b10) a first display channel selection. In response to the output of the circuit 18, a plurality of display data K3 stored in the first storage area T of the channel selected by the first display channel selection circuit 18 of the first storage circuit 12 is read out; The first character generator 19 reads character data corresponding to the displayed display data K3 and supplies it to the monitor 13 for display.
(c) Each slave device M includes: (c1) an address setting circuit 27 for each slave device M; and (c2) stores each display data K3 as a plurality of code data for each channel. (c3) The slave device address data K1 transmitted from the transmitting circuit 14 via the transmission line l matches the address set in the address setting circuit 27. When the slave device address data
(c4) receiving means 22 for providing display data K3 subsequent to channel data K2 and storing it in a second storage area S of the second storage circuit 24 corresponding to channel data K2 subsequent to K1; a second display channel selection circuit 28 that sequentially selects channels to be displayed in the second storage area S of the corresponding second storage circuit 24 at predetermined time intervals; (c5) a second display channel selection circuit 28; Therefore, the plurality of code data of the display data K3 stored in the second storage area S of the second storage circuit 24 corresponding to the selected channel are
(c6) a display means 25 for visual display; (c7) a counter 28 for storing character data for displaying the character corresponding to the display data K3 by the display means 25. 2-character generator 30 and (c8) the second storage area S of the second storage circuit 24
In response to the code data of the display data K3 stored in
(d) The parent unit C also generates channel data K2 representing the channel selected as display data while transmitting the display data to the slave unit M; The transmission data creation circuit 16 monitors 13 the slave address data K1 selected by the slave address selection circuit 20.
This is a display device characterized by displaying information using.

実施例 第1図は、本考案の一実施例の電気的構成を示
すブロツク図である。表示装置10は、親器C
と、伝送線lを介して接続される複数の子器M
1,M2,……,Mn(総称するときは参照符M
で示す)とから構成される。親器Cには、コード
化されたチヤネルデータを作成するチヤネルデー
タ作成回路11と、チヤネルデータ作成回路11
によつて作成されたデータを各チヤネル毎にスト
アするストア領域T1,T2,……,Tn(総称す
るときは参照符Tで示す)を有する記憶回路12
と、モニタ13と、送信回路14と、記憶回路1
2とからチヤネルデータを読出してモニタ13に
表示するための表示データを作成する表示データ
作成回路15と、記憶回路12からのチヤネルデ
ータを読出して、送信データを作成する送信デー
タ作成回路16とを含む。記憶回路12にはチヤ
ネル選択回路17が接続される。記憶回路12に
チヤネルデータをストアするにあたつては、チヤ
ネル選択回路17によつて作成したいチヤネルが
選択される。これによつて選択されたチヤネルに
対応するストア領域Tに、チヤネルデータ作成回
路11によつて作成されたチヤネルデータがスト
アされる。
Embodiment FIG. 1 is a block diagram showing the electrical configuration of an embodiment of the present invention. The display device 10 is a parent device C.
and multiple slave devices M connected via transmission line l.
1, M2, ..., Mn (reference mark M when referring generically)
). The parent device C includes a channel data creation circuit 11 that creates coded channel data, and a channel data creation circuit 11 that creates coded channel data.
A storage circuit 12 having storage areas T1, T2, ..., Tn (indicated by reference mark T when collectively called) for storing data created by each channel for each channel.
, monitor 13 , transmitting circuit 14 , and memory circuit 1
a display data creation circuit 15 that reads channel data from the storage circuit 12 and creates display data to be displayed on the monitor 13; and a transmission data creation circuit 16 that reads channel data from the storage circuit 12 and creates transmission data. include. A channel selection circuit 17 is connected to the memory circuit 12 . When storing channel data in the memory circuit 12, a channel to be created is selected by the channel selection circuit 17. As a result, the channel data created by the channel data creation circuit 11 is stored in the store area T corresponding to the selected channel.

表示データ作成回路15には、モニタ13に表
示すべきチヤネルを選択する表示チヤネル選択回
路18と、記憶回路12にストアされているコー
ド信号をキヤラクタに変換するキヤラクタジエネ
レータ19とが接続される。また送信データ作成
回路16には、子器アドレス選択回路20と、送
信チヤネル選択回路21とが接続される。送信デ
ータ作成回路16では、送信チヤネル選択回路2
1で選択されたチヤネルデータを記憶回路12か
ら読出し、子器アドレス選択回路20からのアド
レス選択信号とによつて送信データを作成し、送
信回路14に送出するとともに、モニタ13に送
出する。
A display channel selection circuit 18 that selects a channel to be displayed on the monitor 13 and a character generator 19 that converts a code signal stored in the memory circuit 12 into a character are connected to the display data creation circuit 15. . Further, a slave device address selection circuit 20 and a transmission channel selection circuit 21 are connected to the transmission data creation circuit 16. In the transmission data creation circuit 16, the transmission channel selection circuit 2
The channel data selected in step 1 is read from the storage circuit 12, and transmission data is created based on the address selection signal from the slave address selection circuit 20, and sent to the transmission circuit 14 and the monitor 13.

子器Mは、受信回路22と、受信データを再生
する受信データ再生回路23と、チヤネル毎のス
トア領域S1,S2……Sn(総称するときには参
照符Sで示す)を有する記憶回路24と、表示器
25と、記憶回路24のストア内容を読出しコー
ド信号をキヤラクタジエネレータ30によつてキ
ヤラクタに変換して表示器25に表示するための
表示データを作成する表示データ作成回路26と
を含む。受信データ再生回路23には、アドレス
設定回路27が接続される。また記憶回路24に
は、表示器25に表示するチヤネルを選択する表
示チヤネル選択回路28と、記憶回路24のスト
ア領域SのストアセルP1,P2……Pn(総称す
るときは参照符Pで示す)(第8図参照)を指定
するカウンタ29とが接続される。
The child device M includes a receiving circuit 22, a received data reproducing circuit 23 for reproducing received data, and a storage circuit 24 having storage areas S1, S2...Sn (indicated by reference numeral S when collectively named) for each channel. It includes a display device 25 and a display data creation circuit 26 that reads out the contents stored in the storage circuit 24 and converts the code signal into characters by a character generator 30 to create display data to be displayed on the display device 25. . An address setting circuit 27 is connected to the received data reproducing circuit 23 . The storage circuit 24 also includes a display channel selection circuit 28 that selects a channel to be displayed on the display 25, and store cells P1, P2...Pn (indicated by reference mark P when collectively called) in the store area S of the storage circuit 24. ) (see FIG. 8).

第2図は表示チヤネル選択回路28の具体的な
構成を示す回路図である。この表示チヤネル選択
回路28では、各チヤネル毎に、予め定めた時間
になるとそのチヤネルの内容が表示されるように
するか、あるいはまた、直接チヤネルを選択する
2つの操作を行なうことができるように構成され
ている。この表示チヤネル選択回路28は、時計
手段50と、タイマ時間設定手段51と、比較器E
1,E2,……(総称するときは参照符Eで示
す)と、直接希望すべきチヤネルを選択するダイ
レクト選択手段52と、オアゲートG1,G2,…
…(総称するときは参照符Gで示す)とから構成
される。ダイレクト選択手段52は、基準電圧Vcc
とオアゲートGとの間に介在するスイツチSW
1,SW2,……(総称するときは参照符SWで
示す)とを含む。タイマ時間設定51は、各チヤ
ネル毎の表示すべき時間を設定するチヤネル時間
設定手段L1,L2,……(総称するときは参照符
Lで示す)を有する。
FIG. 2 is a circuit diagram showing a specific configuration of the display channel selection circuit 28. This display channel selection circuit 28 is capable of performing two operations: displaying the contents of each channel at a predetermined time, or directly selecting a channel. It is configured. This display channel selection circuit 28 includes a clock means 50, a timer time setting means 51, and a comparator E.
1, E2, . . . (indicated by reference mark E when used collectively), direct selection means 52 for directly selecting a desired channel, and or gates G1, G2, .
... (when collectively referred to, it is indicated by reference mark G). The direct selection means 52 selects the reference voltage Vcc.
Switch SW interposed between and or gate G
1, SW2, ... (when collectively referred to, it is indicated by the reference mark SW). The timer time setting 51 includes channel time setting means L1, L2, .

時計手段50からの現在の時刻に関するデータは
比較器Eの一方の入力端子に与えられ、この比較
器Eの他方の入力端子には、時刻設定手段Lから
の設定された時間に関するデータが与えられる。
比較器Eからの出力は、オアゲートGの一方の入
力端子に与えられ、このオアゲートGの他方の入
力端子は、スイツチSWを介して基準電圧Vccが
印加される。直接チヤネルを選択する場合には、
そのチヤネルに対応したスイツチSWを導通させ
る。これによつて、そのチヤネルに対応するオア
ゲートGからハイレベルの信号が記憶回路24に
与えられて、希望するチヤネルが選択される。
Data regarding the current time from the clock means 50 is applied to one input terminal of the comparator E, and data regarding the set time from the time setting means L is applied to the other input terminal of the comparator E. .
The output from the comparator E is applied to one input terminal of an OR gate G, and the other input terminal of this OR gate G is applied with a reference voltage Vcc via a switch SW. If you select a channel directly,
Make the switch SW corresponding to that channel conductive. As a result, a high level signal is applied to the storage circuit 24 from the OR gate G corresponding to that channel, and the desired channel is selected.

一方、タイマ時間設定手段Lによつて、各チヤ
ネル毎に選択する時間を設定した場合には、チヤ
ネルに対応する比較器Eで、その設定された時間
と時計手段50からの時刻に関するデータとが一致
したときには、ハイレベルの信号をオアゲートG
に導出する。これによつて、そのチヤネルに対応
するオアゲートGから、ハイレベルの信号が記憶
回路24に出力されそのチヤネルが選択される。
次にこのような構成を有する表示装置10の動作
について説明する。親器Cに備えられるモニタ1
3に、チヤネルデータを表示させてそのデータの
確認を行なうためには、表示チヤネル選択回路1
8で確認したいチヤネルを選択する。これによつ
て、その選択信号は表示データ作成回路15に与
えられる。表示データ作成回路15では、記憶回
路12の選択されたチヤネルのストア内容を読出
し、その読出されたコード信号をキヤラクタジエ
ネレータ19に与え、そのコードに対応するキヤ
ラクタに関するデータをモニタ13へ出力し、モ
ニタ13で選択されたチヤネルの表示すべき内容
が表示される。これによつて各チヤネルのデータ
を確認することができる。
On the other hand, when the timer time setting means L sets the time to be selected for each channel, the comparator E corresponding to the channel compares the set time with the data regarding the time from the clock means 50. When a match occurs, a high level signal is sent to the OR gate G.
It is derived as follows. As a result, a high level signal is output from the OR gate G corresponding to that channel to the storage circuit 24, and that channel is selected.
Next, the operation of the display device 10 having such a configuration will be explained. Monitor 1 provided in parent unit C
3. In order to display channel data and confirm the data, display channel selection circuit 1 is required.
8 Select the channel you want to check. Thereby, the selection signal is given to the display data creation circuit 15. The display data creation circuit 15 reads the stored contents of the selected channel in the memory circuit 12, supplies the read code signal to the character generator 19, and outputs data regarding the character corresponding to the code to the monitor 13. , the contents to be displayed of the channel selected on the monitor 13 are displayed. This allows the data of each channel to be confirmed.

ところで、このキヤラクタジエネレータ19は
4個のICチツプから構成されており、「あ」とい
う文字は第3図に示すように1つのチツプの0820
(H)〜082F(H)の16バイトと、他のチツプの
0820(H)〜082F(H)の16バイトの計32バイト
で表わされている。したがつて、キヤラクタジエ
ネレータ19のコード信号は0820(H)の下4ビ
ツトを省き、0082(H)の2バイトで記憶回路1
2にストアされている。このコードを用いて、キ
ヤラクタジエネレータ19から32バイトのデータ
を読出し、モニタ13へ順次出力して表示するよ
うに構成されている。
By the way, this character generator 19 is composed of four IC chips, and the letter "A" is the 0820 of one chip as shown in Figure 3.
(H) ~ 082F (H) 16 bytes and other chips
It is represented by 16 bytes of 0820(H) to 082F(H), a total of 32 bytes. Therefore, the code signal of the character generator 19 is obtained by omitting the lower 4 bits of 0820 (H) and using the 2 bytes of 0082 (H) as the code signal of the memory circuit 1.
It is stored in 2. Using this code, 32 bytes of data are read from the character generator 19 and are sequentially output to the monitor 13 for display.

親器Cから子器Mに送信したい場合には、送信
チヤネル選択回路21で送信すべきチヤネルを選
択し、かつ子器アドレス選択回路20で送信すべ
き子器Mのアドレスを選択する。この送信チヤネ
ル選択回路21と、子器アドレス選択回路20か
らの選択信号は、送信データ作成回路16に与え
られる。送信データ作成回路16では第4図に示
すように子器アドレスデータK1と、チヤネルデ
ータK2と、選択されたチヤネルの複数の表示デ
ータK3を1送信データ単位として送信回路14
に送出するとともにモニタ13に送出する。送信
回路14では、伝送線lを介して子器Mの受信回
路22に送信データを送出する。
When it is desired to transmit from the parent device C to the child device M, the transmission channel selection circuit 21 selects the channel to be transmitted, and the child device address selection circuit 20 selects the address of the child device M to be transmitted. The selection signals from the transmission channel selection circuit 21 and slave device address selection circuit 20 are applied to the transmission data creation circuit 16. As shown in FIG. 4, the transmission data creation circuit 16 uses slave device address data K1, channel data K2, and a plurality of display data K3 of the selected channel as one transmission data unit to send to the transmission circuit 14.
It is also sent to the monitor 13. The transmission circuit 14 sends transmission data to the reception circuit 22 of the child device M via the transmission line l.

モニタ13では現在送信されている送信データ
のチヤネル番号が表示される。たとえば第1チヤ
ネルを第1子器M1に送信する場合には、第5図
に示すように、モニタ13には、「転送中」と表
示され、かつチヤネル番号「01」と、子器M1の
アドレス「01」が表示される。
The monitor 13 displays the channel number of the transmission data currently being transmitted. For example, when transmitting the first channel to the first slave device M1, as shown in FIG. Address "01" is displayed.

また1つの子器Mに対して全てのチヤネルを送
信する場合には、親器Cの送信チヤネル選択回路
21で「オールチヤネル」を選択する。また親器
Cの子器アドレス選択回路20で送信したい子器
Mのアドレスを選択する。これによつて送信デー
タ作成回路16は、子器アドレスデータ、チヤネ
ルデータに続いて選択されたチヤネルの表示デー
タが順次送信回路14に与えられて子器M送信さ
れる。たとえば第1子器M1に全てのチヤネルを
送信する場合、モニタ13には第6図1で示され
るようにチヤネル1のデータが送信されている間
は「転送中」が表示され、かつチヤネル番号
「01」と、子器アドレス「01」が表示される。チ
ヤネル1のデータ送信が終了したときには、モニ
タ13には第6図2で示されるように「転送中」
が表示され、かつチヤネル番号「02」と子器アド
レス「01」が表示される。このようにして1つの
チヤネルデータ送信終了後、チヤネル番号が1ず
つインクリメントしていき、現在何チヤネルのデ
ータが送信中かがモニタ13に表示される。
Moreover, when transmitting all channels to one child device M, "all channels" is selected in the transmission channel selection circuit 21 of the parent device C. Further, the slave device address selection circuit 20 of the parent device C selects the address of the slave device M to which transmission is desired. As a result, the transmission data creation circuit 16 sequentially supplies the slave unit address data, channel data, and display data of the selected channel to the transmitting circuit 14, and transmits the data to the slave unit M. For example, when transmitting all channels to the first slave device M1, "Transferring" is displayed on the monitor 13 while the data of channel 1 is being transmitted, as shown in FIG. "01" and slave device address "01" are displayed. When the data transmission on channel 1 is completed, the monitor 13 displays "transferring" as shown in FIG.
is displayed, along with the channel number "02" and slave device address "01". In this way, after one channel data transmission is completed, the channel number is incremented by 1, and the monitor 13 displays how many channels of data are currently being transmitted.

次に全ての子器M1〜Mnに対して全てのチヤ
ネルを送信する場合には、親器Cの送信チヤネル
選択回路21で「オールチヤネル」が選択され、
親器Cの子器アドレス選択回路20で「オールア
ドレス」が選択される。これによつて送信データ
作成回路16では、子器アドレスデータ、チヤネ
ルデータに続いて選択されたチヤネルの表示デー
タが順次送信回路14に送られて送信される。具
体的には、第1子器M1に対してチヤネル1から
順次全てのチヤネルの表示データが送信される。
このときモニタ13では第7図1で示されるよう
に「転送中」と、チヤネル番号「01」と、第1子
器M1のアドレス「01」とが表示される。このチ
ヤネル1のデータが子器M1に送信終了後、チヤ
ネル2のデータが子器M1に送信される。このと
きのモニタ13には、第7図2で示されるように
「転送中」と、チヤネル番号「02」と、子器M1
のアドレス「01」とが表示される。
Next, when transmitting all channels to all child devices M1 to Mn, “all channels” is selected in the transmission channel selection circuit 21 of the parent device C,
"All addresses" is selected by the child device address selection circuit 20 of the parent device C. As a result, the transmission data creation circuit 16 sequentially sends the slave device address data, channel data, and display data of the selected channel to the transmission circuit 14 for transmission. Specifically, display data of all channels are sequentially transmitted from channel 1 to the first child device M1.
At this time, the monitor 13 displays "Transferring", the channel number "01", and the address "01" of the first slave device M1, as shown in FIG. 71. After the data on channel 1 is transmitted to the slave device M1, the data on channel 2 is transmitted to the slave device M1. At this time, the monitor 13 displays "transferring", channel number "02", and slave device M1 as shown in FIG.
The address "01" is displayed.

このようにして第1子器M1に全てのチヤネル
のデータが送信された後、子器アドレスが1イン
クリメントされ、第2子器M2に対してチヤネル
1から順番に全てのチヤネルの表示データが送信
される。このときモニタ13では、第7図3で示
されるように「転送中」と、チヤネル番号「01」
と、子器アドレス「02」とが表示される。そして
第2子器M2にチヤネル1のデータが送信された
後、モニタ13では第7図4で示すようにチヤネ
ル番号「02」と、子器アドレス「02」と、「転送
中」とが表示され、チヤネル2のデータが第2子
器M2に送信される。
After the data of all channels is transmitted to the first slave device M1 in this way, the slave device address is incremented by 1, and the display data of all channels is sent to the second slave device M2 in order from channel 1. be done. At this time, the monitor 13 displays "transferring" and channel number "01" as shown in FIG.
and the slave device address "02" are displayed. After the data on channel 1 is sent to the second slave device M2, the monitor 13 displays the channel number “02”, slave device address “02”, and “transferring” as shown in FIG. 7. and the data on channel 2 is transmitted to the second slave device M2.

以下、接続されている全ての子器M1〜Mnに
対してチヤネル1から順番に全てのチヤネルの表
示データが送信され、その送信中にモニタ13で
現在送信されている子器アドレスと、チヤネル番
号が表示され、これによつて親器C側で今どのア
ドレスの子器に、どのチヤネルのデータを送信中
かを知ることができる。
Below, the display data of all the channels are transmitted in order from channel 1 to all connected slave units M1 to Mn, and during the transmission, the slave unit address and channel number currently being transmitted on the monitor 13 are transmitted. is displayed, and from this, it is possible to know on which channel data is currently being sent to which address of the slave device on the master device C side.

子器Mでは、送信回路14からの送信データを
受信回路22によつて受信し、そのデータを受信
データ再生回路23に与える。受信データ再生回
路23では、子器M毎のアドレスが設定されてい
るアドレス設定器27から子器アドレスを読出
し、親器Cからの送信データの先頭データである
子器アドレスデータK1と比較し、一致すれば、
その該当する子器Mが指定されたものとしてつぎ
のデータ、すなわちチヤネルデータK2と、送信
データの3番目以降のデータすなわち表示データ
K3を子器Mの記憶回路24へストアする。たと
えば子器Mの入力データが、第4図に示すよう
に、子器アドレスK1が01(H)で、チヤネルデー
タK2が02(H)で、データコードK31が0820(H)
で、データコードK32が096F(H)であるときに
は、01(H)のアドレスである子器M1の記憶回
路24に表示データがストアされる。このとき、
子器M1の記憶回路24のストア状態は第8図に
示される。
In slave device M, transmission data from transmission circuit 14 is received by reception circuit 22, and the data is provided to reception data reproduction circuit 23. The received data reproducing circuit 23 reads out the child device address from the address setter 27 in which an address for each child device M is set, and compares it with the child device address data K1 which is the first data of the transmission data from the parent device C. If they match,
Assuming that the corresponding child device M is specified, the following data, that is, channel data K2, and the third and subsequent data of the transmission data, that is, display data
K3 is stored in the memory circuit 24 of the child device M. For example, the input data of slave device M is as shown in Fig. 4, slave device address K1 is 01 (H), channel data K2 is 02 (H), and data code K31 is 0820 (H).
When the data code K32 is 096F (H), the display data is stored in the memory circuit 24 of the child device M1 at the address 01 (H). At this time,
The storage state of the memory circuit 24 of the child device M1 is shown in FIG.

子器Mにおいて、表示器25に表示したい場合
には、希望するチヤネルを表示チヤネル選択回路
28によつて選択し、この選択信号は記憶回路2
4に与えられる。またカウンタ29では、0から
順次インクリメントされていき、カウンタ29の
計数値がたとえば「0003」の場合には、表示チヤ
ネル選択回路28で選択されたチヤネルのうちの
4番目のストアセルP4のストア内容が表示デー
タ作成回路26に読出される。なおこのときのデ
ータは、いわゆるキヤラクタジエネレータ30の
コード信号であり、表示データ作成回路26では
キヤラクタジエネレータ30にそのコード信号を
与え、そのコードに対応したキヤラクタを読出し
て表示器25に与え、希望すべき表示が行なわれ
る。このような構成によつて、子器M側で親器C
かせ複数チヤネルの表示データを子器Mに送出す
ることができ、子器Mにおいては表示チヤネルを
選択して、その表示内容を変更することができ
る。
In the slave device M, when the desired channel is desired to be displayed on the display 25, the desired channel is selected by the display channel selection circuit 28, and this selection signal is sent to the storage circuit 2.
given to 4. Further, the counter 29 sequentially increments from 0, and when the count value of the counter 29 is, for example, "0003", the store contents of the fourth store cell P4 of the channels selected by the display channel selection circuit 28 is read out to the display data creation circuit 26. The data at this time is a so-called code signal of the character generator 30, and the display data creation circuit 26 gives the code signal to the character generator 30, reads out the character corresponding to the code, and displays it on the display 25. and the desired display is performed. With such a configuration, the parent device C can be connected to the child device M side.
Display data of a plurality of skein channels can be sent to the slave device M, and the slave device M can select a display channel and change its display content.

効 果 以上のように本考案によれば、親器Cと複数の
子器Mとは共通の伝送線lを介して接続される。
親器Cには、チヤネル毎の表示データをチヤネル
毎にストアする第1ストア領域Tを有する第1記
憶回路12が設けられる。また各子器Mには、チ
ヤネルデータK2に対応して各表示データK3をス
トアするための第2ストア領域Sを有する第2記
憶回路24が設けられる。親器Cにおいて、送信
チヤネル選択回路21によつて送信すべきチヤネ
ルを選択するとともに、子器Mのアドレスを子器
アドレス選択回路20によつて選択する。こうし
て希望する子器Mの子器アドレスデータK1と、
チヤネルデータK2と、複数の表示データK3と
を、1送信データ単位として送信回路14から送
信する。
Effects As described above, according to the present invention, the parent unit C and the plurality of slave units M are connected via the common transmission line l.
The parent device C is provided with a first storage circuit 12 having a first storage area T that stores display data for each channel. Further, each child device M is provided with a second storage circuit 24 having a second storage area S for storing each display data K3 in correspondence with the channel data K2. In the parent device C, the transmission channel selection circuit 21 selects the channel to be transmitted, and the address of the child device M is selected by the child device address selection circuit 20. In this way, the slave device address data K1 of the desired slave device M,
Channel data K2 and a plurality of display data K3 are transmitted from the transmitting circuit 14 as one transmission data unit.

このようにして、親器Cは子器Mの各チヤネル
毎の表示データを書換えることができる。親器C
のモニタ13には、伝送中のチヤネルデータK2
と子器アドレスデータK1とが表示されるので、
伝送中の状態を確認しつつ、希望する子器Mに表
示データK3を伝送することができる。
In this way, the master device C can rewrite the display data for each channel of the slave device M. Parent device C
The channel data K2 being transmitted is displayed on the monitor 13 of
and child device address data K1 are displayed.
Display data K3 can be transmitted to a desired slave device M while checking the status during transmission.

また子器Mでは、表示チヤネル選択回路28に
よつて選択したチヤネルの複数の表示データK3
の複数のコードデータを、カウンタ29によつて
1つずつ順番に選択して電光表示などの目視表示
を行う表示手段25によつて表示する。これによ
つて表示手段25に一度に表示することができな
いような多量の表示データK3を、表示手段25
に順番に表示することができる。さらに、表示デ
ータは、予め定める時間毎に子器M側から順次的
に選択することができるので、子器Mが設置され
ている周囲の条件等を考慮して、適切な表示デー
タを自動的に切換えて表示することができる。
Further, in the slave device M, a plurality of display data K3 of the channel selected by the display channel selection circuit 28
A plurality of code data are sequentially selected one by one by a counter 29 and displayed by a display means 25 for visual display such as an electric light display. As a result, a large amount of display data K3 that cannot be displayed on the display means 25 at once can be displayed on the display means 25.
can be displayed in order. Furthermore, display data can be selected sequentially from the slave device M side at predetermined intervals, so appropriate display data can be automatically selected taking into account the surrounding conditions where the slave device M is installed. It can be displayed by switching to .

また子器Mでは、キヤラクタジエネレータ30
が設けられており、キヤラクタを表示手段20に
よつて表示するとき、表示データK3に対応する
キヤラクタデータをキヤラクタデータジエネレー
タ30から表示データ作成回路26に与える。こ
れによつて、伝送線lによつて伝送する表示デー
タK3は、キヤラクタのコードを表す少量のデー
タでよく、したがつて伝送時間が長くなるという
おそれはなく、しかも多量のキヤラクタを第2記
憶回路24の第2ストア領域Sにストアしたり、
表示手段25によつて表示することが可能であ
る。
In addition, in slave device M, character generator 30
is provided, and when a character is displayed by the display means 20, character data corresponding to the display data K3 is supplied from the character data generator 30 to the display data creation circuit 26. As a result, the display data K3 to be transmitted through the transmission line 1 only needs to be a small amount of data representing the character code, so there is no fear that the transmission time will become long, and moreover, a large amount of characters can be stored in the second memory. Store it in the second store area S of the circuit 24,
It can be displayed by the display means 25.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例の構成を示すブロツ
ク図、第2図は表示チヤネル選択回路28の具体
的な構成を示すブロツク図、第3図はキヤラクタ
ジエネレータ19で作成された文字の態様を示す
図、第4図は親器Cから送信される送信データの
態様を示す図、第5図はチヤネル1を第1子器M
1に送信する場合のモニタ13の表示態様を示す
図、第6図は全てのチヤネルを第1子器M1に送
信する場合のモニタ13の表示態様を示す図、第
7図は全ての子器M1〜Mnに対して全てのチヤ
ネルを送信する場合のモニタ13の表示態様を示
す図、第8図は子器Mの記憶回路24に表示デー
タがストアされる状態を説明するための図、第9
図は先行技術の構成を示すブロツク図である。 10……表示装置、11……チヤネルデータ作
成回路、12,24……記憶回路、13……モニ
タ、14……送信回路、15……表示データ作成
回路、16……送信データ作成回路、17……チ
ヤネル選択回路、18,28……表示チヤネル選
択回路、19,30……キヤラクタジエネレー
タ、22……受信回路、23……受信データ再生
回路、25……表示器、26……表示データ作成
回路、29……カウンタ、C……親器、M……子
器、T1〜Tn,S1〜Sn……ストア領域、l…
…伝送線。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a block diagram showing the specific configuration of the display channel selection circuit 28, and FIG. 3 is a character created by the character generator 19. FIG. 4 is a diagram showing an aspect of transmission data transmitted from the parent device C, and FIG.
6 is a diagram showing the display mode of the monitor 13 when transmitting all channels to the first slave device M1, and FIG. 7 is a diagram showing the display mode of the monitor 13 when transmitting all channels to the first slave device M1. FIG. 8 is a diagram showing the display mode of the monitor 13 when all channels are transmitted to M1 to Mn. FIG. 9
The figure is a block diagram showing the configuration of the prior art. 10... Display device, 11... Channel data creation circuit, 12, 24... Memory circuit, 13... Monitor, 14... Transmission circuit, 15... Display data creation circuit, 16... Transmission data creation circuit, 17 ... Channel selection circuit, 18, 28 ... Display channel selection circuit, 19, 30 ... Character generator, 22 ... Reception circuit, 23 ... Received data regeneration circuit, 25 ... Display, 26 ... Display Data creation circuit, 29...Counter, C...Main device, M...Slave device, T1-Tn, S1-Sn...Store area, l...
...transmission line.

Claims (1)

【実用新案登録請求の範囲】 (a) 親器Cと複数の子器Mとが共通の伝送線lを
介して接続され、 (b) 親器Cは、 (b1) 伝送すべき複数のチヤネル毎の表示
データをコードデータとして作成するデータ
作成回路11と、 (b2) データ作成回路11からのチヤネル
毎の表示データを、各チヤネル毎にストアす
る第1ストア領域Tを有する第1記憶回路1
2と、 (b3) 表示を行うモニタ13と、 (b4) 送信すべきデータのチヤネルを選択
する送信チヤネル選択回路21と、 (b5) 子器M毎に予め定めてあるアドレス
を選択する子器アドレス選択回路20と、 (b6) 伝送線lに送信データを送出する送
信回路14と、 (b7) 子器アドレス選択回路20によつて
選択された子器アドレスデータK1と、送信
チヤネル選択回路21によつて選択されたチ
ヤネルを表すチヤネルデータK2と、その選
択されたチヤネルの第1記憶回路12の第1
ストア領域Tから読出した複数の表示データ
K3とを、1送信データ単位として送信回路
14に与えて、伝送線lに送信データを伝送
させる送信データ作成回路16と、 (b8) 表示すべきチヤネルを選択する第1
表示チヤネル選択回路18と、 (b9) 表示データK3に対応するキヤラクタ
をモニタ13によつて表示するためのキヤラ
クタデータをストアする第1キヤラクタジエ
ネレータ19と、 (b10) 第1表示チヤネル選択回路18の出
力に応答して、第1記憶回路12の第1表示
チヤネル選択回路18によつて選択されたチ
ヤネルの第1ストア領域Tにストアされてい
る複数の表示データK3を読出し、その読出
した表示データK3に対応するキヤラクタデ
ータを第1キヤラクタジエネレータ19から
読出してモニタ13に与えて表示させる第1
表示データ作成手段15とを含み、 (c) 各子器Mは、 (c1) 子器M毎のアドレス設定回路27と、 (c2) 各表示データK3を複数のコードデー
タとして各チヤネル毎にストアする第2スト
ア領域Sを有する第2記憶回路24と、 (c3) 伝送線lを介する送信回路14から伝
送されてきた子器アドレスデータK1が、ア
ドレス設定回路27に設定されているアドレ
スと一致したとき、その子器アドレスデータ
K1に接続するチヤネルデータK2に対応する
第2記憶回路24の第2ストア領域Sに、チ
ヤネルデータK2に後続する表示データK3を
与えてストアする受信手段22と、 (c4) 表示すべきチヤネルに対応する第2記
憶回路24の第2ストア領域Sの表示すべき
チヤネルを、予め定める時間毎に順次的に選
択する第2表示チヤネル選択回路28と、 (c5) 第2表示チヤネル選択回路28によつ
て選択されたチヤネルに対応する第2記憶回
路24の第2ストア領域Sにストアされてい
る表示データK3の複数のコードデータを1
つずつ順番に選択するカウンタ28と、 (c6) 目視表示を行う表示手段25と、 (c7) 表示データK3に対応するキヤラクタ
を表示手段25によつて表示するためのキヤ
ラクタデータをストアする第2キヤラクタジ
エネレータ30と、 (c8) 第2記憶回路24の第2ストア領域S
にストアされて、カウンタ29によつて選択
された表示データK3のコードデータに応答
して、第2キヤラクタジエネレータ30から
のキヤラクタデータを読出して表示手段25
に与えて表示させる第2表示データ作成手段
26とを含み、 (d) 親器Cはまた、子器Mに表示データを伝送中
に、表示データとして選択されたチヤネルを表
すチヤネルデータK2と、送信データ作成回路
16で子器アドレス選択回路20によつて選択
された子器アドレスデータK1とをモニタ13
によつて表示することを特徴とする表示装置。
[Claims for Utility Model Registration] (a) A parent device C and a plurality of slave devices M are connected via a common transmission line l, (b) The parent device C is connected to (b1) a plurality of channels to be transmitted. (b2) a first storage circuit 1 having a first storage area T that stores display data for each channel from the data creation circuit 11 for each channel;
2, (b3) a monitor 13 for displaying, (b4) a transmission channel selection circuit 21 for selecting a channel of data to be transmitted, and (b5) a slave unit for selecting a predetermined address for each slave unit M. Address selection circuit 20, (b6) Transmission circuit 14 that sends transmission data to transmission line l, (b7) Child device address data K1 selected by child device address selection circuit 20, and transmission channel selection circuit 21. channel data K2 representing the channel selected by
Multiple display data read from store area T
K3 as one transmission data unit to the transmission circuit 14 to transmit the transmission data to the transmission line l; (b8) a first circuit for selecting a channel to be displayed;
a display channel selection circuit 18; (b9) a first character generator 19 that stores character data for displaying a character corresponding to display data K3 on the monitor 13; and (b10) a first display channel selection. In response to the output of the circuit 18, a plurality of display data K3 stored in the first storage area T of the channel selected by the first display channel selection circuit 18 of the first storage circuit 12 is read out; The first character generator 19 reads character data corresponding to the displayed display data K3 and supplies it to the monitor 13 for display.
(c) Each slave device M includes: (c1) an address setting circuit 27 for each slave device M; and (c2) stores each display data K3 as a plurality of code data for each channel. (c3) The slave device address data K1 transmitted from the transmitting circuit 14 via the transmission line l matches the address set in the address setting circuit 27. When the slave device address data
(c4) receiving means 22 for giving display data K3 subsequent to channel data K2 and storing it in a second storage area S of the second storage circuit 24 corresponding to channel data K2 connected to K1; a second display channel selection circuit 28 that sequentially selects channels to be displayed in the second storage area S of the corresponding second storage circuit 24 at predetermined time intervals; (c5) a second display channel selection circuit 28; Therefore, the plurality of code data of the display data K3 stored in the second storage area S of the second storage circuit 24 corresponding to the selected channel are
(c6) a display means 25 for visual display; (c7) a counter 28 for storing character data for displaying the character corresponding to the display data K3 by the display means 25. 2-character generator 30 and (c8) the second storage area S of the second storage circuit 24
In response to the code data of display data K3 stored in and selected by the counter 29, the character data from the second character generator 30 is read out and displayed in the display means
(d) The parent unit C also generates channel data K2 representing the channel selected as display data while transmitting the display data to the slave unit M; The transmission data creation circuit 16 monitors 13 the slave address data K1 selected by the slave address selection circuit 20.
A display device characterized by displaying information by.
JP1986044273U 1986-03-25 1986-03-25 Expired JPH0449721Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986044273U JPH0449721Y2 (en) 1986-03-25 1986-03-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986044273U JPH0449721Y2 (en) 1986-03-25 1986-03-25

Publications (2)

Publication Number Publication Date
JPS62158556U JPS62158556U (en) 1987-10-08
JPH0449721Y2 true JPH0449721Y2 (en) 1992-11-24

Family

ID=30861924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986044273U Expired JPH0449721Y2 (en) 1986-03-25 1986-03-25

Country Status (1)

Country Link
JP (1) JPH0449721Y2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5960634A (en) * 1982-09-30 1984-04-06 Toshiba Corp System for transmitting display data
JPS59135541A (en) * 1983-01-24 1984-08-03 Hitachi Ltd Crt terminal device
JPS60254226A (en) * 1984-05-31 1985-12-14 Nippon Board Computer Kk Multi-crt picture display method

Also Published As

Publication number Publication date
JPS62158556U (en) 1987-10-08

Similar Documents

Publication Publication Date Title
JP3320657B2 (en) I2C bus circuit and bus control method
JPS5951071B2 (en) memory protection circuit
JPH0449721Y2 (en)
JPS62207033A (en) Power line carrier communication equipment
GB1499010A (en) Transmission of digital information signals together with a preceding address signal
JPH0450681Y2 (en)
JPH0540552Y2 (en)
JPH0715253Y2 (en) Terminal for pattern setting
KR950004947B1 (en) Message storing system in dual recording devices
JP2850339B2 (en) Remote monitoring and control terminal
JPS6115440A (en) Data collecting system
JPS6247019B2 (en)
JPS6129242A (en) Communication control equipment
JPH0426730B2 (en)
JP2530361B2 (en) Terminal equipment interface equipment
JPH0646131Y2 (en) Switching device
JPH02131647A (en) Home bus system and its terminal equipment
JPH0389756A (en) Alarm step setting system
JPH0775348B2 (en) Communication error detection device
JPH0746807B2 (en) Time division multiplex transmission system
JPS5977790A (en) Key telephone interface device
JPH04123692A (en) Interruption processing system for time division multiplex transmission system
JPS61228552A (en) Polling method
JPH01140892A (en) Remote control system
JPS62272739A (en) Station data setting device for electronic exchange or the like