JPH0449791B2 - - Google Patents
Info
- Publication number
- JPH0449791B2 JPH0449791B2 JP58000662A JP66283A JPH0449791B2 JP H0449791 B2 JPH0449791 B2 JP H0449791B2 JP 58000662 A JP58000662 A JP 58000662A JP 66283 A JP66283 A JP 66283A JP H0449791 B2 JPH0449791 B2 JP H0449791B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- current blocking
- semiconductor
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
本発明は、光通信等に用いる半導体レーザに関
し、特に活性層への電流の閉じ込めを改善して、
高出力動作を可能にした半導体レーザに関する。
帯状の活性層を、それよりも屈折率が小さく禁制
帯幅の大きな半導体層で囲んだ埋め込みヘテロ構
造半導体レーザ（以下BH LDと略す）は、低い
発振しきい値、安定な発振横モード等のために、
光通信や光情報処理用の光源として実用化されよ
うとしている。このBH LDにおいて良好な特性
を実現するためには、活性層への電流を効果的に
集中して流す必要があり、各種の電流ブロツク構
造が考案されている。その一例として第１図に、
本願の発明者らが考案した二重チヤンネル型プレ
ーナBH LD（以下DC−PBH LDと略す）の断面
図を示す。これは平坦なInP基板１上にｎ−InP
バツフア層２、InGaAsP活性層３、ｐ−InPクラ
ツド層４を成長させた二重ヘテロ構造（DH）基
板に、２本の平行な溝１０，１１を形成し、それ
によつて帯状活性層２０を形成し、その後、再び
結晶成長を行ない、ｐ−InP電流閉じ込め層５、
ｐ−InP電流閉じ込め層６、ｐ−InP埋め込み層
７、ｐ−InGaAsPコンタクト層８を順次形成し、
ｐ側およびｎ側の電極３０，３１を形成したもの
である。このDC−PBH LDにおいては、２本の
溝１０，１１の外側に、ｐ−ｎ−ｐ−ｎの層構造
を持つ電流ブロツク構造が形成されている。この
構造中にはもとのDHウエハーのInGaAsP活性層
３が電流阻止層２１，２２として残されており、
これが電流集中に有効に働くことが確かめられて
いる。すなわち、DC−PBH LDではｐ−ｎ−ｐ
−ｎのサイリスタ構造を構成する２種のトランジ
スタのうち、利得の高いｎ−ｐ−ｎトランジスタ
のｐ−InPベースとｎ−InPエミツタの間に、そ
れらより禁制帯幅の小さいInGaAsP電流阻止層
が挾まれており、これによつてこのトランジスタ
のキヤリア転送効率が大幅に低下し、したがつて
このｎ−ｐ−ｎトラジスタの利得が下がる。その
結果、ｐ−ｎ−ｐ−ｎサイリスタ構造はターン・
オンしにくくなり、電流が有効に活性領域へ集中
する。一般に、半導体レーザの活性層の厚さは、
低しきい値、低垂直放射角等を実現するためにか
なり薄く形成される。例えば、従来のDC−PBH
LDでは0.1μｍ程度にとられている。従来のDC−
PBH LDでは電流ブロツク構造中に活性層と同
じ組成、同じ厚さの電流阻止層が形成されるため
に、電流阻止層の厚さは有効な電流閉じ込めを実
現するために不十分で、そのため高注入励起レベ
ルでこのｐ−ｎ−ｐ−ｎサイリスタがターン・オ
ンしてしまうことが多く、高出力動作がやや困難
であつた。
し、特に活性層への電流の閉じ込めを改善して、
高出力動作を可能にした半導体レーザに関する。
帯状の活性層を、それよりも屈折率が小さく禁制
帯幅の大きな半導体層で囲んだ埋め込みヘテロ構
造半導体レーザ（以下BH LDと略す）は、低い
発振しきい値、安定な発振横モード等のために、
光通信や光情報処理用の光源として実用化されよ
うとしている。このBH LDにおいて良好な特性
を実現するためには、活性層への電流を効果的に
集中して流す必要があり、各種の電流ブロツク構
造が考案されている。その一例として第１図に、
本願の発明者らが考案した二重チヤンネル型プレ
ーナBH LD（以下DC−PBH LDと略す）の断面
図を示す。これは平坦なInP基板１上にｎ−InP
バツフア層２、InGaAsP活性層３、ｐ−InPクラ
ツド層４を成長させた二重ヘテロ構造（DH）基
板に、２本の平行な溝１０，１１を形成し、それ
によつて帯状活性層２０を形成し、その後、再び
結晶成長を行ない、ｐ−InP電流閉じ込め層５、
ｐ−InP電流閉じ込め層６、ｐ−InP埋め込み層
７、ｐ−InGaAsPコンタクト層８を順次形成し、
ｐ側およびｎ側の電極３０，３１を形成したもの
である。このDC−PBH LDにおいては、２本の
溝１０，１１の外側に、ｐ−ｎ−ｐ−ｎの層構造
を持つ電流ブロツク構造が形成されている。この
構造中にはもとのDHウエハーのInGaAsP活性層
３が電流阻止層２１，２２として残されており、
これが電流集中に有効に働くことが確かめられて
いる。すなわち、DC−PBH LDではｐ−ｎ−ｐ
−ｎのサイリスタ構造を構成する２種のトランジ
スタのうち、利得の高いｎ−ｐ−ｎトランジスタ
のｐ−InPベースとｎ−InPエミツタの間に、そ
れらより禁制帯幅の小さいInGaAsP電流阻止層
が挾まれており、これによつてこのトランジスタ
のキヤリア転送効率が大幅に低下し、したがつて
このｎ−ｐ−ｎトラジスタの利得が下がる。その
結果、ｐ−ｎ−ｐ−ｎサイリスタ構造はターン・
オンしにくくなり、電流が有効に活性領域へ集中
する。一般に、半導体レーザの活性層の厚さは、
低しきい値、低垂直放射角等を実現するためにか
なり薄く形成される。例えば、従来のDC−PBH
LDでは0.1μｍ程度にとられている。従来のDC−
PBH LDでは電流ブロツク構造中に活性層と同
じ組成、同じ厚さの電流阻止層が形成されるため
に、電流阻止層の厚さは有効な電流閉じ込めを実
現するために不十分で、そのため高注入励起レベ
ルでこのｐ−ｎ−ｐ−ｎサイリスタがターン・オ
ンしてしまうことが多く、高出力動作がやや困難
であつた。
本発明の半導体レーザは、帯状の活性層と、こ
の活性層より屈折率が小さく禁制帯幅が大きくこ
の活性層の少なくとも長手方向の両側及び上下面
を囲む半導体層と、前記活性層の両側を囲む前記
半導体層の前記長手方向外側に接して形成してあ
るpnpn電流ブロツク構造の多層半導体層とを有
し、前記pnpn電流ブロツク構造多層半導体層の
１つのpn接合部に、前記活性層と同一の過程で
形成され、かつ前記活性層よりも膜厚が厚い電流
阻止層が形成されていることを特徴とする。
の活性層より屈折率が小さく禁制帯幅が大きくこ
の活性層の少なくとも長手方向の両側及び上下面
を囲む半導体層と、前記活性層の両側を囲む前記
半導体層の前記長手方向外側に接して形成してあ
るpnpn電流ブロツク構造の多層半導体層とを有
し、前記pnpn電流ブロツク構造多層半導体層の
１つのpn接合部に、前記活性層と同一の過程で
形成され、かつ前記活性層よりも膜厚が厚い電流
阻止層が形成されていることを特徴とする。
または上記の半導体レーザにおいて、前記各半
導体層が形成してある基板の底面と前記活性層と
の距離はその底面と前記電流阻止層との距離より
大きいことを特徴とする。
導体層が形成してある基板の底面と前記活性層と
の距離はその底面と前記電流阻止層との距離より
大きいことを特徴とする。
以下図面を参照して本発明を詳しく説明する。
第２図は本発明の望ましい実施例の断面図、第３
図ａ，ｂ及びｃはその実施例の製作工程における
３つの段階を示す断面図である。この実施例では
電流阻止層２１，２２は、帯状活性層２０よりも
厚くなつており、高注入励起レベルにおいてもｐ
−ｎ−ｐ−ｎサイリスタはターン・オンせず、有
効な電流閉じ込めが行なわれることが確かめら
れ、従来のDC−PBH LDよりも高出力動作が可
能であつた。この実施例の製造方法を第３図ａ，
ｂ及びｃをもとに説明する。
第２図は本発明の望ましい実施例の断面図、第３
図ａ，ｂ及びｃはその実施例の製作工程における
３つの段階を示す断面図である。この実施例では
電流阻止層２１，２２は、帯状活性層２０よりも
厚くなつており、高注入励起レベルにおいてもｐ
−ｎ−ｐ−ｎサイリスタはターン・オンせず、有
効な電流閉じ込めが行なわれることが確かめら
れ、従来のDC−PBH LDよりも高出力動作が可
能であつた。この実施例の製造方法を第３図ａ，
ｂ及びｃをもとに説明する。
まず、（001）InP基板１に、フオトリソグラフ
イ法と塩酸系のエツチヤントによる化学エツチン
グ法とにより、上部の幅約5μｍ、高さ1μｍで、＜
110＞方位のメサストライプ４０を形成する。次
いで、液相成長法により、この基板１上にｎ−
InPバツフア層２、InGaAsP活性層３、ｐ−InP
クラツド層４を順次成長させ、二重ヘテロ構造結
晶４１を作る。ｎ−InPバツフア層２およびｐ−
InPクラツド層４の成長は過飽和度を約８℃とつ
たスーパークーリング法で、活性層３の成長は溶
液中にInPの結晶が溶けきれずに浮んでいるいわ
ゆる二相溶液法で行なつた。層２，３，４の厚さ
は、メサストライプ４０以外の部分でそれぞれ
2μｍ、0.3μｍ、1μｍとなるようにした。このと
き、メサストライプ４０の上面では、層２，３，
４の厚さは、それぞれ、1.5μｍ、0.1μｍ、0.7μｍ
となつた。すなわち、過飽和度が比較的小さい二
相溶液法で成長する場合、メサストライプの上の
成長速度はそれ以外の平坦部での成長速度よりも
著しく小さくなる。本実施例で、この性質を利用
して、厚さの異なるInGaAsP層を一回の結晶成
長過程で作製した。このとき、帯状活性層２０と
なる部分はメサストライプ４０の上に形成される
ので、電流阻止層２１，２２となる部分よりも基
板１から遠い位置に形成されている。
イ法と塩酸系のエツチヤントによる化学エツチン
グ法とにより、上部の幅約5μｍ、高さ1μｍで、＜
110＞方位のメサストライプ４０を形成する。次
いで、液相成長法により、この基板１上にｎ−
InPバツフア層２、InGaAsP活性層３、ｐ−InP
クラツド層４を順次成長させ、二重ヘテロ構造結
晶４１を作る。ｎ−InPバツフア層２およびｐ−
InPクラツド層４の成長は過飽和度を約８℃とつ
たスーパークーリング法で、活性層３の成長は溶
液中にInPの結晶が溶けきれずに浮んでいるいわ
ゆる二相溶液法で行なつた。層２，３，４の厚さ
は、メサストライプ４０以外の部分でそれぞれ
2μｍ、0.3μｍ、1μｍとなるようにした。このと
き、メサストライプ４０の上面では、層２，３，
４の厚さは、それぞれ、1.5μｍ、0.1μｍ、0.7μｍ
となつた。すなわち、過飽和度が比較的小さい二
相溶液法で成長する場合、メサストライプの上の
成長速度はそれ以外の平坦部での成長速度よりも
著しく小さくなる。本実施例で、この性質を利用
して、厚さの異なるInGaAsP層を一回の結晶成
長過程で作製した。このとき、帯状活性層２０と
なる部分はメサストライプ４０の上に形成される
ので、電流阻止層２１，２２となる部分よりも基
板１から遠い位置に形成されている。
次に、やはり、フオトリソグラフイ法と、ブロ
ム・メタノールエツチヤントを用いた化学エツチ
ング法とを用いて、前述の二重ヘテロ構造結晶４
１に２本の平行な溝１０，１１を形成する。この
とき、第３図ｃに点線で示したエツチング前の結
晶４１表面の形状と、エツチング後の溝１０，１
１との位置関係を定める。すなわち、２本の溝１
０，１１に挾まれた帯状活性層２０を含む活性層
メサストライプ２３は、もとのメサストライプ４
０部分のほぼ中央に来るように、しかも２本の溝
１０，１１は、二重ヘテロ構造結晶４１のメサス
トライプ４０以外の部分にまで届くようにする。
この後、再び結晶成長炉に入れ、ｐ−InPおよび
ｎ−InPの電流閉じ込め層５，６、ｐ−InP埋め
込み層７、ｐ−InGaAsPコンタクト層８を順次
に二相溶液法で成長する。このとき、各層の成長
時間を適切に設定することにより、前二者５，６
は活性層メサストライプ２３の上面には成長せ
ず、後二者７，８は結晶表面全体にわつてて成長
させることが可能である。層５，６，７，８の厚
さは、平坦部でそれぞれ0.5μｍ、0.5μｍ、1.5μｍ、
0.7μｍとした。これに続いて成長表面にｐ側電極
３０、基板１を研磨で薄くした後ｎ柄電極３１を
蒸着して合金化し、へき開、スクライビング等で
ペレツトに切り出して第２図に断面を示したよう
な素子の製作が完了する。第４図は、本発明の実
施例のパルス電流−光出力特性と、従来のDC−
PBH LDのパルス電流−光出力特性の一例を示
す。本発明の実施例の光出力は曲線５０で示され
るように、片面からの光出力150ｍＷ以上が得ら
れているのに対して、第１図の従来素子の特性は
曲線５１で示されるように、約100ｍＷで出力飽
和が激しくなり、これ以上の高出力動作は不可能
である。これは、本発明の実施例では、電流ブロ
ツク構造中の電流阻止層２１，２２の厚さが、従
来のものよりも厚いために、このｐ−ｎ−ｐ−ｎ
サイリスタ構造がより高い励起レベルまでター
ン・オンすることがなくなつたために、高注入励
起状態でも帯状活性層２０以外へ流れるもれ電流
が大幅に減少したためである。本発明では、メサ
ストライプ基板上に二重ヘテロ構造を形成するこ
とにより、帯状活性層２０と電流阻止層２１，２
２を同時に、しかも前者を良好な横モード安定
性、低しきい値が得られるように十分に薄くし、
かつ後者を厚く形成することを可能にしているの
で、従来のBH LDとほぼ同程度の工数で高出力
特性が大幅に改善されたBH LDが実現できた。
ム・メタノールエツチヤントを用いた化学エツチ
ング法とを用いて、前述の二重ヘテロ構造結晶４
１に２本の平行な溝１０，１１を形成する。この
とき、第３図ｃに点線で示したエツチング前の結
晶４１表面の形状と、エツチング後の溝１０，１
１との位置関係を定める。すなわち、２本の溝１
０，１１に挾まれた帯状活性層２０を含む活性層
メサストライプ２３は、もとのメサストライプ４
０部分のほぼ中央に来るように、しかも２本の溝
１０，１１は、二重ヘテロ構造結晶４１のメサス
トライプ４０以外の部分にまで届くようにする。
この後、再び結晶成長炉に入れ、ｐ−InPおよび
ｎ−InPの電流閉じ込め層５，６、ｐ−InP埋め
込み層７、ｐ−InGaAsPコンタクト層８を順次
に二相溶液法で成長する。このとき、各層の成長
時間を適切に設定することにより、前二者５，６
は活性層メサストライプ２３の上面には成長せ
ず、後二者７，８は結晶表面全体にわつてて成長
させることが可能である。層５，６，７，８の厚
さは、平坦部でそれぞれ0.5μｍ、0.5μｍ、1.5μｍ、
0.7μｍとした。これに続いて成長表面にｐ側電極
３０、基板１を研磨で薄くした後ｎ柄電極３１を
蒸着して合金化し、へき開、スクライビング等で
ペレツトに切り出して第２図に断面を示したよう
な素子の製作が完了する。第４図は、本発明の実
施例のパルス電流−光出力特性と、従来のDC−
PBH LDのパルス電流−光出力特性の一例を示
す。本発明の実施例の光出力は曲線５０で示され
るように、片面からの光出力150ｍＷ以上が得ら
れているのに対して、第１図の従来素子の特性は
曲線５１で示されるように、約100ｍＷで出力飽
和が激しくなり、これ以上の高出力動作は不可能
である。これは、本発明の実施例では、電流ブロ
ツク構造中の電流阻止層２１，２２の厚さが、従
来のものよりも厚いために、このｐ−ｎ−ｐ−ｎ
サイリスタ構造がより高い励起レベルまでター
ン・オンすることがなくなつたために、高注入励
起状態でも帯状活性層２０以外へ流れるもれ電流
が大幅に減少したためである。本発明では、メサ
ストライプ基板上に二重ヘテロ構造を形成するこ
とにより、帯状活性層２０と電流阻止層２１，２
２を同時に、しかも前者を良好な横モード安定
性、低しきい値が得られるように十分に薄くし、
かつ後者を厚く形成することを可能にしているの
で、従来のBH LDとほぼ同程度の工数で高出力
特性が大幅に改善されたBH LDが実現できた。
以上詳述したように、本発明によれば、高注入
励起レベルでも電流閉じ込め機能が有効に働き、
高出力動作が可能な半導体レーザが提供できる。
励起レベルでも電流閉じ込め機能が有効に働き、
高出力動作が可能な半導体レーザが提供できる。
第１図は従来の埋め込み構造半導体レーザの断
面図、第２図は本発明の望ましい実施例の断面
図、第３図ａ，ｂ及びｃはこの実施例の製造工程
の３つの段階における結晶をそれぞれ示す断面
図、第４図はパルス電流−光出力特性図である。 １……基板、２……バツフア層、３……活性
層、４……クラツド層、５，６……電流閉じ込め
層、７……埋め込み層、８……コンタクト層、１
０，１１……溝、２０……帯状活性層、２１，２
２……電流阻止層、２３……活性層メサストライ
プ、３０，３１……電極、４０……メサストライ
プ、４１……二重ヘテロ構造結晶。
面図、第２図は本発明の望ましい実施例の断面
図、第３図ａ，ｂ及びｃはこの実施例の製造工程
の３つの段階における結晶をそれぞれ示す断面
図、第４図はパルス電流−光出力特性図である。 １……基板、２……バツフア層、３……活性
層、４……クラツド層、５，６……電流閉じ込め
層、７……埋め込み層、８……コンタクト層、１
０，１１……溝、２０……帯状活性層、２１，２
２……電流阻止層、２３……活性層メサストライ
プ、３０，３１……電極、４０……メサストライ
プ、４１……二重ヘテロ構造結晶。
Claims (1)
- 【特許請求の範囲】 １ 帯状の活性層と、この活性層より屈折率が小
さく禁制帯幅が大きくこの活性層の少なくとも長
手方向の両側及び上下面を囲む半導体層と、前記
活性層の両側を囲む前記半導体層の前記長手方向
外側に接して形成してあるpnpn電流ブロツク構
造の多層半導体層とを有し、前記pnpn電流ブロ
ツク構造多層半導体層の１つのpn接合部に、前
記活性層と同一の過程で形成され、かつ前記活性
層よりも膜厚が厚い電流阻止層が形成されている
ことを特徴とする半導体レーザ。 ２ 前項記載の半導体レーザにおいて、前記各半
導体層が形成してある基板の底面と前記活性層と
の距離はその底面と前記電流阻止層との距離より
大きいことを特徴とする特許請求の範囲第１項記
載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP66283A JPS59125686A (ja) | 1983-01-06 | 1983-01-06 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP66283A JPS59125686A (ja) | 1983-01-06 | 1983-01-06 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125686A JPS59125686A (ja) | 1984-07-20 |
| JPH0449791B2 true JPH0449791B2 (ja) | 1992-08-12 |
Family
ID=11479932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP66283A Granted JPS59125686A (ja) | 1983-01-06 | 1983-01-06 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125686A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230078A (ja) * | 1986-03-31 | 1987-10-08 | Nec Corp | 埋込み型半導体レ−ザ素子 |
| JPS63215090A (ja) * | 1987-03-04 | 1988-09-07 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712580A (en) * | 1980-06-26 | 1982-01-22 | Nec Corp | Manufacture of semiconductor light-emitting device |
-
1983
- 1983-01-06 JP JP66283A patent/JPS59125686A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125686A (ja) | 1984-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| JP3098582B2 (ja) | 半導体発光素子 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS59125686A (ja) | 半導体レ−ザ | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JPS6358390B2 (ja) | ||
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2000183458A (ja) | 半導体素子及びその製造方法 | |
| JPS61253882A (ja) | 半導体レ−ザ装置 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS641072B2 (ja) | ||
| JP2538258B2 (ja) | 半導体レ―ザ | |
| JPS63129683A (ja) | 埋め込み構造半導体レ−ザの製造方法 | |
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JPH0410705Y2 (ja) | ||
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS5864084A (ja) | 半導体レ−ザ | |
| JPS6042885A (ja) | 半導体レ−ザ装置 | |
| JPH07162078A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH02181491A (ja) | 半導体発光装置 | |
| JPH0377675B2 (ja) | ||
| JPS61166191A (ja) | 半導体レ−ザ | |
| JPH0680861B2 (ja) | 半導体発光装置の製造方法 | |
| JPH0231481A (ja) | 埋込み型半導体レーザの製造方法 |