JPH0449829B2 - - Google Patents
Info
- Publication number
- JPH0449829B2 JPH0449829B2 JP60014754A JP1475485A JPH0449829B2 JP H0449829 B2 JPH0449829 B2 JP H0449829B2 JP 60014754 A JP60014754 A JP 60014754A JP 1475485 A JP1475485 A JP 1475485A JP H0449829 B2 JPH0449829 B2 JP H0449829B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- cpu
- control unit
- retransmission
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Transmission Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明はフアクシミリ通信の方式に関し、特に
原稿の画情報を蓄積する機能を有し、通信中に異
常が発生して、その呼が復旧または切断された場
合に自動的に再送する機能を有するフアクシミリ
装置に関する。
原稿の画情報を蓄積する機能を有し、通信中に異
常が発生して、その呼が復旧または切断された場
合に自動的に再送する機能を有するフアクシミリ
装置に関する。
（従来の技術）
原稿の画情報を蓄積する機能をもたないフアク
シミリ装置では、何らかの原因で通信異常とな
り、呼が復旧または切断した場合、すなわちフア
クシミリ手順の進行中に制御信号の受信待期時間
のタイムアウト、アラーム呼出し、電話連絡等に
より呼復旧があつたときあるいは手順中断信号に
より呼が中断した場合、操作者がもう一度通信異
常となつた原稿から、走査しなければならなかつ
た。一方原稿の画情報を蓄積し、その後送信する
機能を有するフアクシミリ装置では、通信異常が
発生して呼が復旧または切断した場合には、原稿
の再度走査は必要ではなく、呼が切断または復旧
してから一定の時間をおいて自動的に再送を行う
とができる。この種のフアクシミリ装置は相手装
置がビジイ状態であることによる回線切断または
回線品質の短時間の劣化による回線切断に対して
は有効である。しかしながら再送する装置と相手
先の受信装置の通信機能が異なり両装置間の通信
が不可能な場合、すなわち、交信性が無い場合、
再送は無意味なものとなり、装置と実質の稼働率
を低下させると共に通信回線の効率を低下させる
という問題があつた。
シミリ装置では、何らかの原因で通信異常とな
り、呼が復旧または切断した場合、すなわちフア
クシミリ手順の進行中に制御信号の受信待期時間
のタイムアウト、アラーム呼出し、電話連絡等に
より呼復旧があつたときあるいは手順中断信号に
より呼が中断した場合、操作者がもう一度通信異
常となつた原稿から、走査しなければならなかつ
た。一方原稿の画情報を蓄積し、その後送信する
機能を有するフアクシミリ装置では、通信異常が
発生して呼が復旧または切断した場合には、原稿
の再度走査は必要ではなく、呼が切断または復旧
してから一定の時間をおいて自動的に再送を行う
とができる。この種のフアクシミリ装置は相手装
置がビジイ状態であることによる回線切断または
回線品質の短時間の劣化による回線切断に対して
は有効である。しかしながら再送する装置と相手
先の受信装置の通信機能が異なり両装置間の通信
が不可能な場合、すなわち、交信性が無い場合、
再送は無意味なものとなり、装置と実質の稼働率
を低下させると共に通信回線の効率を低下させる
という問題があつた。
（発明の目的）
本発明の相手装置との能力識別フエーズにおい
て交信性なしの要因で通信を復旧した場合、自動
再送を行なわないようにする自動再送方式を取る
ことにより、上記欠点を解決するものである。
て交信性なしの要因で通信を復旧した場合、自動
再送を行なわないようにする自動再送方式を取る
ことにより、上記欠点を解決するものである。
（発明の目的を達成する手段）
本発明は送信時、通信異常で呼が復旧または切
断された場合に、自動的に再送する機能を有する
フアクシミリ装置において、相手受信装置の機能
識別信号を受信し交信性無しが原因で呼が切断し
た場合は再送を行なわないことを特徴とする再送
方式をとることにより上記欠点を解決するもので
ある。
断された場合に、自動的に再送する機能を有する
フアクシミリ装置において、相手受信装置の機能
識別信号を受信し交信性無しが原因で呼が切断し
た場合は再送を行なわないことを特徴とする再送
方式をとることにより上記欠点を解決するもので
ある。
（実施例）
次に本発明の実施例について図面に参照して説
明する。
明する。
第１図は本発明の再送方式を適用したCCITT
勧告のＧ規格フアクシミリ装置の通信制御部と
再送制御部のブロツク図である。
勧告のＧ規格フアクシミリ装置の通信制御部と
再送制御部のブロツク図である。
図において、１は再送制御部を制御する汎用の
８ビツトCPU、２はCPC１の制御プログラムが
格納されるリードオンリメモリ（ROM）、３は
CPU１のワーキングストレージ用ランダムアク
セスメモリ（RAM）である。４はタイマ用LSI
で１チツプあたり３チヤンネルのタイマを有す
る。５は汎用の並列入出力用LSI（PIO）で共有メ
モリ６の制御および通信制御部のCPU７とのハ
ンドシエーク通信に用いている。再送制御部はこ
れらCPU１，ROM２，RAM３，タイマ４およ
び並列入出力用LSI５を含む。
８ビツトCPU、２はCPC１の制御プログラムが
格納されるリードオンリメモリ（ROM）、３は
CPU１のワーキングストレージ用ランダムアク
セスメモリ（RAM）である。４はタイマ用LSI
で１チツプあたり３チヤンネルのタイマを有す
る。５は汎用の並列入出力用LSI（PIO）で共有メ
モリ６の制御および通信制御部のCPU７とのハ
ンドシエーク通信に用いている。再送制御部はこ
れらCPU１，ROM２，RAM３，タイマ４およ
び並列入出力用LSI５を含む。
通信制御部は、汎用の８ビツトCPU７とCPU
７の制御プログラムが格納されるROM８と、
CPU７のワーキングストレージ用のRAM９と、
共有メモリ６の制御および通信制御部のCPU７
とのハンドシエーク通信を行う汎用の並列入出力
用LSI１０（Ｐ１０）とを含む。
７の制御プログラムが格納されるROM８と、
CPU７のワーキングストレージ用のRAM９と、
共有メモリ６の制御および通信制御部のCPU７
とのハンドシエーク通信を行う汎用の並列入出力
用LSI１０（Ｐ１０）とを含む。
６は再送制御部のCPU１と通信制御部のCPU
７両者の共有メモリである。再送制御部と通信制
御部との情報のやり取りはこの共有メモリを介し
て行なわれる。この共有メモリは並列入出力用
LSI５，１０からの共有メモリ制御信号によつ
て、CPU１，CPU７のどちらか一方の内部デー
タバスと接続される。また並列入出力LSI５，１
０のハンドシエーク信号によつて、書込み終了、
読込み終了の情報を相手にCPUに送る。たとえ
ばCRU１からCPU７に指令を転送する場合、
CPU７の読込み終了を確認し、CPU１側の共有
メモリ制御信号を用いて共有メモリをCPU１の
内部データバストと接続しデータを書き込み、そ
の後書込み終了をCPU７に送る。CPU７はこれ
を受けてCPU７側の共有メモリ制御信号を用い
て共有メモリをCPU７の内部データバスと接続
しデータを読込みその後読込み終了をCPU１に
送る。このようにしてCPU１からCPU７へ指令
を転送している。CPU７からCPU１への応答の
転送もCPU１からCPU７への転送と同様にして
送られる。
７両者の共有メモリである。再送制御部と通信制
御部との情報のやり取りはこの共有メモリを介し
て行なわれる。この共有メモリは並列入出力用
LSI５，１０からの共有メモリ制御信号によつ
て、CPU１，CPU７のどちらか一方の内部デー
タバスと接続される。また並列入出力LSI５，１
０のハンドシエーク信号によつて、書込み終了、
読込み終了の情報を相手にCPUに送る。たとえ
ばCRU１からCPU７に指令を転送する場合、
CPU７の読込み終了を確認し、CPU１側の共有
メモリ制御信号を用いて共有メモリをCPU１の
内部データバストと接続しデータを書き込み、そ
の後書込み終了をCPU７に送る。CPU７はこれ
を受けてCPU７側の共有メモリ制御信号を用い
て共有メモリをCPU７の内部データバスと接続
しデータを読込みその後読込み終了をCPU１に
送る。このようにしてCPU１からCPU７へ指令
を転送している。CPU７からCPU１への応答の
転送もCPU１からCPU７への転送と同様にして
送られる。
１１は磁気DISK装置１５との画信号データの
やり取りに用いられる送受信バツフアで、その画
信号データのやり取りは、１０Ｋバイト単位のダ
イレクトメモリアクセス（DMA）転送で行な
う。前記DMA転送および通信プロトコル制御部
１３と送受信バツフア１１との画信号データの
DMA転送は、DMA転送制御用LSI１２で行なわ
れる。通信プロトコル制御部１３はCCITT勧告
Ｔ３０に規定されるバイナリ命令のフレーミン
グ、フレームチエツクシーケンス（FCS）エラー
の検出、モデムの制御、画信号データ送受信など
を行なう。１４はタイマ４と同じ３チヤンネルタ
イマで、これは主として被呼局識別／呼び出し
（CED／CNG）信号の送信、Ｔ３０バイナリ手順
におけるタイマとして用いている。デイスク制御
部およびデイスク装置１５では走査され送信され
る原稿の画情報を格納する。
やり取りに用いられる送受信バツフアで、その画
信号データのやり取りは、１０Ｋバイト単位のダ
イレクトメモリアクセス（DMA）転送で行な
う。前記DMA転送および通信プロトコル制御部
１３と送受信バツフア１１との画信号データの
DMA転送は、DMA転送制御用LSI１２で行なわ
れる。通信プロトコル制御部１３はCCITT勧告
Ｔ３０に規定されるバイナリ命令のフレーミン
グ、フレームチエツクシーケンス（FCS）エラー
の検出、モデムの制御、画信号データ送受信など
を行なう。１４はタイマ４と同じ３チヤンネルタ
イマで、これは主として被呼局識別／呼び出し
（CED／CNG）信号の送信、Ｔ３０バイナリ手順
におけるタイマとして用いている。デイスク制御
部およびデイスク装置１５では走査され送信され
る原稿の画情報を格納する。
次に原稿送信時の各部の動作を第２図と合わせ
て説明する。
て説明する。
第２図は第１図に示す装置のフアクシミリ呼の
動作を示すフローチヤートである、最初、送信開
始状態１６では相手受信装置に送信する全原稿を
走査しデイスク装置１５に格納する。再相制御部
は外部から発呼の指令を受けると、CPU１が共
有メモリ６を介し発呼要求の指令を通信制御部に
転送する（１７）。CPU７はこれを受けて通信プ
ロトコル制御部１３、タイマ１４によつてリンガ
ーを発信し呼び出し（CNG）信号を送信１７す
る。相手受信装置から被呼局識別（CED）信号
を受信１９し、さらにデイジタル識別信号
（DIS）信号を受信２０すると、CPU７はその内
容により交信性の有無を判断する（２１）。
動作を示すフローチヤートである、最初、送信開
始状態１６では相手受信装置に送信する全原稿を
走査しデイスク装置１５に格納する。再相制御部
は外部から発呼の指令を受けると、CPU１が共
有メモリ６を介し発呼要求の指令を通信制御部に
転送する（１７）。CPU７はこれを受けて通信プ
ロトコル制御部１３、タイマ１４によつてリンガ
ーを発信し呼び出し（CNG）信号を送信１７す
る。相手受信装置から被呼局識別（CED）信号
を受信１９し、さらにデイジタル識別信号
（DIS）信号を受信２０すると、CPU７はその内
容により交信性の有無を判断する（２１）。
交信性有りなら共有メモリ６を介して再送制御
部のCPU１に、交信性の有りの情報を含むフエ
ーズＡ（呼設定のフエーズ）終了の応答を発呼要
求と指令に対して返送する（２２）。再送制御御
のCPU１が交信性有りの応答を受信すると、デ
イスク読込み要求の指令を共有メモリ６を介して
CPU７に送る（２３）。通信制御部のCPU７は、
トレーニングチエツク（TCF）信号送信２４に
対する相手装置から受信準備完了（CFR）信号
を受信２５すると、共有メモリ６を介してデイス
ク読込み要求に対する応答を返す（２６）。CPU
１はこの応答を受けデイスク制御部１５へ読込み
信号を送ると、デイスク制御部１５はDMA転送
によつて10Kバイトの画信号データを送受信バツ
フア１１に書き込む。CPU７はこの画信号デー
タを受け、DMA制御用LSIの制御により通信プ
ロトコル制御部１３へ送り相手装置に画信号を送
る（２７）。以上のように画信号の送信はCPUか
らCPU７へのデイスク読込み要求の指令および
CPU７からCPU１への応答ののち行われる。画
信号がすべて送信され正常に通信が終了すると、
CPU７はCPU１に対して共有メモリ６を介して
通信終了の応答を送る（２８）。
部のCPU１に、交信性の有りの情報を含むフエ
ーズＡ（呼設定のフエーズ）終了の応答を発呼要
求と指令に対して返送する（２２）。再送制御御
のCPU１が交信性有りの応答を受信すると、デ
イスク読込み要求の指令を共有メモリ６を介して
CPU７に送る（２３）。通信制御部のCPU７は、
トレーニングチエツク（TCF）信号送信２４に
対する相手装置から受信準備完了（CFR）信号
を受信２５すると、共有メモリ６を介してデイス
ク読込み要求に対する応答を返す（２６）。CPU
１はこの応答を受けデイスク制御部１５へ読込み
信号を送ると、デイスク制御部１５はDMA転送
によつて10Kバイトの画信号データを送受信バツ
フア１１に書き込む。CPU７はこの画信号デー
タを受け、DMA制御用LSIの制御により通信プ
ロトコル制御部１３へ送り相手装置に画信号を送
る（２７）。以上のように画信号の送信はCPUか
らCPU７へのデイスク読込み要求の指令および
CPU７からCPU１への応答ののち行われる。画
信号がすべて送信され正常に通信が終了すると、
CPU７はCPU１に対して共有メモリ６を介して
通信終了の応答を送る（２８）。
処理２１において、交信性無しと判断されたと
き、CPU７は通信プロトコル制御部１３に対し
回線に回線切断命令（DCN）信号を送信３０す
るよう指示し、さらに通信異常の原因コードに交
信性無しのコードをつけ再送制御部のCPU１へ
共有メモリ６を介して交信性無しの原因コードを
含むフエーズＡ終了の応答を送る（３１）。再送
制御部のCPU１はこれを受け、走査されたすべ
ての原稿をプリントし、さらに相手フアクシミリ
装置に送信された原稿の枚数および交信性無しの
原因コードをつけた原稿未達メツセージをプリン
トする（３２）。送信終了状態２８になると送信
開始状態１６で走査された原稿についての送信を
終了する。
き、CPU７は通信プロトコル制御部１３に対し
回線に回線切断命令（DCN）信号を送信３０す
るよう指示し、さらに通信異常の原因コードに交
信性無しのコードをつけ再送制御部のCPU１へ
共有メモリ６を介して交信性無しの原因コードを
含むフエーズＡ終了の応答を送る（３１）。再送
制御部のCPU１はこれを受け、走査されたすべ
ての原稿をプリントし、さらに相手フアクシミリ
装置に送信された原稿の枚数および交信性無しの
原因コードをつけた原稿未達メツセージをプリン
トする（３２）。送信終了状態２８になると送信
開始状態１６で走査された原稿についての送信を
終了する。
次に交信性有りで通信異常が発生する場合につ
いて説明する。
いて説明する。
通信異常は各バイナリ制御手順の進行中に発生
するもので、制御信号が定められた時間内に受信
されない場合、あるいは相手装置での手順の不調
が検出された手順中断信号を受信した場合などが
ある。このような通信異常が認められると、
CPU７は共有メモリ６を介して通信異常により
終了した旨を知らせるコードを含む通信終了の応
答をCPU１へ送る。CPU１はその応答の回数を
検出３４し、その応答の回数が３回目であるとき
すなわち通信異常が３回目であるとき、原稿、原
稿未達メツセージプリント状態３２となり、送信
開始状態１６で走査されたすべての原稿をプリン
トし、さらに相手フアクシミリ装置に送信された
原稿の枚数およびその他の原因コードをつけた原
稿未達メツセージをプリントする。最後に送信終
了状態２８で前記１６で走査された原稿について
の送信を終了する。
するもので、制御信号が定められた時間内に受信
されない場合、あるいは相手装置での手順の不調
が検出された手順中断信号を受信した場合などが
ある。このような通信異常が認められると、
CPU７は共有メモリ６を介して通信異常により
終了した旨を知らせるコードを含む通信終了の応
答をCPU１へ送る。CPU１はその応答の回数を
検出３４し、その応答の回数が３回目であるとき
すなわち通信異常が３回目であるとき、原稿、原
稿未達メツセージプリント状態３２となり、送信
開始状態１６で走査されたすべての原稿をプリン
トし、さらに相手フアクシミリ装置に送信された
原稿の枚数およびその他の原因コードをつけた原
稿未達メツセージをプリントする。最後に送信終
了状態２８で前記１６で走査された原稿について
の送信を終了する。
もし、通信異常の判断３４で通信異常の発生が
２回以下であれば、２分間タイマ完了持ち３５と
なる。すなわちタイマ４の２分間タイマが起動し
カウトアツプするのを待つ。タイマ４がカウント
アツプするとCPU１に割込み信号を送る。CPU
１はこの割込み信号を受け、前述と同様に通信制
御部のCPU７に対して共有メモリ６を介し発呼
要求の指令を送り、前述と同様にして通信が再度
実行される。画データ送信時、デイスク内に蓄積
されているデータは、１ページ分送られたものに
対しては再送せず、前回の通信異常で１ページ分
送れなかつた初めのページから再送する。
２回以下であれば、２分間タイマ完了持ち３５と
なる。すなわちタイマ４の２分間タイマが起動し
カウトアツプするのを待つ。タイマ４がカウント
アツプするとCPU１に割込み信号を送る。CPU
１はこの割込み信号を受け、前述と同様に通信制
御部のCPU７に対して共有メモリ６を介し発呼
要求の指令を送り、前述と同様にして通信が再度
実行される。画データ送信時、デイスク内に蓄積
されているデータは、１ページ分送られたものに
対しては再送せず、前回の通信異常で１ページ分
送れなかつた初めのページから再送する。
（発明の効果）
本発明は以上説明したように、機能識別信号を
受信し、交信性無しを検出した時点で再送を停止
することにより、無駄な自動再送を行なわなくす
る効果がある。
受信し、交信性無しを検出した時点で再送を停止
することにより、無駄な自動再送を行なわなくす
る効果がある。
第１図は本発明の一実施例のCCITT勧告Ｇ
規格フアクシミリ装置の通信制御部および再送制
御部のブロツク図、第２図は第１図に示した通信
制御部および再送制御部のバイナリ制御手順を示
すフローチヤートである。 １……再送制御部制御用CPU、２，８……プ
ログラム格納用ROM、３，９……ワーキング・
ストレージ用ROM、４，１４……タイマ用LSI、
５，１０……並列入出力用LSI、６……共有メモ
リ、７……通信制御部制御用CPU、１１……送
受信バツフア、１２……DMA転送制御用LSI、
１３……通信プロトコル制御部、１５……デイス
ク制御部およびデイスク装置。
規格フアクシミリ装置の通信制御部および再送制
御部のブロツク図、第２図は第１図に示した通信
制御部および再送制御部のバイナリ制御手順を示
すフローチヤートである。 １……再送制御部制御用CPU、２，８……プ
ログラム格納用ROM、３，９……ワーキング・
ストレージ用ROM、４，１４……タイマ用LSI、
５，１０……並列入出力用LSI、６……共有メモ
リ、７……通信制御部制御用CPU、１１……送
受信バツフア、１２……DMA転送制御用LSI、
１３……通信プロトコル制御部、１５……デイス
ク制御部およびデイスク装置。
Claims (1)
- 【特許請求の範囲】 １ 画データの送信を制御する通信制御部と、送
信開始後、通信異常で呼が復旧または切断された
場合に、前記通信制御部を制御して画データの再
送を制御する再送制御部とを有する再送機能付フ
アクシミリ装置において、 送信開始後、前記通信制御部が相手受信装置か
ら標準の機能識別信号（DIS信号）を受信したと
きそのDIS信号の内容から交信性を判別する手段
を有し、 前記手段により交信性無しと判断されたとき前
記再送制御部が再送を中止することを特徴とする
再送機能付フアクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014754A JPS61173579A (ja) | 1985-01-29 | 1985-01-29 | 再送機能付ファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60014754A JPS61173579A (ja) | 1985-01-29 | 1985-01-29 | 再送機能付ファクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61173579A JPS61173579A (ja) | 1986-08-05 |
| JPH0449829B2 true JPH0449829B2 (ja) | 1992-08-12 |
Family
ID=11869882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60014754A Granted JPS61173579A (ja) | 1985-01-29 | 1985-01-29 | 再送機能付ファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61173579A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149625A (ja) * | 1987-12-07 | 1989-06-12 | Mitsubishi Electric Corp | ディジタル多重伝送システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851669A (ja) * | 1981-09-22 | 1983-03-26 | Fujitsu Ltd | フアクシミリ装置 |
| JPS6089161A (ja) * | 1983-10-21 | 1985-05-20 | Fujitsu Ltd | フアクシミリ装置の異常通知方式 |
-
1985
- 1985-01-29 JP JP60014754A patent/JPS61173579A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61173579A (ja) | 1986-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449829B2 (ja) | ||
| JP3187236B2 (ja) | 通信機器 | |
| JPH04100377A (ja) | ファクシミリ装置 | |
| JPS61200765A (ja) | フアクシミリ通信における再送方式 | |
| JPS61255158A (ja) | フアクシミリ伝送方式 | |
| JP2748117B2 (ja) | ファクシミリ装置 | |
| JPS6378636A (ja) | フアクシミリ蓄積交換システム | |
| JPS62210781A (ja) | フアクシミリにおける交信エラ−処理方式 | |
| JPH04252664A (ja) | Ｅｃｍ機能を備えたデータ伝送装置 | |
| JP2765904B2 (ja) | データ通信方法 | |
| JPS59154848A (ja) | フアクシミリ同報装置 | |
| JP2565365B2 (ja) | ファクシミリ通信方式 | |
| JPH01220572A (ja) | ファクシミリ装置 | |
| JPS63301671A (ja) | フアクシミリ装置 | |
| JP2748386B2 (ja) | 送信確認機能を有するファクシミリ装置 | |
| JP3486460B2 (ja) | ファクシミリ装置 | |
| JP3212305B2 (ja) | ファクシミリ装置の制御方法 | |
| JPH01181251A (ja) | データ通信装置 | |
| JP2000151956A (ja) | グループ３ファクシミリ装置の制御方法 | |
| JP2001148770A (ja) | 画像読取り装置 | |
| JPH0568154A (ja) | フアクシミリ装置 | |
| JPH0393335A (ja) | ファクシミリ伝送制御方式 | |
| JPH0276465A (ja) | ファクシミリ通信方式 | |
| JPH0626369B2 (ja) | ファクシミリ装置 | |
| JPH06233104A (ja) | ファクシミリ等における送信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |