JPS6348997Y2 - - Google Patents

Info

Publication number
JPS6348997Y2
JPS6348997Y2 JP19627883U JP19627883U JPS6348997Y2 JP S6348997 Y2 JPS6348997 Y2 JP S6348997Y2 JP 19627883 U JP19627883 U JP 19627883U JP 19627883 U JP19627883 U JP 19627883U JP S6348997 Y2 JPS6348997 Y2 JP S6348997Y2
Authority
JP
Japan
Prior art keywords
phase
output
frequency
bandpass filter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19627883U
Other languages
English (en)
Other versions
JPS60103949U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19627883U priority Critical patent/JPS60103949U/ja
Publication of JPS60103949U publication Critical patent/JPS60103949U/ja
Application granted granted Critical
Publication of JPS6348997Y2 publication Critical patent/JPS6348997Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は位相同期ループ(PLLともいう)を
利用した周波数シンセサイザに関するものであ
る。
〔従来技術〕
従来より無線機に用いられている周波数シンセ
サイザの一例を第1図に示す。同図において、1
は2つの入力信号の位相差を検出する位相比較器
であり、位相比較器1は基準の入力信号fiと分周
器6から帰還される分周出力との位相を比較し、
位相差に比例した電圧を発生する。その出力は低
域フイルタ2で高調波を除去したのち電圧制御発
振器3に入力され、この発振器3は入力電圧によ
つて定まる周波数の信号を発生する。そして、電
圧制御発振器3の出力の一部はミクサ4で可変発
振器(図示せず)からの局発信号Lと混合され、
中間周波数IFに変換される。このミクサ4の混
合出力は、前記中間周波数IFに同調された特性
を持つ帯域通過フイルタ5を経て不要信号を除去
したのち、分周器6で分周されるとともに、その
分周出力IF/N(Nは分周数)が帰還信号として
位相比較器1に入力されることにより、位相同期
ループが構成されている。
このように構成された周波数シンセサイザは、
電圧制御発振器3の出力をミクサ4で周波数変換
し、帯域通過フイルタ5を通して分周器6で分周
することにより、電圧制御発振器3の出力周波数
TとしてはL+N・iが得られるため、分周器6
の分周数Nを一定とすれば、局発信号としてのロ
ーカル周波数Lを可変することによつて任意の出
力周波数Tを取り出すことができる。しかしなが
ら、かかる従来のものでは、例えばチヤネル切替
のためにローカル周波数Lを切替えて周波数を切
替える際に、その周波数の切替え幅が大きいと、
帯域通過フイルタ5の特性の選択度が固定されて
いるため、それを通過する信号が大きく減衰して
分周器6を駆動できなくなり、その結果、同期が
取れなくなるという欠点があつた。
〔考案の目的および構成〕
本考案はこのような欠点を除去するためになさ
れたもので、その目的はチヤネル切替えなどで周
波数を切替える際に位相同期ループが非同期とな
るのを防止した周波数シンセサイザを提供するこ
とにある。
このような目的を達成するために、本考案は、
位相比較器の出力を低減フイルタを通して電圧制
御発振器に入力とし、この電圧制御発振器の出力
をミクサで局発信号と混合してその混合出力を帯
域通過フイルタを通して分周器に入力するととも
に、その分周出力を前記位相比較器に帰還して位
相同期ループを構成し、前記電圧制御発振器より
前記位相比較器に入力される基準の入力信号に同
期した出力周波数を発生する周波数シンセサイザ
において、前記帯域通過フイルタとして選択度を
切替え可能な特性を持つ帯域通過フイルタを用
い、かつ前記位相比較器の基準の入力信号と前記
分周器の分周出力を入力としそれら位相差に基づ
き位相同期ループの同期状態を検出する位相同期
検出回路を設け、この位相同期検出回路の出力に
より前記帯域通過フイルタの選択度を位相同期ル
ープの同期状態に応じて切替えるようにしたもの
である。以下、本考案の実施例を図面に基いて説
明する。
〔実施例〕
第2図は本考案の一実施例による周波数シンセ
サイザのブロツク図であり、同図において第1図
と同一または相当部分は同一符号を付してその説
明は省略する。第1図との異なる点は、位相同期
ループの帰還系に挿入するミクサ4の混合出力に
含まれる不要信号を除去する帯域通過フイルタと
して、コイル11と、コンデンサ12および抵抗
13とスイツチ素子14との直列回路からなる並
列回路によつて構成される選択度を切替え可能な
特性を持つ帯域通過フイルタ10を用いる。そし
て、位相比較器1に入力される基準の入力信号と
分周器6の分周出力を入力としそれら位相差に基
づき位相同期ループの同期状態を検出する位相同
期検出回路15を設け、この位相同期検出回路1
5の出力によつて前記スイツチ素子14をオン、
オフ制御することにより、帯域通過フイルタ10
の選択度を切替えるように構成したことである。
このように、位相同期検出回路15の出力によ
り帯域通過フイルタ10のスイツチ素子14をオ
ン、オフ制御することにより、周波数切替えなど
で位相同期ループが非同期のときは前記スイツチ
素子14をオン(閉)にすれば、コイル11、コ
ンデンサ12、抵抗13およびスイツチ素子14
によつて構成される帯域通過フイルタ10の選択
度が下がるため、その通過帯域が等価的に広くな
る。そのため、周波数切替え幅が大きくても、こ
の帯域通過フイルタ10を通過するミクサ4の混
合出力で確実に分周器6を駆動することができ
る。また、位相同期ループが同期しているときは
スイツチ素子14をオフ(開)にすれば、コイル
11とコンデンサ12によつて構成される帯域通
過フイルタ10の選択度が相対的に大きくなるの
で、従来と同様に不要信号を除去することができ
るとともに、出力側にスプリアスが現われること
もなくなる。
なお、上記帯域通過フイルタ10としてはコイ
ル11、コンデンサ12、抵抗13およびスイツ
チ素子14から構成されるものに限らず、任意の
回路素子を組合わせて選択度を切替える構成のも
のを用いることもできる。
〔考案の効果〕
以上説明したように、本考案によれば、位相同
期ループの同期状態を検出する回路を設け、位相
同期ループが周波数切替えなどで非同期になつて
いる間に帯域通過フイルタの選択度を下げるよう
にしたので、周波数切替え幅が大きくても確実に
分周器を駆動することが可能になり、したがつ
て、広帯域の周波数シンセサイザが得られる効果
がある。
【図面の簡単な説明】
第1図は従来例による周波数シンセサイザのブ
ロツク図、第2図は本考案の一実施例による周波
数シンセサイザのブロツク図である。 1……位相比較器、2……低域フイルタ、3…
…電圧制御発振器、4……ミクサ、6……分周
器、10……帯域通過フイルタ、15……位相同
期検出回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 位相比較器の出力を低域フイルタを通して電圧
    制御発振器に入力し、この電圧制御発振器の出力
    をミクサで局発信号と混合してその混合出力を帯
    域通過フイルタを通して分周器に入力するととも
    に、その分周出力を前記位相比較器に帰還して位
    相同期ループを構成することにより、前記電圧制
    御発振器より前記位相比較器に入力される基準の
    入力信号に同期した周波数の出力を発生する周波
    数シンセサイザにおいて、前記帯域通過フイルタ
    として選択度を切替え可能な特性を持つ帯域通過
    フイルタを用い、かつ前記位相比較器の基準の入
    力信号と前記分周器の分周出力を入力としそれら
    位相差に基づき位相同期ループの同期状態を検出
    する位相同期検出回路を設け、この位相同期検出
    回路の出力により前記帯域通過フイルタの選択度
    を位相同期ループの同期状態に応じて切替えるよ
    うにしたことを特徴とする周波数シンセサイザ。
JP19627883U 1983-12-22 1983-12-22 周波数シンセサイザ Granted JPS60103949U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19627883U JPS60103949U (ja) 1983-12-22 1983-12-22 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19627883U JPS60103949U (ja) 1983-12-22 1983-12-22 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
JPS60103949U JPS60103949U (ja) 1985-07-16
JPS6348997Y2 true JPS6348997Y2 (ja) 1988-12-16

Family

ID=30421198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19627883U Granted JPS60103949U (ja) 1983-12-22 1983-12-22 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPS60103949U (ja)

Also Published As

Publication number Publication date
JPS60103949U (ja) 1985-07-16

Similar Documents

Publication Publication Date Title
DE4498749C2 (de) Phasensynchronisationsschaltung und entsprechendes Verfahren für einen phasenverriegelten Kreis
JP3001735B2 (ja) 位相同期ループ周波数シンセサイザ
US5315623A (en) Dual mode phase-locked loop
DE68903855T2 (de) Automatische frequenzabstimmungsschaltung.
US3212023A (en) Digital stabilized master oscillator with auxiliary high frequency loop
JPS6348997Y2 (ja)
JPS61265923A (ja) 周波数シンセサイザのチヤンネル化を助長するための電子回路装置
JPH02111123A (ja) 可変周波発振器の同期化回路
JPH07120942B2 (ja) Pll回路
JPS5931043Y2 (ja) 分周回路
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
EP0409127A2 (en) Phase-locked loop type frequency synthesizer having improved loop response
JPH0379888B2 (ja)
JPH0528829Y2 (ja)
JPS6298806A (ja) Fm変調器
JPS61216529A (ja) 誘導無線周波数シンセサイザ装置
DE2604640B1 (de) Funk-sende/empfangsgeraet
JPH03190428A (ja) 位相同期回路
JPS5936428A (ja) 位相同期装置
JPS6336688B2 (ja)
JPH0314826Y2 (ja)
JPH01154626A (ja) 位相同期発振回路
JPS622726B2 (ja)
JPH0865152A (ja) 位相同期ループ回路
JPS62285521A (ja) 周波数シンセサイザ