JPH04507333A - 位相検波器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 位相検波器 技術分野 本発明は、一般に位相検波器の分野に関し、さらに詳しくは、２状態および３状 態位相検波器セルの両方を有する位相検波器に関する。

背景技術 位相同期ループ（ＰＬＬ）を有する周波数合成器は、電子システムにおいて広く 利用されている。特に、通信システムでは周波数合成器は、異なる周波数で信号 を送受するのに必要な回路数を低減するという利点を有する。このようなデジタ ル位相同期ループは当技術分野では周知である。デジタルＰＬＬは、分周率を変 更するだけで、基準周波数がら多くの周波散会生成するために用いることができ る。

合成器システムを考慮するうえで重要なパラメータは、その同期時間（ｌｏｃｋ 　ｔｉｍｅ）である。同期時間とは、一方の周波数から別の周波数に切り換わっ てがらＰＬＬが定常状態になるまで経過した時間のことである。広ループ帯域幅 を有するＰＬＬは、高速同期時間を有するのが一般的である。ＰＬＬの周波数分 解能は別の考慮すべき重要なパラメータであり、これは整数分周器を有するシス テムにおける基準周波数によって決まる。例えば、５ｋＨｚの基準周波数は、各 分周段ごとに５ｋＨｚの周波数分解能を与える。基準周波数を高くすると、位相 同期ループの帯域幅を向上することが一般に可能になる。しかし、基準周波数を 高くすると、ＰＬＬの分解能は粗くなる。高分解能を得るために、ループの帰還 において分数分周器を用いることができる。しかし、電圧制御発振器（ＶＣＯ） の出力を分周する場合、分数分周器は低周波数スプリアスを発生する。スプリア スは、ＶＣＯ出力上のＦＭ側波帯として現われる。これらの低周波スプリアスは 、分数分周器自体において低減することができる。スプリアス補正付き周波数合 成器については、米国特許第４，８１６，７７４号において開示されており、こ の開示は本明細書に参考として内包される。しかし、これらの低周波スプリアス の再生を低減するためには、線形伝達特性を有する位相検波器が必要である。さ らに、分数分周器が用いられる一部の用途では、Ｐ　Ｌ　Ｌの狭い同期範囲およ びＰＬＬが動作すべき周波数範囲により、周波数ステアリング（ｆｒｅｑｕｅｎ ｃｈ　ｓｔｅｅｒｉｎｇ）が必要になる。

デジタル位相検波器は、デジタル位相同期ループ・システムの不可欠な一部であ る。デジタル位相検波器は、第１基準周波数信号と第２分周■ＣＯ信号との間の 位相差によって特徴づけられる出力を与える。２状態位相検波器または３状態位 相検波器をデジタルＰＬＬで用いることは周知である。

３状態位相検波器は、第１人力信号と第２人力付号との間の正の位相差、負の位 相差およびゼロ位相差に対応する３つの状態を有する出力を与える。３状態位相 検波器は、周波数ステアリングを行なう。しかし、３状態検波器は位相差検出範 囲では必要な線形性がない。出力電流が適応モードで増加され、高速周波数ステ アリングを促進する適応型３状態システムが知られている。

２状態位相検波器は、第１人力信号と第２人力付号との間の位相差によって特徴 づけられるデユーティ・サイクルを有する出力を与える。第１および第２人力付 号の周波数が等しく、かつ１８０度位相がずれている場合、５０％のデユーティ ・サイクルが出力で与えられる。実際には、位相検波器の出力のデユーティ・サ イクルは、電流などの物理的パラメータに変換することができる。一般に、２状 態位相検波器は、３６０度の位相差検出範囲内で線形的に動作する。２状態位相 検波器の主な欠点は、周波数を正しい方向にステアリングすることができないこ とである。そのため、位相検波器は入力信号の一つについて完全なサイクルの検 出をスキップするので、「サイクル・スキップ」が生じる。従って、周波数ステ アリング機能を有する線形位相検波器を提供することが望ましい。

発明の概要 従って、本発明の目的は、２状態位相検波器を利用し、かつ周波数ステアリング 機能を有する位相検波器を提供することである。

本発明に従って、第１入力信号と第２入力信号との間の位相差を検出し、それに 相当する出力を与える位相検波器が提供される。

本発明の位相検波器は、２状態位相検波器と、３状態位相検波器と、制御信号を 受け取る制御入力と、２状態位相検波器および３状態位相検波器に応答する制御 システムとによって構成される。２状態位相検波器は、第１入力信号と第２入力 信号との間の位相差を検出する。３状態位相検波器は、第２入力信号と第１入力 信号の反転信号との間の位相差を比較する。制御システムは、制御入力への信号 によってアクティブになった場合に、２状態位相検波器の出力または３状態位相 検波器の出力を選択する。

図面の簡単な説明 第１図は、本発明に従って位相検波器を用いる位相同期ループのブロック図であ る。

第２図は、第１図の位相検波器の概略図である。

第３図は、第１図の適応型ループ・フィルタの概略図である。

第４図は、第２図の２状態位相検波器の概略図である。

好適な実施例の詳細な説明 第１図において、好適な位相検波器を用いる位相同期ループの概略図を示す。こ の位相同期ループは、電圧制御発振器（ＶＣＯ）４０の出力周波数の周波数を所 望の値に維持すべく機能する。ＶＣＯ４０は位相検波器２０内の電流源（ｃｕｒ ｒｅｎｔ　５ｏｕｒｃｅ）によって制御され、この位相検波器２０は適応型ルー プ・フィルタ３０の入力に接続された出力を有する。適応型ループ・フィルタ３ ０は相互インピーダンス型であり、電流は入力ボートで受け取られ、電圧は出力 ポートで与えられる。位相検波器の電流源は、電流を供受することにより、適応 型ループ・フィルタ３０の電圧を変える。適応型ループ・フィルタ３０の出力電 圧は、ＶＣＯ４０の入力に接続される。ＶＣ０４０は、その出力周波数が適応型 ループ・フィルタ３０からの入力電圧に応答する発振器である。

ＶＣＯ４０の出力は、ループ分周器５０に印加される。ループ分周器５０の分周 された出力ＦＶは、位相検波器２０に印加される。基準発振器１０の出力信号Ｆ Ｒも位相検波器に印加される。位相同期ループは、ＶＣＯ４０を調整してＦｖと ＦＩｌとの間の差を補正する信号を位相出力において発生することにより、ＦＶ をＦＲと同相に維持する。

第２図において、好適な位相検波器２０が示されている。

第１図の位相同期ループの通常動作モード中に、２状態位相検波器２８は、７６ ０周波数と基準周波数との間の差を比較し、対応する出力３８を与えるために用 いられる。一つの２状態位相検波器２８を用いることについて説明してきたが、 ２状態位相検波器の周波数ステアリングを行ないたい場合、１９８９年５月３０ 日に出願した同時係属出願である米国特許出願第３５７，９１２号に説明してい るような装置を用１）ることができる。この出願では、２つの２状態装置を用い て拡大された範囲を提供しており、該出願は参考として本明細書に内包される。

しかし、位相同期ループの特性を高速に変更する必要がある場合、インバータ３ ４が基準入力ボートに接続されている従来の３状態位相検波器セル３２を用いて 、７００周波数と基準周波数との間の差を比較し、対応する出力４２を与える。

３状態位相検波器セル３２は、２状態位相検波器２８よりも高い出力電流を与え るように設計されている。これにより、位相検波器２０は、必要に応じてより高 速にステアリングすることが可能になる。位相検波器２０に与えられる、あるい は位相検波器２ｏから適応型ループ・フィルタ３０に与えられる電流を増加する ことにより高速ステアリングか実現され、その結果、フィルタはより高速に電圧 を充電あるいは放電する。高速ステアリングを行なう３状態位相検波器セルにつ いては、１９８８年８月１６日発行の米国ｅｆｆ第４．７６４，７３７号におい て開示されており、該特許は本明細書に参考として内包される。制御手段は、位 相同期ループの必要に応じて、２状態位相検波器セル２８の出力または３状態位 相検波器セル３２の出力のいずれかを選択する。通常マイクロプロセッサである 外部ソースは、制御手段をアクティブにする制御人力２に入力信号を与える。

制御手段は、制御人力２．インバータ８およびＡＮＤゲート１２，１４．１６か ら成る。制御手段は、特定動作モードにおいて使用されていない位相検波器２８ または３２の一方を非アクティブにする。出力は、電流源（ｃｕｒｒｅｎｔ　５ ｏｕｒｃｅ）１８、電流シンク（ｃｕｒｒｅｎｔ　５ｉｎｋ）　２２　、電流源 ２４．電流シンク２６から成る。２状態位相検波器の出力電流源は１８と２２で ある。２状態位相検波器の出力電流源の一方は固定電流値Ｉ／２を有し、他方の 電流源はスイソチド電流値工を有する。これら２つの電流源は対になって構成さ れており、一方がソースとなり、他方がシンクとなる。２状態位相検波器セルが 定常状態にある場合、入力４，６は同一周波数で、１８０″位相がずれている。

電流源１８は５０％の時間を占め、出力３８における全電荷伝達は１サイクルで ゼロである。

３状態位相検波器セルの出力４２は、電流源２４．２６によって与えられる。オ ンの場合、電流源２４．２６の出力４２は、電流源１８．２２によって与えられ る２状態位相検波器２８の出力３８よりも高い。このため、３状態位相検波器は ＰＬＬにおいて高速ステアリングを行なうことが可能になる。

インバータ８が制御人力２から高論理信号を受け取ると仮定すると、低論理信号 はインバータ８から与えられ、ＡＮＤゲート１２の入力ポートの一つによって受 け取られる。２状態位相検波器セル２８の「アップ」ポートが、ＡＮＤゲート１ ２の他方の入力ポートによって受け取られる高論理信号を与える場合、ＡＮＤゲ ート１２は高アクティブな電流源１８をアクティブにする高論理信号を与えない 。電流源１８は、電流を出力３８に与えることができない。さらに、インバータ ８によって与えられる低論理信号は電流シンク２２をアクティブにしないので、 ２状態位相検波器セル２８の出力は非アクティブになる。逆に、インバータ８が 制御人力２がら低論理信号を受け取ると仮定すると、高論理信号がインバータ８ から与えられ、ＡＮＤゲート１２の入力ポートの一つによって受け取られる。２ 状態位相検波器セル２８の「アップ」ポートが、ＡＮＤゲート１２の他方の入力 ポートによって受け取られる高論理信号を与える場合、ＡＮＤゲート１２は電流 源１８をアクティブにする論理信号を与える。電流源１８は出力３８に電流を与 える。電流源２２はアクティブになる。

制御人力２が高論理信号を受け取ると仮定すると、高論理信号がＡＮＤゲート１ ４の入力ポートの一つに与えられる。

３状態位相検波器セル３２の「ダウン」ポートが、ＡＮＤゲート１４の他方の入 力ポートによって受け取られる低論理信号を与える場合、ＡＮＤゲート１４は電 流シンク２６をアクティブにする論理信号を与えない。３状態位相検波器セル３ ２の１ダウン」ポートが高論理の場合、電流シンク２６はアクティブになる。逆 に、制御人力２が低論理信号を受け取ると仮定すると、低論理信号がＡＮＤゲー ）１４の入力ポートの一つによって受け取られる。制御人力２が低論理信号を受 け取る場合、３状態位相検波器の「ダウン」ポートが高論理であっても低論理で あっても、電流シンク２６はオフになる。

制御人力２が高論理信号を受け取ると仮定すると、高論理信号がＡＮＤゲート１ ６の入力ポートの一つによって受け取られる。３状態位相検波器セル３２の「ア ップ」ポートが、ＡＮＤゲート１６の他方の入力ポートによって受け取られる高 論理信号を与える場合、ＡＮＤゲート１６は高アクティブな電流源２４をアクテ ィブにする高論理信号を与える。電流源２４は、出力４２に電流を与える。逆に 、制御人力２が低論理信号を受け取ると仮定すると、低論理信号がＡＮＤゲート １６の入力ボートの一つによって受け取られる。３状態位相検波器セル３２の「 アップ」ポートが、ＡＮＤゲート１６の他方の入力ポートによって受け取られる 高論理信号を与える場合、ＡＮＤゲート１６は電流源２４をアクティブにする論 理信号を与えない。電流源２４は出力４２に電流を与えない。従って、制御人力 ２が低論理信号を受け取る場合、３状憇出力電流源は非アクティブになる。

第３図において、適応型ループ・フィルタの概略図が示されている。入力４４は 位相検波器の出力３８に接続され、入力４６は出力４２に接続されている。入力 ２の適応信号によって制御されるゲート６４は、入力４６をループ・フィルタの 出力に直接切り替えて、出力コンデンサ６２を直接充電するだめに用いられる。

抵抗４８は、入力４６をコンデンサ５６に結合する。入力４４は、並列に接続さ れた抵抗５２とコンデンサ５４とによってコンデンサ５６に結合され、そして抵 抗５８によりフィルタ出力に結合される。一般的には、コンデンサ６２の寸法は コンデンサ５６よりもはるかに小さい。

従って、コンデンサ５６は適応型ループ・フィルタ３０の一次蓄積素子である。

コンデンサ５６に蓄積された電荷は、７００周波数を設定するために用いられる 定常電圧である。

第４図において、好適な２状態位相検波器セル２８が示されている。この２状態 位相検波器セルは、Ｄフリップフロップ７０．８０によって構成される。本発明 の好適な実施例では、フリップフロップ７０．８０はエツジ・トリガ型フリップ フロップであり、そのクロック（ＣＬ　Ｋ）入力における立ち上がりエツジの遷 移に応答する。好適な実施例における高論理または低論理は、高論理については ＋５ｖおよび低論理についてはＯ■などの任意の適切な電圧でもよい。リセット （Ｒ）入力における高論理は、フリップフロップのＱ出力に低論理を与え、Ｑ　 ｂ　ｘ　ｖ出力に高論理を与える。ＰＬＬ回路の基準周波数信号でもよい第１デ ジタル信号６はＦ８において受け取られ、フリップフロップ７０のクロック入力 に印加される。分周ＶＣＯ信号でもより第２デジタル信号は、ＦＶにおいて受け 取られ、フリップフロップ８０のクロック入力に印加される。フリップフロップ ７０．８０のＤ入力は、高論理に結合される。

２状態位相検波器セル２８の動作は、第１人力付号６の立ち上がりエツジと第２ 人力付号４の立ち上がりエツジとの間の位相差が３６０°未満であり、かつ、第 １信号６の立ち上がりエツジが第２信号４の立ち上がりエツジの前に生じると仮 定することにより最も良く理解される。この状態では、第２信号４は第１信号６ の１サイクル内で一つの立ち上がりエツジしかない。この場合、第１信号６の立 ち上がりエツジは、フリップ７０ツブ７０のＱ出カフ４を高論理にする。フリッ プフロップ７０のＱ６．、出力は、フリップフロップ８０のリセット入力に低論 理を与える。第２信号４の立ち上がりエツジが生じると、フリップフロップ８ｏ のＱ出力上の高論理はフリップフロップ７０をリセットし、出カフ４を低論理に する。従って、ＡＮＤゲート１２への「アップ」信号である出カフ４のデユーテ ィ・サイクルは、第１信号と第２信号との間の位相差に比例する。さらに、フリ ップフロップ７０のＱ出力上の高論理は、フリップフロップ８０をリセットし、 このフリップフロップのＱ出力を低論理にする。フリップフロップ８０のＱ出力 上の低論理により、フリップ７０ツブ７０は第１信号６の後続の立ち上がりエツ ジに対して対応できるようになる。この構成は、２状態位相検波器２８が立ち上 がりエツジの遷移に対して応答することを可能にし、位相検波器２８は第１信号 ６および第２信号４のパルス幅によって影響を受けることがない。

一つの２状態位相検波器２８の利用について説明してきたが、２状態位相検波器 の周波数ステアリングを行ないたい場合、１９８９年５月３０に出願の同時継続 出願である米国特許出願第３５７，９１２号において説明されているような装置 を用いることができる。該出願は、２つの２状態装置を用いて拡大された範囲を 与えており、参考として本明細書に内包されるものとする。

ＦＩＧ、２ ＦＩＧ、３ ＦＩＧ、４ 国際調査報告

Claims (12)

【特許請求の範囲】
1. １．第１入力信号と第２入力信号との間の位相差を検出し、出力信号を与える位 相検波器であって：前記第１入力信号と前記第２入力信号とを受け取り、出力信 号を与える２状態位格検波器； 前記第１入力信号と前記第２入力信号を受け取り、出力信号を与える３状態位相 検波器； 制御信号を受け取る制御入力；および 前記制御信号入力に応答して、前記２状態位相検波器または３状態位相検波器の いずれかを選択的にアクティブにして、前記出力信号を与えさせる制御手段： によって構成されることを特徴とする位相検波器。
2. ２．前記２状態位相検波器が前記出力信号を与える電流源手段と電流シンク手段 とを含むことを特徴とする請求項１記載の位相検波器。
3. ３．前記電流源および電流シンクの一方が連続的に動作状態であり、他方が間欠 的に作動されることを特徴とする請求項２記載の位相検波器。
4. ４．前記電流源および電流シンクの前記他方が前記一方の出力の実質的に２倍の 出力を有することを特徴とする請求項３記載の位相検波器。
5. ５．前記３状態位相検波器が出力信号を与える少なくとも一つの電流源と一つの 電流シンクとを含むことを特徴とする請求項１記載の位相検波器。
6. ６．前記制御入力が反転制御信号を与える少なくとも一つのインバータを含むこ とを特徴とする請求項９記載の位相検波器。
7. ７．前記３状態位相検波器セルの前記出力信号の大きさが前記２状態位相検波器 セルの前記出力信号の大きさよりも大きいことを特徴とする請求項１記載の位相 検波器。
8. ８．前記２状態位相検波手段と前記３状態位相検波器手段とがエッジ・トリガ型 であることを特徴とする請求項６記載の位相検波器。
9. ９．前記第１入力信号を反転する手段が、前記第１入力信号の反転信号を前記第 ３状態位相検波器セルに与えることを特徴とする請求項１記載の位相検波器。
10. １０．前記第１入力信号を反転する前記手段がバイナリ・インバータであること を特徴とする請求項９記載の位相検波器。
11. １１．前記第１入力信号が実質的に５０％のデューティ・サイクルを有すること を特徴とする請求項１記載の位相検波器。
12. １２．第１入力信号と第２入力信号との間の位相差を検出し、それに対応する出 力信号を与える方法であって：ａ）制御入力で信号を受け取る段階； ｂ）制御入力の選択信号を用いて、２状態位相検波器または３状態位相検波器を アクティブにする段階；ｃ）選択された位相検波器を用いて、第１入力信号と第 ２入力信号との間の位相差を検出する段階；およびｄ）検出された位相差に対応 する出力を与える段階；によって構成されることを特徴とする方法。