JPH0450767B2 - - Google Patents
Info
- Publication number
- JPH0450767B2 JPH0450767B2 JP61173660A JP17366086A JPH0450767B2 JP H0450767 B2 JPH0450767 B2 JP H0450767B2 JP 61173660 A JP61173660 A JP 61173660A JP 17366086 A JP17366086 A JP 17366086A JP H0450767 B2 JPH0450767 B2 JP H0450767B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- amplifier
- signal
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力検出回路を用いた利得制御回路、
特に、通信における変復調装置（モデム）の入力
増幅回路への入力電力を測定し、モデムの起動な
らびに上記増幅回路の自動利得制御を行なう回路
の構成に関する。
特に、通信における変復調装置（モデム）の入力
増幅回路への入力電力を測定し、モデムの起動な
らびに上記増幅回路の自動利得制御を行なう回路
の構成に関する。
従来の利得制御回路の基本構成を第１図に示
す。入力アナログ信号は入力端子１を経て可変利
得増幅器３で所定の増幅度で増幅され、出力端子
２を経てモデム等の信号処理回路（図示せず）に
加えられる。増幅器３の出力の１部は電力検出回
路４で電力が検出される。この検出された電力に
よつて利得設定回路５で必要な利得制御信号を発
生し、上記可変利得増幅器へ制御信号を供給す
る。利得制御信号の一部は電力検出回路４に加え
られ、電力検出の演算に使用される。端子６には
設定したい基準の電力を信号として加える。
す。入力アナログ信号は入力端子１を経て可変利
得増幅器３で所定の増幅度で増幅され、出力端子
２を経てモデム等の信号処理回路（図示せず）に
加えられる。増幅器３の出力の１部は電力検出回
路４で電力が検出される。この検出された電力に
よつて利得設定回路５で必要な利得制御信号を発
生し、上記可変利得増幅器へ制御信号を供給す
る。利得制御信号の一部は電力検出回路４に加え
られ、電力検出の演算に使用される。端子６には
設定したい基準の電力を信号として加える。
第１図の利得制御回路において、可変利得増幅
器３をデシベルリニアにデイジタル信号入力によ
り可変できるものとすると、電力検出回路４の出
力も、デシベル表示のデイジタル化された電力信
号であることが望ましい。この場合デシベル変換
回路は演算時間の短縮をはかるため読み出し専用
メモリ（ROM）で構成されることが多くある。
この手法によると、受信した電力のダイナミツク
レンジが広いと、その分だけROM容量の増加ま
たは演算時間が増大してしまう欠点があつた。
器３をデシベルリニアにデイジタル信号入力によ
り可変できるものとすると、電力検出回路４の出
力も、デシベル表示のデイジタル化された電力信
号であることが望ましい。この場合デシベル変換
回路は演算時間の短縮をはかるため読み出し専用
メモリ（ROM）で構成されることが多くある。
この手法によると、受信した電力のダイナミツク
レンジが広いと、その分だけROM容量の増加ま
たは演算時間が増大してしまう欠点があつた。
したがつて、本発明の目的は受信した電力のダ
イナミツクレンジが広い場合においても、ROM
容量の増加または、演算時間の増大をすることな
く、高速に利得が制御された精度よくデシベル表
示のデイジタル化した電力信号を得ることができ
る利得制御回路を提供することにある。
イナミツクレンジが広い場合においても、ROM
容量の増加または、演算時間の増大をすることな
く、高速に利得が制御された精度よくデシベル表
示のデイジタル化した電力信号を得ることができ
る利得制御回路を提供することにある。
本発明は上記目的を達成するため、電力検出回
路４を浮動小数点演算方式で実現し、仮数部と指
数部を用いてダイナミツクレンジの広い電力値を
有効的に表現し、この値を用いてデシベル変換を
行い、このデシベル表示の値が示す可変利得増幅
器の出力電力から現在の利得制御信号の示す利得
を引算して増幅器入力電力を求めるとともに、必
要な出力電力から求められた入力電力を引算して
利得制御信号とすることを特徴とするものであ
る。
路４を浮動小数点演算方式で実現し、仮数部と指
数部を用いてダイナミツクレンジの広い電力値を
有効的に表現し、この値を用いてデシベル変換を
行い、このデシベル表示の値が示す可変利得増幅
器の出力電力から現在の利得制御信号の示す利得
を引算して増幅器入力電力を求めるとともに、必
要な出力電力から求められた入力電力を引算して
利得制御信号とすることを特徴とするものであ
る。
上記構成によれば、出口電力の制御の精度を決
める入力電力の検出値が浮動小数点で求められる
ので入力電力が広いダイナミツクレンジを持つに
かかわらず量子化誤差が小さく、さらに所望の出
力電力と検出された入力電力と差が直接増幅器の
利得であるので高速に精度良く利得が制御でき
る。
める入力電力の検出値が浮動小数点で求められる
ので入力電力が広いダイナミツクレンジを持つに
かかわらず量子化誤差が小さく、さらに所望の出
力電力と検出された入力電力と差が直接増幅器の
利得であるので高速に精度良く利得が制御でき
る。
以下、本発明による利得制御回路をデータ伝送
のモデムに適用した一実施例を第２図により詳細
に説明する。入力端子１に加えられたアナログ信
号はデシベルリニアに利得を可変できる可変利得
増幅器３によつて増幅され、アナログ・デイジタ
ルＡ／Ｄ変換器７でデイジタル信号に変換され
る。この信号は端子２よりモデムの復調回路に加
えられ、他の一端は２乗回路８に加えられたの
ち、平均化回路９で複数サンプル値から平均電力
に対応する信号に変換され、デシベル変換回路１
０でデシベル表示の信号に変換される。本発明は
デシベル変換回路１０の入力である平均電力に対
応する信号を浮動小数点形式で表示し、デシベル
変換を行なうことを特徴とするものである。
のモデムに適用した一実施例を第２図により詳細
に説明する。入力端子１に加えられたアナログ信
号はデシベルリニアに利得を可変できる可変利得
増幅器３によつて増幅され、アナログ・デイジタ
ルＡ／Ｄ変換器７でデイジタル信号に変換され
る。この信号は端子２よりモデムの復調回路に加
えられ、他の一端は２乗回路８に加えられたの
ち、平均化回路９で複数サンプル値から平均電力
に対応する信号に変換され、デシベル変換回路１
０でデシベル表示の信号に変換される。本発明は
デシベル変換回路１０の入力である平均電力に対
応する信号を浮動小数点形式で表示し、デシベル
変換を行なうことを特徴とするものである。
すなわち、平均電力に対応する信号を
Po′＝ａ×2b（mw）
なる浮動小数点形式であらわせば、このデシベル
変換器１０の出力Poは次の如くなる。
変換器１０の出力Poは次の如くなる。
Po＝10logPo′（mw）／１（mw）
＝10loga＋3b（dBm）
この結果と、上記可変利得増幅器３に加える利得
制御の信号とにより、信号電力計算回路１１は、
入力信号の電力値をデイジタル値で求めることが
できる。すなわち可変利得増幅器の利得をＡ
（dB）とすれば入力信号の電力値Piは Pi＝Po−Ａ（dBm） で求めることができる。
制御の信号とにより、信号電力計算回路１１は、
入力信号の電力値をデイジタル値で求めることが
できる。すなわち可変利得増幅器の利得をＡ
（dB）とすれば入力信号の電力値Piは Pi＝Po−Ａ（dBm） で求めることができる。
さらに必要な出力電力PoをPrefとすれば、
検出したPiから
Pref−Pi＝Aref
を利得設定回路５により決定し、必要な利得制御
信号を可変利得増幅器に加えれば、必要な電力
Prefに相当する入力の増幅された信号を得ること
ができ、自動利得制御系を構成することができ
る。Prefは端子６より利得設定回路５に入力す
る。
信号を可変利得増幅器に加えれば、必要な電力
Prefに相当する入力の増幅された信号を得ること
ができ、自動利得制御系を構成することができ
る。Prefは端子６より利得設定回路５に入力す
る。
次に本発明による浮動小数点方式の効果につい
て述べる。第３図はデシベル変換回路１０へのデ
イジタル入力の電力値が固定小数点方式による仮
数部８ビツトの場合と、本発明の浮動小数点方式
による仮数部５ビツト、指数部３ビツトの場合に
ついて比較した一例である。
て述べる。第３図はデシベル変換回路１０へのデ
イジタル入力の電力値が固定小数点方式による仮
数部８ビツトの場合と、本発明の浮動小数点方式
による仮数部５ビツト、指数部３ビツトの場合に
ついて比較した一例である。
この比較はデシベル変換回路１０への入力どど
ちらも８ビツトの場合について行なつているが、
第３図より明らかな如く、浮動小数点方式がより
幅広い範囲まで電力値を取り扱うことができる。
また、仮数部の最小ビツトによる誤差は電力値が
大きい場合、固定小数点方式によるものが優れて
いるが、入力電力の小さい場合には固定小数点方
式による誤差が非常に増大する。これに対し、浮
動小数点方式は、誤差がほぼ一定であり、利得制
御に用いる回路として非常に有効である。
ちらも８ビツトの場合について行なつているが、
第３図より明らかな如く、浮動小数点方式がより
幅広い範囲まで電力値を取り扱うことができる。
また、仮数部の最小ビツトによる誤差は電力値が
大きい場合、固定小数点方式によるものが優れて
いるが、入力電力の小さい場合には固定小数点方
式による誤差が非常に増大する。これに対し、浮
動小数点方式は、誤差がほぼ一定であり、利得制
御に用いる回路として非常に有効である。
また、固定小数点方式で電力値の変換限界を第
３図に述べた浮動小数点方式と同等にするために
は、デシベル変換回路１０へのデイジタル入力の
ビツト数をさらに４ビツト増加する必要がある。
この入力ビツト数の増大は、例えばデシベル変換
を、読み出し専用メモリ（ROM）を用いて行な
う場合、仮にデシベルの電力値を８ビツト（１バ
イト）で表現すると、ROM容量は、256バイト
から4096バイトに飛躍的に増大する。また、他の
ハードウエアで実現する場合には、回路規模が非
常に大きくなる欠点がある。
３図に述べた浮動小数点方式と同等にするために
は、デシベル変換回路１０へのデイジタル入力の
ビツト数をさらに４ビツト増加する必要がある。
この入力ビツト数の増大は、例えばデシベル変換
を、読み出し専用メモリ（ROM）を用いて行な
う場合、仮にデシベルの電力値を８ビツト（１バ
イト）で表現すると、ROM容量は、256バイト
から4096バイトに飛躍的に増大する。また、他の
ハードウエアで実現する場合には、回路規模が非
常に大きくなる欠点がある。
この浮動小数点方式による演算処理は、ここで
述べた電力値のデシベル変換回路のみでなく、こ
の利得制御系の他の演算回路にも用いることがで
きる。
述べた電力値のデシベル変換回路のみでなく、こ
の利得制御系の他の演算回路にも用いることがで
きる。
以上実施例によつて方式を説明したが、本発明
は上記実施例に限定されるものではない。２乗回
路、平均化回路、デシベル変換回路、信号電力演
算回路、利得設定回路等は、専用の回路で構成す
る他、マイクロコンピユータ等の信号処理装置あ
るいは他のデイジタル処理装置と組合せて構成で
きることは明らかである。
は上記実施例に限定されるものではない。２乗回
路、平均化回路、デシベル変換回路、信号電力演
算回路、利得設定回路等は、専用の回路で構成す
る他、マイクロコンピユータ等の信号処理装置あ
るいは他のデイジタル処理装置と組合せて構成で
きることは明らかである。
第１図は利得制御回路の基本的な構成図、第２
図は本発明による利得制御回路の実施例の構成
図、第３図は本発明による浮動小数点方式の効果
を示す線図である。 １……入力端子、２……出力端子、３……可変
利得増幅器、４……電力検出回路、５……利得設
定回路、６……利得設定信号入力端子、７……
Ａ／Ｄ変換器、８……２乗回路、９……平均化回
路、１０……デシベル変換回路、１１……信号電
力計算回路。
図は本発明による利得制御回路の実施例の構成
図、第３図は本発明による浮動小数点方式の効果
を示す線図である。 １……入力端子、２……出力端子、３……可変
利得増幅器、４……電力検出回路、５……利得設
定回路、６……利得設定信号入力端子、７……
Ａ／Ｄ変換器、８……２乗回路、９……平均化回
路、１０……デシベル変換回路、１１……信号電
力計算回路。
Claims (1)
- １ 可変利得増幅器と、上記増幅器の利得を制御
するための利得設定回路と、上記増幅器の出力信
号と上記利得設定回路の出力信号から上記増幅器
の入力電力を検出する電力検出回路を備え、上記
電力検出回路は上記増幅器の出力信号をアナロ
グ・デイジタル変換するＡ／Ｄ変換器と、上記
Ａ／Ｄ変換器の出力から上記増幅器の出力電力の
平均値を浮動小数点のデイジタル信号として求め
る演算回路と、上記演算回路の出力をデシベル信
号に変換するデシベル変換器と、上記デシベル変
換器の出力から上記利得設定回路の出力信号を引
算する回路とで構成され、上記利得設定回路は上
記増幅器の出力信号として必要な電力値から上記
電力検出回路の出力信号を引算することによつて
上記増幅器の利得制御信号を得るように構成され
たことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17366086A JPS6211170A (ja) | 1986-07-25 | 1986-07-25 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17366086A JPS6211170A (ja) | 1986-07-25 | 1986-07-25 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6211170A JPS6211170A (ja) | 1987-01-20 |
| JPH0450767B2 true JPH0450767B2 (ja) | 1992-08-17 |
Family
ID=15964734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17366086A Granted JPS6211170A (ja) | 1986-07-25 | 1986-07-25 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211170A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2691019B2 (ja) * | 1989-05-10 | 1997-12-17 | 株式会社日立製作所 | ホワイトバランス装置 |
| US6364086B1 (en) | 1998-05-29 | 2002-04-02 | Rexroth Star Gmbh | Chain of rolling elements chain arrangement |
| US6424221B1 (en) * | 2000-06-19 | 2002-07-23 | Advanced Micro Devices, Inc. | Programmable gain amplifier for use in data network |
| DE20101760U1 (de) | 2001-02-01 | 2002-06-13 | Rexroth Star Gmbh | Wälzkörperkette |
| US7333567B2 (en) * | 2003-12-23 | 2008-02-19 | Lucent Technologies Inc. | Digital detector utilizable in providing closed-loop gain control in a transmitter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030446B2 (ja) * | 1976-11-26 | 1985-07-16 | シャープ株式会社 | 高速書込み型ディジタル自動利得制御回路 |
| JPS608525B2 (ja) * | 1978-08-29 | 1985-03-04 | 松下電器産業株式会社 | 磁気記録再生方式 |
| JPS55117318A (en) * | 1979-03-02 | 1980-09-09 | Matsushita Electric Ind Co Ltd | Level converting device |
| JPS56117413A (en) * | 1980-02-21 | 1981-09-14 | Nec Corp | Digital agc system |
| JPS58108809A (ja) * | 1981-12-23 | 1983-06-29 | Fujitsu Ltd | デイジタルａｇｃ回路 |
-
1986
- 1986-07-25 JP JP17366086A patent/JPS6211170A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6211170A (ja) | 1987-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531089A (en) | Electric power detecting circuit and gain control circuit using the same | |
| CA1326514C (en) | Automatic electrical power control circuit | |
| JP2533062Y2 (ja) | アナログディジタル変換回路 | |
| JPH1084237A (ja) | 受信自動利得制御方法及びシステム | |
| KR970019506A (ko) | 충분한 임피던스 매칭 특성 및 선형 agc 특성을 동시에 만족시키는 agc 장치 | |
| US6836229B2 (en) | Automatic gain control method | |
| JP2001284996A (ja) | ゲイン制御装置 | |
| JPS6211170A (ja) | 自動利得制御回路 | |
| EP1296449B1 (en) | Automatic gain control | |
| CA2257461C (en) | Hearing aid with improved percentile estimator | |
| KR100251694B1 (ko) | 자동이득제어장치 | |
| JPH0715281A (ja) | ノイズシェーピング装置 | |
| JP3211644B2 (ja) | 自動利得制御回路 | |
| JPH05343994A (ja) | アナログ信号レベル変換回路 | |
| US6748092B1 (en) | Hearing aid with improved percentile estimator | |
| JPS6030446B2 (ja) | 高速書込み型ディジタル自動利得制御回路 | |
| JP2005214849A (ja) | 自動利得制御回路 | |
| JPH05206769A (ja) | 自動利得制御回路 | |
| JP2001211125A (ja) | 検波回路 | |
| JPS646479B2 (ja) | ||
| JPS63242011A (ja) | 利得制御回路 | |
| JP4769549B2 (ja) | 無線送信装置 | |
| JPH01311612A (ja) | 広ダイナミックリニア増幅回路 | |
| KR950006745B1 (ko) | 절대평균을 이용한 디지틀 음절압신기 | |
| JPH0356481B2 (ja) |