JPH0450785B2 - - Google Patents
Info
- Publication number
- JPH0450785B2 JPH0450785B2 JP24972985A JP24972985A JPH0450785B2 JP H0450785 B2 JPH0450785 B2 JP H0450785B2 JP 24972985 A JP24972985 A JP 24972985A JP 24972985 A JP24972985 A JP 24972985A JP H0450785 B2 JPH0450785 B2 JP H0450785B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- bits
- rom
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000000872 buffer Substances 0.000 claims description 3
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 12
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 12
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、FSK型変調器に関し、更に詳しく
は、伝送速度0［bit／sec］のデイジタル伝送方
式において、１タイムスロツトＴ＝１／0［sec］
の中に論理“１”または“０”のビツト情報を持
たせるために、振幅が同一で互いに周波数の異な
る２つの周期波形をそれぞれ論理“１”、“０”に
対応させ、さらに隣り合つたビツトにおける波形
間で位相の連続性が保たれるように論理“１”
“０”の波形にそれぞれ２つの異なる位相のモー
ドを与え、こうして得られた４つの波形に情報を
持たせてデイジタル伝送を行うFSK（Frequency
Shift Keying）送信回路に関するものである。
は、伝送速度0［bit／sec］のデイジタル伝送方
式において、１タイムスロツトＴ＝１／0［sec］
の中に論理“１”または“０”のビツト情報を持
たせるために、振幅が同一で互いに周波数の異な
る２つの周期波形をそれぞれ論理“１”、“０”に
対応させ、さらに隣り合つたビツトにおける波形
間で位相の連続性が保たれるように論理“１”
“０”の波形にそれぞれ２つの異なる位相のモー
ドを与え、こうして得られた４つの波形に情報を
持たせてデイジタル伝送を行うFSK（Frequency
Shift Keying）送信回路に関するものである。
なお、“１”、“０”の波形として、伝送速度に
等しい周波数0の周期波形の一周期分（以下“0
波形”と呼ぶ）と、その２倍の周期を持つ周期波
形の半周期分（周波数は0／２となり、以下
“0／２波形”と呼ぶ）とを用いた場合はMSK方
式（変調指数を0.5に選んだFSKの一種）と呼ば
れ、送出する１ビツト波形が最も単純となる。以
下、簡単のために、MSK方式に適用した場合に
ついて述べる。
等しい周波数0の周期波形の一周期分（以下“0
波形”と呼ぶ）と、その２倍の周期を持つ周期波
形の半周期分（周波数は0／２となり、以下
“0／２波形”と呼ぶ）とを用いた場合はMSK方
式（変調指数を0.5に選んだFSKの一種）と呼ば
れ、送出する１ビツト波形が最も単純となる。以
下、簡単のために、MSK方式に適用した場合に
ついて述べる。
従来の技術
このような符号として、例えば、第５図に示す
ように、0波形に関数simθ（０≦θ≦2π、−π≦
θ≦πの２モード）の波形、0／２波形に関数
simθ／２（０≦θ≦2π、−2π≦θ≦０の２モード）
の波形を用いる方法がある。ここでは0波形を論
理“１”に、0／２波形を論理“０”に対応させ
ている。第５図から明らかなように、論理“１”
および論理“０”にはそれぞれ２つの状態が存在
する。しかし隣り合つたビツトにおける波形間で
位相の連続性が保たれるためには、現在注目して
いる波形の右隣りに来る次のビツトの波形の状態
は限定される。その状態還移の様子を第６図に示
す。ここで、矢印の始点側は現在注目しているビ
ツトの状態、終点側はその右隣りのビツトの状態
を示す。
ように、0波形に関数simθ（０≦θ≦2π、−π≦
θ≦πの２モード）の波形、0／２波形に関数
simθ／２（０≦θ≦2π、−2π≦θ≦０の２モード）
の波形を用いる方法がある。ここでは0波形を論
理“１”に、0／２波形を論理“０”に対応させ
ている。第５図から明らかなように、論理“１”
および論理“０”にはそれぞれ２つの状態が存在
する。しかし隣り合つたビツトにおける波形間で
位相の連続性が保たれるためには、現在注目して
いる波形の右隣りに来る次のビツトの波形の状態
は限定される。その状態還移の様子を第６図に示
す。ここで、矢印の始点側は現在注目しているビ
ツトの状態、終点側はその右隣りのビツトの状態
を示す。
従来、論理“１”、“０”の送信データをこのよ
うなMSK符号に変換する方法としてROMの異な
る４つのアドレス領域に上記４つの波形のサンプ
ル値データを別々に書き込んでおき、ROMの外
側に設けられた論理回路からの制御により、送出
しようとする情報を含み、かつ直前の波形と位相
が連続した波形を発生するようにROMの上記４
アドレス領域から１つを選択するよう制御し、そ
の選択されたアドレス領域内でカウンタによりア
ドレスをカウントアツプすることにより、選択さ
れた波形のサンプル値データ出力を得、これを
Ｄ／Ａ変換することによりアナログ的な波形を送
出する方法がある。
うなMSK符号に変換する方法としてROMの異な
る４つのアドレス領域に上記４つの波形のサンプ
ル値データを別々に書き込んでおき、ROMの外
側に設けられた論理回路からの制御により、送出
しようとする情報を含み、かつ直前の波形と位相
が連続した波形を発生するようにROMの上記４
アドレス領域から１つを選択するよう制御し、そ
の選択されたアドレス領域内でカウンタによりア
ドレスをカウントアツプすることにより、選択さ
れた波形のサンプル値データ出力を得、これを
Ｄ／Ａ変換することによりアナログ的な波形を送
出する方法がある。
発明が解決しようとする問題点
しかしながら、このような回路構成では、
ROMの外側に設けられ、ROMに書き込まれた
４つの波形から１つを選択する制御信号を発生す
る論理回路が必要となる分だけ回路が複雑となる
という欠点があつた。
ROMの外側に設けられ、ROMに書き込まれた
４つの波形から１つを選択する制御信号を発生す
る論理回路が必要となる分だけ回路が複雑となる
という欠点があつた。
本発明は従来の技術に内在する上記欠点を解消
する為になされたものであり、従つて本発明の目
的は、比較的簡単に構成できると共に、的確な動
作を実現できる新規なFSK型変調器を提供する
ことにある。
する為になされたものであり、従つて本発明の目
的は、比較的簡単に構成できると共に、的確な動
作を実現できる新規なFSK型変調器を提供する
ことにある。
問題点を解決するための手段
上記目的を達成する為に、本発明による送信回
路は、第１図に示すように、２つの位相モードを
有する論理“１”の波形および２つの位相モード
を有する論理“０”の波形の計４種の波形のうち
から一つを選択する情報を与える３ビツト、すな
わち送るべきデータが“１”か“０”かを指定す
るデードビツトＤと、送るべきデータの直前のデ
ータが“１”であつたか“０”であつたかを指定
するモードビツトM0と、送るべきデータの直前
のデータが２つの異なる位相の波形のどちらであ
つたかを指定するモードビツトM1と、その３ビ
ツトＤ、M0、M1の条件によつて確定され、直前
の波形と位相連続の条件を満足し、かつ送るべき
情報を含んだ送出波形のサンプリングポイントを
指定するアドレスビツトALSB〜AMSBと、波形を送
出するか情報を持たない一定のDCレベル出力を
送出するかを切換えるイネーブルビツトENとを
合成したビツト情報
EN｜Ｄ｜M0｜M1｜ALSB｜……｜AMSBをア
ドレス入力に持ち、各アドレスに、現在送出して
いるデータが“１”か“０”かを区別するモード
ビツトM0と、現在送出しているデータの波形が
２つの異なる位相の波形のどちらかであるかを区
別するためのモードビツトM1と、現在送出して
いる波形の現サンプリングポイントにおける振幅
情報の２進化データビツトOLSB〜OMSBとを合成し
たビツト情報M0｜M1｜OLSB｜……｜OMSBか
らなるデータが書き込まれたROM１と、ROM
１の出力の上位２ビツトM0、M1及び外部から印
加されたデータビツトＤ、イネーブルビツトEN
の合計４ビツトEN｜Ｄ｜M0｜M1を伝送速度
0のクロツクでラツチするラツチ回路２と、
ROM１のアドレスALSB〜AMSBを順次カウントア
ツプさせるためのカウンタ３と、ROM１の送信
波形振幅情報出力ビツトOLSB〜OMSBを安定なタイ
ミングでラツチするラツチ回路４と、ラツチ回路
４を経た送信波形振幅情報ビツトをアナログ的な
電圧振幅に変換するデイジタル／アナログ変換回
路５と、そのアナログ出力をバツフアするドライ
バ６とにより構成される。
路は、第１図に示すように、２つの位相モードを
有する論理“１”の波形および２つの位相モード
を有する論理“０”の波形の計４種の波形のうち
から一つを選択する情報を与える３ビツト、すな
わち送るべきデータが“１”か“０”かを指定す
るデードビツトＤと、送るべきデータの直前のデ
ータが“１”であつたか“０”であつたかを指定
するモードビツトM0と、送るべきデータの直前
のデータが２つの異なる位相の波形のどちらであ
つたかを指定するモードビツトM1と、その３ビ
ツトＤ、M0、M1の条件によつて確定され、直前
の波形と位相連続の条件を満足し、かつ送るべき
情報を含んだ送出波形のサンプリングポイントを
指定するアドレスビツトALSB〜AMSBと、波形を送
出するか情報を持たない一定のDCレベル出力を
送出するかを切換えるイネーブルビツトENとを
合成したビツト情報
EN｜Ｄ｜M0｜M1｜ALSB｜……｜AMSBをア
ドレス入力に持ち、各アドレスに、現在送出して
いるデータが“１”か“０”かを区別するモード
ビツトM0と、現在送出しているデータの波形が
２つの異なる位相の波形のどちらかであるかを区
別するためのモードビツトM1と、現在送出して
いる波形の現サンプリングポイントにおける振幅
情報の２進化データビツトOLSB〜OMSBとを合成し
たビツト情報M0｜M1｜OLSB｜……｜OMSBか
らなるデータが書き込まれたROM１と、ROM
１の出力の上位２ビツトM0、M1及び外部から印
加されたデータビツトＤ、イネーブルビツトEN
の合計４ビツトEN｜Ｄ｜M0｜M1を伝送速度
0のクロツクでラツチするラツチ回路２と、
ROM１のアドレスALSB〜AMSBを順次カウントア
ツプさせるためのカウンタ３と、ROM１の送信
波形振幅情報出力ビツトOLSB〜OMSBを安定なタイ
ミングでラツチするラツチ回路４と、ラツチ回路
４を経た送信波形振幅情報ビツトをアナログ的な
電圧振幅に変換するデイジタル／アナログ変換回
路５と、そのアナログ出力をバツフアするドライ
バ６とにより構成される。
実施例
次に本発明をその好ましい一実施例について図
面を参照しながら更に詳細に説明する。
面を参照しながら更に詳細に説明する。
第１図は本発明の一実施例を示す送信回路のブ
ロツク構成図である。本送信回路は、２つの位相
モードを有する論理“１”の波形および２つの位
相モードを有する論理“０”の波形の計４種の波
形のうちから一つを選択する情報を与える３ビツ
ト、すなわち送るべきデータが“１”か“０”か
を指定するデータビツトＤと、送るべきデータの
直前のデータが“１”であつたか“０”であつた
かを指定するデータビツトM0と、送るべきデー
タの直前のデータが２つの異なる位相の波形のど
ちらであつたかを指定するデータビツトM1と、
その３ビツトＤ、M0、M1の条件によつて確定さ
れ、直前の波形と位相連続の条件を満足し、かつ
送るべき情報を含んだ送出波形のサンプリングポ
イントを指定するアドレスビツトALSB〜AMSBと、
波形を送出するか情報を持たない一定のDCレベ
ル出力を送出するかを切換えるイネーブルビツト
ENとを合成したビツト情報
EN｜Ｄ｜M0｜M1｜ALSB｜……｜AMSBをア
ドレス入力に持ち、各アドレスに現在送出してい
るデータが“１”か“０”かを区別するモードビ
ツトM0と、現在送出しているデータの波形が２
つの異なる位相の波形のどちらかであるかを区別
するためのモードビツトM1と、現在送出してい
る波形の、現サンプリングポイントにおける振幅
情報の２進化データビツトOLSB〜OMSBとを合成し
たビツト情報M0｜M1｜OLSB｜……｜OMSBか
らなるデータが書き込まれたROM１と、ROM
１の出力の上位２ビツトM0、M1及び外部から印
加されるデータビツトＤ、イネーブルビツトEN
の合計４ビツトEN｜Ｄ｜M0｜M1を伝送速度
0のクロツクでラツチするラツチ回路２と、
ROM１のアドレスALSB〜AMSBを順次カウントア
ツプさせるためのカウンタ３と、ROM１の送信
波形振幅情報出力ビツトOLSB〜OMSBを安定なタイ
ミングでラツチするラツチ回路４と、ラツチ回路
４を経た送信波形振幅情報ビツトをアナログ的な
電圧振幅に変換するデイジタル／アナログ変換回
路５と、そのアナログ出力をバツフアするドライ
バ６とにより構成される。
ロツク構成図である。本送信回路は、２つの位相
モードを有する論理“１”の波形および２つの位
相モードを有する論理“０”の波形の計４種の波
形のうちから一つを選択する情報を与える３ビツ
ト、すなわち送るべきデータが“１”か“０”か
を指定するデータビツトＤと、送るべきデータの
直前のデータが“１”であつたか“０”であつた
かを指定するデータビツトM0と、送るべきデー
タの直前のデータが２つの異なる位相の波形のど
ちらであつたかを指定するデータビツトM1と、
その３ビツトＤ、M0、M1の条件によつて確定さ
れ、直前の波形と位相連続の条件を満足し、かつ
送るべき情報を含んだ送出波形のサンプリングポ
イントを指定するアドレスビツトALSB〜AMSBと、
波形を送出するか情報を持たない一定のDCレベ
ル出力を送出するかを切換えるイネーブルビツト
ENとを合成したビツト情報
EN｜Ｄ｜M0｜M1｜ALSB｜……｜AMSBをア
ドレス入力に持ち、各アドレスに現在送出してい
るデータが“１”か“０”かを区別するモードビ
ツトM0と、現在送出しているデータの波形が２
つの異なる位相の波形のどちらかであるかを区別
するためのモードビツトM1と、現在送出してい
る波形の、現サンプリングポイントにおける振幅
情報の２進化データビツトOLSB〜OMSBとを合成し
たビツト情報M0｜M1｜OLSB｜……｜OMSBか
らなるデータが書き込まれたROM１と、ROM
１の出力の上位２ビツトM0、M1及び外部から印
加されるデータビツトＤ、イネーブルビツトEN
の合計４ビツトEN｜Ｄ｜M0｜M1を伝送速度
0のクロツクでラツチするラツチ回路２と、
ROM１のアドレスALSB〜AMSBを順次カウントア
ツプさせるためのカウンタ３と、ROM１の送信
波形振幅情報出力ビツトOLSB〜OMSBを安定なタイ
ミングでラツチするラツチ回路４と、ラツチ回路
４を経た送信波形振幅情報ビツトをアナログ的な
電圧振幅に変換するデイジタル／アナログ変換回
路５と、そのアナログ出力をバツフアするドライ
バ６とにより構成される。
次に本送信回路の動作について説明する。ま
ず、第６図に示す状態還移図を参照すると、４種
の波形を実現するために４つの状態が存在し、各
状態から次へ移る場合、送出する情報が“１”か
“０”かで２通りの状態変化が存在し、全体とし
て４×２＝８通りの状態変化を実現する必要があ
る（同図中ａ〜ｈで示す）。
ず、第６図に示す状態還移図を参照すると、４種
の波形を実現するために４つの状態が存在し、各
状態から次へ移る場合、送出する情報が“１”か
“０”かで２通りの状態変化が存在し、全体とし
て４×２＝８通りの状態変化を実現する必要があ
る（同図中ａ〜ｈで示す）。
次に第２図には、この８通りの状態変化に関連
し、変化前の状態を示すモードビツトM0、M1と
送出すべきデータを指定するデータビツトＤと、
波形を送出するか情報を持たない一定DCレベル
力波形を送出するかを切換えるイネーブルビツト
ENと、送出波形のサンプリングポイントを指定
するアドレスALSB〜AMSBとからなるROM１のア
ドレス情報
EN｜Ｄ｜M0｜M1｜ALSB｜……｜AMSBと、
変化後の状態を示すモードビツトM0、M1と、変
化後の状態での送出波形の各サンプリングポイン
トにおけるサンプル値データOLSB〜OMSBとからな
るROM１の出力データ情報
M0｜M1｜OLSB｜……｜OMSBとの対応を示し
ている。なお、第２図のアドレスビツトALSB〜
AMSB、データビツトOLSB〜OMSBについての具体例
として、Ａ＝４ビツト、Ｏ＝６ビツト、0波形：
simθ、0／２波形：simθ／２としたときの１タ
イムスロツトＴ＝１／0［sec］内のアドレスとデ
ータの対応を第３図に、またそのときの送出波形
の概形を第４図に示す。
し、変化前の状態を示すモードビツトM0、M1と
送出すべきデータを指定するデータビツトＤと、
波形を送出するか情報を持たない一定DCレベル
力波形を送出するかを切換えるイネーブルビツト
ENと、送出波形のサンプリングポイントを指定
するアドレスALSB〜AMSBとからなるROM１のア
ドレス情報
EN｜Ｄ｜M0｜M1｜ALSB｜……｜AMSBと、
変化後の状態を示すモードビツトM0、M1と、変
化後の状態での送出波形の各サンプリングポイン
トにおけるサンプル値データOLSB〜OMSBとからな
るROM１の出力データ情報
M0｜M1｜OLSB｜……｜OMSBとの対応を示し
ている。なお、第２図のアドレスビツトALSB〜
AMSB、データビツトOLSB〜OMSBについての具体例
として、Ａ＝４ビツト、Ｏ＝６ビツト、0波形：
simθ、0／２波形：simθ／２としたときの１タ
イムスロツトＴ＝１／0［sec］内のアドレスとデ
ータの対応を第３図に、またそのときの送出波形
の概形を第４図に示す。
本発明に係る送信回路の主な特徴として、
ROM１の出力の上位２ビツトM0、M1をラツチ
回路で１タイムスロツトの間保持し、ROM１の
アドレスの上位２ビツトM0、M1へ入力すること
により、次の状態変化の際の変化前の状態を指定
する情報をROM１自身が発生するようにしてい
る点にある。
ROM１の出力の上位２ビツトM0、M1をラツチ
回路で１タイムスロツトの間保持し、ROM１の
アドレスの上位２ビツトM0、M1へ入力すること
により、次の状態変化の際の変化前の状態を指定
する情報をROM１自身が発生するようにしてい
る点にある。
発明の効果
以上の説明から明らかなように、本発明による
MSK型変調器は、ROMの使用アドレスビツトの
上位４ビツトおよび使用出力ビツトの上位２ビツ
トを、送信波形切換制御用に割り当て、この
ROMの出力ビツトの上位２ビツトおよび外部か
ら印加される入力信号ビツト（２ビツト）の合計
４ビツトをラツチ回路で１タイムスロツトＴ＝
１／0〔sec〕の間保持し、ROMのアドレスの上
位４ビツトへ入力し、現タイムスロツトにおける
送出波形が、直前のタイムスロツトにおいて送出
された波形の状態（“１”、“０”の区別および、
２つの異なる位相波形の区別）と、現在送出しよ
うとしている情報（“１”、“０”）とにより、自動
的に決定されるようにROMがそれ自身のアドレ
ス領域を選択するよう制御するように構成するこ
とにより、位相連続状態還移の条件を満足するよ
うに送出波形を切り換えるための複雑な論理回路
を排除でき、全体として回路を簡素化する効果が
発揮される。
MSK型変調器は、ROMの使用アドレスビツトの
上位４ビツトおよび使用出力ビツトの上位２ビツ
トを、送信波形切換制御用に割り当て、この
ROMの出力ビツトの上位２ビツトおよび外部か
ら印加される入力信号ビツト（２ビツト）の合計
４ビツトをラツチ回路で１タイムスロツトＴ＝
１／0〔sec〕の間保持し、ROMのアドレスの上
位４ビツトへ入力し、現タイムスロツトにおける
送出波形が、直前のタイムスロツトにおいて送出
された波形の状態（“１”、“０”の区別および、
２つの異なる位相波形の区別）と、現在送出しよ
うとしている情報（“１”、“０”）とにより、自動
的に決定されるようにROMがそれ自身のアドレ
ス領域を選択するよう制御するように構成するこ
とにより、位相連続状態還移の条件を満足するよ
うに送出波形を切り換えるための複雑な論理回路
を排除でき、全体として回路を簡素化する効果が
発揮される。
なお、以上の説明では簡単のためにMSK方式
にのみ触れたが、本発明をFSK方式に適用した
場合も同様な効果が得られることは言うまでもな
い。
にのみ触れたが、本発明をFSK方式に適用した
場合も同様な効果が得られることは言うまでもな
い。
第１図は本発明によるMSK型変調器の一実施
例を示すブロツク構成図、第２図は第１図中の
ROM１のアドレスとデータとの対応付けの実施
例を示した対応表（EN＝０のアドレスには“０”
“１”波形、EN＝１のアドレスにはDC波形のサ
ンプル値データを書き込んでおく）、第３図は第
２図を補足し第２図のアドレスビツトALSB〜AMSB
出力データビツトOLSB〜OMSBの具体例としてＡ＝
４ビツト、Ｏ＝６ビツト、0波形：simθ、0／２
波形：simθ／２としたときの、A3、A2、A1、A0
の４ビツトで表されるアドレスと、そのときの、
O5、O4、O3、O2、O1、O0の６ビツトで表される
出力波形データビツトとの対応付けの実施例を示
した対応表（この表はEN＝０に対するデータで
あり、EN＝１に対しては全てのデータを右記に
置き換える；O5＝１、O4〜O0＝０）、第４図は第
３図の出力データがＤ／Ａ変換されて得られる送
信波形の概形を示した波形図、第５図は0波形、
0／２波形による４種の１ビツト送信波形図、第
６図は第５図の送信波形の位相連続状態還移図で
ある。 １……ROM（リードオンリメモリ）、２……ラ
ツチ回路、３……カウンタ、４……ラツチ回路、
５……Ｄ／Ａ変換回路、６……ドライバ。
例を示すブロツク構成図、第２図は第１図中の
ROM１のアドレスとデータとの対応付けの実施
例を示した対応表（EN＝０のアドレスには“０”
“１”波形、EN＝１のアドレスにはDC波形のサ
ンプル値データを書き込んでおく）、第３図は第
２図を補足し第２図のアドレスビツトALSB〜AMSB
出力データビツトOLSB〜OMSBの具体例としてＡ＝
４ビツト、Ｏ＝６ビツト、0波形：simθ、0／２
波形：simθ／２としたときの、A3、A2、A1、A0
の４ビツトで表されるアドレスと、そのときの、
O5、O4、O3、O2、O1、O0の６ビツトで表される
出力波形データビツトとの対応付けの実施例を示
した対応表（この表はEN＝０に対するデータで
あり、EN＝１に対しては全てのデータを右記に
置き換える；O5＝１、O4〜O0＝０）、第４図は第
３図の出力データがＤ／Ａ変換されて得られる送
信波形の概形を示した波形図、第５図は0波形、
0／２波形による４種の１ビツト送信波形図、第
６図は第５図の送信波形の位相連続状態還移図で
ある。 １……ROM（リードオンリメモリ）、２……ラ
ツチ回路、３……カウンタ、４……ラツチ回路、
５……Ｄ／Ａ変換回路、６……ドライバ。
Claims (1)
- １ FSK方式において、同一振幅で互いに周波
数の異なる２つの波形のサンプル値データを８つ
のアドレス領域に記憶するROMと、前記ROM
の８つのアドレス領域のうちから１つを選択する
情報を１タイムスロツトの間保持する第１のラツ
チ回路と、前記ROMの選択されたアドレス領域
内においてアドレスを順次切り換えるためのカウ
ンタと、前記ROMから出力される送出波形のサ
ンプル値データを一時的に保持する第２のラツチ
回路と、前記第２のラツチ回路を経た送出波形の
サンプル値データをアナログ的な電圧振幅に変換
するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路のア
ナログ出力をバツフアするドライバとを具備し、
前記ROMに書き込んでおくデータとして、現在
送出している波形が“１”であるか“０”である
かを区別するためのモードビツトと、現在送出し
ている波形が２つの異なる位相の波形のどちらで
あるかを区別するためのモードビツトの計２ビツ
トを追加し、前記ROMから出力されるこの２ビ
ツトを前記第１のラツチ回路を介して前記ROM
のアドレスへ入力していることを特徴とする
FSK型変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24972985A JPS62109459A (ja) | 1985-11-07 | 1985-11-07 | Ｆｓｋ型変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24972985A JPS62109459A (ja) | 1985-11-07 | 1985-11-07 | Ｆｓｋ型変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62109459A JPS62109459A (ja) | 1987-05-20 |
| JPH0450785B2 true JPH0450785B2 (ja) | 1992-08-17 |
Family
ID=17197332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24972985A Granted JPS62109459A (ja) | 1985-11-07 | 1985-11-07 | Ｆｓｋ型変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109459A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302553A (ja) * | 1991-03-29 | 1992-10-26 | Mitsui Mining & Smelting Co Ltd | スペクトラム拡散通信用送信機および受信機、並びにスペクトラム拡散通信装置 |
| JPH0543641U (ja) * | 1991-11-05 | 1993-06-11 | 横河電機株式会社 | デイジタル変調用ｉｑ信号発生器 |
-
1985
- 1985-11-07 JP JP24972985A patent/JPS62109459A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62109459A (ja) | 1987-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387364A (en) | Method and apparatus for reducing DC components in a digital information signal | |
| US4866544A (en) | Data modulation and demodulation system for magnetic recording system | |
| US4368439A (en) | Frequency shift keying system | |
| JPH0118615B2 (ja) | ||
| JPH0463581B2 (ja) | ||
| US4674084A (en) | Network system | |
| GB1396923A (en) | Data communication system | |
| JPH0450785B2 (ja) | ||
| JPH10247377A (ja) | タイムコード生成装置 | |
| US3632876A (en) | Binary to pulse waveform converter | |
| JPS5938771B2 (ja) | Ｐｃｍ文字からステツプ状アナログ信号を発生する復号器 | |
| SU1700585A1 (ru) | Способ магнитной записи цифровой информации | |
| KR900702529A (ko) | 3부분 엔코더 회로 | |
| KR850007174A (ko) | 디지탈 아날로그 콘버터 | |
| US4637047A (en) | Level indication apparatus for digitally encoded audio signal data | |
| US4806907A (en) | Apparatus and method for digital data transmission | |
| JP2615588B2 (ja) | デイジタルパルス復調回路 | |
| JP3270576B2 (ja) | ヘッド位置制御信号供給装置 | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| SU1160589A1 (ru) | Частотный модул тор | |
| KR910009477Y1 (ko) | 디지탈 오디오 데이타의 바이-페이즈 변조회로 | |
| SU1538170A1 (ru) | Генератор базисных функций Аристова | |
| JPH0445176Y2 (ja) | ||
| KR950013809B1 (ko) | 블럭 바이폴라 통신시스템 | |
| JP2604740B2 (ja) | アナログ−デジタル変換器 |