JPH0450962B2 - - Google Patents
Info
- Publication number
- JPH0450962B2 JPH0450962B2 JP60050513A JP5051385A JPH0450962B2 JP H0450962 B2 JPH0450962 B2 JP H0450962B2 JP 60050513 A JP60050513 A JP 60050513A JP 5051385 A JP5051385 A JP 5051385A JP H0450962 B2 JPH0450962 B2 JP H0450962B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- outputs
- frequency
- pulse train
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 44
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- FHKPLLOSJHHKNU-INIZCTEOSA-N [(3S)-3-[8-(1-ethyl-5-methylpyrazol-4-yl)-9-methylpurin-6-yl]oxypyrrolidin-1-yl]-(oxan-4-yl)methanone Chemical compound C(C)N1N=CC(=C1C)C=1N(C2=NC=NC(=C2N=1)O[C@@H]1CN(CC1)C(=O)C1CCOCC1)C FHKPLLOSJHHKNU-INIZCTEOSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、機械的回転位置・速度の検出に用い
られているレゾルバなどの回転角度検出器から出
力される検出信号e0の位相の変化に位相追尾する
位相ロツクド・ループ回路を用いた位置・速度検
出回路に関するもので、特に高い安定度をもつて
位相ロツクド・ループ動作を有することを特長と
した位相ロツクド・ループ方式位置・速度検出回
路に関するものである。
られているレゾルバなどの回転角度検出器から出
力される検出信号e0の位相の変化に位相追尾する
位相ロツクド・ループ回路を用いた位置・速度検
出回路に関するもので、特に高い安定度をもつて
位相ロツクド・ループ動作を有することを特長と
した位相ロツクド・ループ方式位置・速度検出回
路に関するものである。
［従来の技術］
従来、工作機械，ロボツト等の分野において、
位置制御や速度制御には各種の位置・速度検出器
を必要とし、特に電磁機器で高信頼度で回転角度
を検出するレゾルバが位置・速度検出用として数
多く利用されている。
位置制御や速度制御には各種の位置・速度検出器
を必要とし、特に電磁機器で高信頼度で回転角度
を検出するレゾルバが位置・速度検出用として数
多く利用されている。
このレゾルバ利用の場合に、例えば周波数の
二相励磁電圧ex，ey（ex＝sinωt，ey＝cosωt、こ
こでω＝2π）で磁極対数Ｐのレゾルバを励磁す
ると、レゾルバ回転軸の機械的回転角θnの変化に
応じて、レゾルバの出力巻線（検出巻線とも称
す）から検出信号e0〔e0−sin（ωt±Ｐ・θn）〕が出
力される。この検出信号e0の位相±Ｐ・θnの変化
を電子回路で信号処理を行ない、その結果から得
られるパルス列信号、デジタル信号およびアナロ
グ信号を所要の位置・速度検出信号とするために
種々の信号処理手段が工夫されている。この信号
処理のための有効な手段として、前記検出信号e0
の位相±Ｐ・θnの変化に応じた位相追尾動作、す
なわち位相ロツクド・ループ（以下、PLLと記
す）動作を行なうPLL回路を用いるPLL方式位
置・速度検出法がある。
二相励磁電圧ex，ey（ex＝sinωt，ey＝cosωt、こ
こでω＝2π）で磁極対数Ｐのレゾルバを励磁す
ると、レゾルバ回転軸の機械的回転角θnの変化に
応じて、レゾルバの出力巻線（検出巻線とも称
す）から検出信号e0〔e0−sin（ωt±Ｐ・θn）〕が出
力される。この検出信号e0の位相±Ｐ・θnの変化
を電子回路で信号処理を行ない、その結果から得
られるパルス列信号、デジタル信号およびアナロ
グ信号を所要の位置・速度検出信号とするために
種々の信号処理手段が工夫されている。この信号
処理のための有効な手段として、前記検出信号e0
の位相±Ｐ・θnの変化に応じた位相追尾動作、す
なわち位相ロツクド・ループ（以下、PLLと記
す）動作を行なうPLL回路を用いるPLL方式位
置・速度検出法がある。
従来のPLL方式位置・速度検出法の基本動作
を説明するために、第８図に従来のPLL方式検
出回路のブロツク図を示す。第８図において、１
は前述の検出信号e0〔＝sin（ωt±Ｐ・θn±Δθ）〕
と後述するフイードバツク信号epa〔＝cos（ωt±
Ｐ・θn）〕とを入力信号として、二つの信号e0・
e0aの位相差±Δθに比例した直流電圧の信号E1を
出力する位相検出器である。なお、ここで、取扱
う位相検出器１の特性上、上記のように正弦波の
信号e0と余弦波の信号e0aとの位相差（π／２）±
Δθのうちの位相±Δθの変化のみを取扱う。ま
た、位相±Ｐ・θnの変化を周波数Δで表わすと
次の(1)式で与えられる。記号θ・nは回転θnの速度
で、１秒間に１回転の単位（rps）をもつもので
ある。
を説明するために、第８図に従来のPLL方式検
出回路のブロツク図を示す。第８図において、１
は前述の検出信号e0〔＝sin（ωt±Ｐ・θn±Δθ）〕
と後述するフイードバツク信号epa〔＝cos（ωt±
Ｐ・θn）〕とを入力信号として、二つの信号e0・
e0aの位相差±Δθに比例した直流電圧の信号E1を
出力する位相検出器である。なお、ここで、取扱
う位相検出器１の特性上、上記のように正弦波の
信号e0と余弦波の信号e0aとの位相差（π／２）±
Δθのうちの位相±Δθの変化のみを取扱う。ま
た、位相±Ｐ・θnの変化を周波数Δで表わすと
次の(1)式で与えられる。記号θ・nは回転θnの速度
で、１秒間に１回転の単位（rps）をもつもので
ある。
Δ＝Ｐ・θ・n／2π (1)
第８図の２は前記の信号E1を比例・積分増幅
して直流電圧の信号E2を出力する比例・積分増
幅器（以下PI増幅器と記す）、３は該信号E2を入
力信号として該信号E2の電圧値に比例した周波
数を有するパルス列信号P1を出力する電圧制御
発振器（以下、VC発振器と記す）、４は該パルス
列信号P1のパルス数を計数して２進数のデジタ
ル信号D1（例えば8bitの２進数）、および２進数で
変化して基本周波数よりも高い周波数Ｋ（±
Δ）（Ｋは比較的大きい正整数で、例えば28〜
210）を有するパルス列信号P2を出力する２進数
の計数回路、５は前記のデジタル信号D1をアド
レス端子に入力して、該信号D1のデジタル値に
対応して余弦波状のデジタル信号D2を出力しう
るように予めデジタル値を記憶していて信号変換
動作をするメモリ回路、６は該デジタル信号D2
をアナログ量の余弦波フイードバツク信号e0a〔＝
cos（ωt±Ｐ・θn）〕に変換して出力するデジタ
ル・アナログ変換器（以下、Ｄ／Ａ変換器と記
す）である。
して直流電圧の信号E2を出力する比例・積分増
幅器（以下PI増幅器と記す）、３は該信号E2を入
力信号として該信号E2の電圧値に比例した周波
数を有するパルス列信号P1を出力する電圧制御
発振器（以下、VC発振器と記す）、４は該パルス
列信号P1のパルス数を計数して２進数のデジタ
ル信号D1（例えば8bitの２進数）、および２進数で
変化して基本周波数よりも高い周波数Ｋ（±
Δ）（Ｋは比較的大きい正整数で、例えば28〜
210）を有するパルス列信号P2を出力する２進数
の計数回路、５は前記のデジタル信号D1をアド
レス端子に入力して、該信号D1のデジタル値に
対応して余弦波状のデジタル信号D2を出力しう
るように予めデジタル値を記憶していて信号変換
動作をするメモリ回路、６は該デジタル信号D2
をアナログ量の余弦波フイードバツク信号e0a〔＝
cos（ωt±Ｐ・θn）〕に変換して出力するデジタ
ル・アナログ変換器（以下、Ｄ／Ａ変換器と記
す）である。
上記のPLL方式検出回路の動作を説明すると、
先ず、位相検出器１において前記二つの信号e0，
e0aを乗算して(2)式に示す信号を得、ローパスフ
イルタ(2)式の第１項の倍周波数成分を除去する
と、位相差±Δθが小さい値のときには±Δθに比
例した直流電圧値の信号E1が出力される。〔(3)式
参照〕 e0×e0a＝sin（ωt±Ｐ・θn±Δθ） ×cos（ωt±Ｐ・θn） ＝（1/2）・sin｛２（ωt±Ｐ・θn）±Δθ） ＋（1/2）・sin（±Δθ） (2) E1＝（1/2）・sin（±Δθ） ≒（1/2）・（±Δθ） (3) 次に、前記の信号Ｅ１をPI増幅器２で増幅し
て信号E2を得る。この信号E2はVC発振器３でパ
ルス列信号P1に変換される。この信号P1の周波
数は信号E2の電圧値に比例する。更に、第９図
に示した各信号の動作波形図を用いて説明を進め
る。上記のVC発振器３から出力されるパルス列
信号P1〔第９図ａ〕を計数回路４に入力すると、
計数回路４は該信号P1のパルス数を計数して、
周波数Ｋ（＋Δ）のパルス列信号P2〔第９図ｂ〕
を出力するとともに、デジタル値が零からD1aま
で繰返し変化しその周期T0〔１／（±Δ）〕を
もつデジタル信号D1〔９図ｃ〕を出力する。該デ
ジタル信号D1をメモリ回路５、Ｄ／Ａ変換器６
を介して信号変換し、余弦波フイードバツク信号
e0a〔第９図ｄ破線〕を得て、該信号を位相検出器
１にフイードバツクする。該信号e0aは信号e0〔第
９図ｄ実線〕と電気角π／２を保つように位相追
尾する。
先ず、位相検出器１において前記二つの信号e0，
e0aを乗算して(2)式に示す信号を得、ローパスフ
イルタ(2)式の第１項の倍周波数成分を除去する
と、位相差±Δθが小さい値のときには±Δθに比
例した直流電圧値の信号E1が出力される。〔(3)式
参照〕 e0×e0a＝sin（ωt±Ｐ・θn±Δθ） ×cos（ωt±Ｐ・θn） ＝（1/2）・sin｛２（ωt±Ｐ・θn）±Δθ） ＋（1/2）・sin（±Δθ） (2) E1＝（1/2）・sin（±Δθ） ≒（1/2）・（±Δθ） (3) 次に、前記の信号Ｅ１をPI増幅器２で増幅し
て信号E2を得る。この信号E2はVC発振器３でパ
ルス列信号P1に変換される。この信号P1の周波
数は信号E2の電圧値に比例する。更に、第９図
に示した各信号の動作波形図を用いて説明を進め
る。上記のVC発振器３から出力されるパルス列
信号P1〔第９図ａ〕を計数回路４に入力すると、
計数回路４は該信号P1のパルス数を計数して、
周波数Ｋ（＋Δ）のパルス列信号P2〔第９図ｂ〕
を出力するとともに、デジタル値が零からD1aま
で繰返し変化しその周期T0〔１／（±Δ）〕を
もつデジタル信号D1〔９図ｃ〕を出力する。該デ
ジタル信号D1をメモリ回路５、Ｄ／Ａ変換器６
を介して信号変換し、余弦波フイードバツク信号
e0a〔第９図ｄ破線〕を得て、該信号を位相検出器
１にフイードバツクする。該信号e0aは信号e0〔第
９図ｄ実線〕と電気角π／２を保つように位相追
尾する。
次に、前記の位相差Δθの変化に対する各部の
信号の変化の関係を示す。
信号の変化の関係を示す。
位相差Δθ進み〔遅れ〕→信号＋E1〔−E1〕→信
号E2増加〔減少〕→信号P1の周波数増加〔減少〕
→信号P2の周波数Ｋ（＋Δ），〔Ｋ（−Δ）〕
→周期T0が小さく〔大きく〕→信号e0aの周波数
Ｋ（＋Δ），〔Ｋ（−Δ）〕→Δθが零になる
。
号E2増加〔減少〕→信号P1の周波数増加〔減少〕
→信号P2の周波数Ｋ（＋Δ），〔Ｋ（−Δ）〕
→周期T0が小さく〔大きく〕→信号e0aの周波数
Ｋ（＋Δ），〔Ｋ（−Δ）〕→Δθが零になる
。
このようなPLL動作状態にあるとき信号e0の位
相±Ｐ・θnの変化を、 (イ) パルス列信号P2の周波数Ｋ（±Δ）の変化 (ロ) デジタル信号D1のデジタル値の変化 (ハ) デジタル信号D1の周期T0の変化 に信号変換して、これらの信号をそれぞれ回転角
θnの変化に応じた位置・速度検出信号とすること
が可能である。
相±Ｐ・θnの変化を、 (イ) パルス列信号P2の周波数Ｋ（±Δ）の変化 (ロ) デジタル信号D1のデジタル値の変化 (ハ) デジタル信号D1の周期T0の変化 に信号変換して、これらの信号をそれぞれ回転角
θnの変化に応じた位置・速度検出信号とすること
が可能である。
［発明が解決しようとする問題点］
以上説明したように、第８図のPLL方式検出
回路のPLL動作において、基本波周波数（±
Δ）の入力信号e0に対するフイードバツク信号
e0aの位相追尾特性を良好にするには、PI増幅器
２の回路定数を調整することによりPLL動作の
安定化を行なつて、ある程度の成果を得られる。
しかしながら、計数回路４から出力される高周波
数Ｋ（±Δ）の信号D2の位相±Ｋ・Ｐ・θnの安
定度を確保するには、従来のPI増幅器の回路定
数の調整による安定化法では困難であり、PLL
動作の安定度を向上させた位置・速度検出信号が
得られないという問題があつた。
回路のPLL動作において、基本波周波数（±
Δ）の入力信号e0に対するフイードバツク信号
e0aの位相追尾特性を良好にするには、PI増幅器
２の回路定数を調整することによりPLL動作の
安定化を行なつて、ある程度の成果を得られる。
しかしながら、計数回路４から出力される高周波
数Ｋ（±Δ）の信号D2の位相±Ｋ・Ｐ・θnの安
定度を確保するには、従来のPI増幅器の回路定
数の調整による安定化法では困難であり、PLL
動作の安定度を向上させた位置・速度検出信号が
得られないという問題があつた。
本発明の目的は、PLL方式位置・速度検出に
おけるPLL動作を高安定化させたことを特徴と
したPLL方式位置・速度検出回路を提供するこ
とにある。
おけるPLL動作を高安定化させたことを特徴と
したPLL方式位置・速度検出回路を提供するこ
とにある。
［問題点を解決するための手段］
上記の問題点を解決するめの本発明の構成を、
実施例に対応する第１図〜第７図及び第９図を用
いて以下に説明する。
実施例に対応する第１図〜第７図及び第９図を用
いて以下に説明する。
先ず特許請求の範囲１の発明の位置・速度検出
回路は、回転角度検出器からの周波数±Δの
正弦波検出信号とe0後述のフイードバツク信号
e0aとを受け両信号の位相差Δθに応じて直流成分
の信号E1を出力する位相検出器１と、前記信号
E1を少なくとも比例増幅して信号E2を出力する
増幅器２と、前記信号E2の電圧に比例した周波
数のパルス列信号P1を出力するVC発振器３と、
前記パルス列信号P1のパルス数を計数して周波
数Ｋ（±Δ）のパルス列信号P2と２進数のデジ
タル信号D1を出力する計数回路４と、前記デジ
タル信号D1のデジタル値に応じた余弦波のデジ
タル信号D2を出力するメモリ回路５と、前記デ
ジタル信号D2を受けてアナログ量の余弦波信号
e0aを出力し該信号を前記位相検出器１にフイー
ドバツクするＤ／Ａ変換器６とからなるPLL方
式位置・速度検出回路において、 一定周波数を有する少なくとも一つのパルス列
信号Pr1を出力するパルス発振器７と、少なくと
も前記パルス列信号Pr1と前記計数回路４からの
パルス列信号P2とを受けて該両信号の周波数の
高低関係に応じて異なる出力端から該両信号の周
波数差の周波数をもつパルス列信号P31又はP32を
出力する周波数差／パルス変換器（以下、Ｆ／Ｐ
変換器と記す）８と、前記パルス列信号P31また
はP32を受けてその周波数に比例した直流の正電
圧信号＋E3または負電圧信号−E3を出力するる
周波数／電圧変換器（以下、Ｆ／Ｖ変換器と記
す）９と、前記信号＋E3または−E3を受けて該
信号の微分成分を有する信号E4を出力し該信号
E4を前記増幅器２またはVC発振器３の入力側に
フイードバツクする微分増幅器１０とを具備する
ものである。
回路は、回転角度検出器からの周波数±Δの
正弦波検出信号とe0後述のフイードバツク信号
e0aとを受け両信号の位相差Δθに応じて直流成分
の信号E1を出力する位相検出器１と、前記信号
E1を少なくとも比例増幅して信号E2を出力する
増幅器２と、前記信号E2の電圧に比例した周波
数のパルス列信号P1を出力するVC発振器３と、
前記パルス列信号P1のパルス数を計数して周波
数Ｋ（±Δ）のパルス列信号P2と２進数のデジ
タル信号D1を出力する計数回路４と、前記デジ
タル信号D1のデジタル値に応じた余弦波のデジ
タル信号D2を出力するメモリ回路５と、前記デ
ジタル信号D2を受けてアナログ量の余弦波信号
e0aを出力し該信号を前記位相検出器１にフイー
ドバツクするＤ／Ａ変換器６とからなるPLL方
式位置・速度検出回路において、 一定周波数を有する少なくとも一つのパルス列
信号Pr1を出力するパルス発振器７と、少なくと
も前記パルス列信号Pr1と前記計数回路４からの
パルス列信号P2とを受けて該両信号の周波数の
高低関係に応じて異なる出力端から該両信号の周
波数差の周波数をもつパルス列信号P31又はP32を
出力する周波数差／パルス変換器（以下、Ｆ／Ｐ
変換器と記す）８と、前記パルス列信号P31また
はP32を受けてその周波数に比例した直流の正電
圧信号＋E3または負電圧信号−E3を出力するる
周波数／電圧変換器（以下、Ｆ／Ｖ変換器と記
す）９と、前記信号＋E3または−E3を受けて該
信号の微分成分を有する信号E4を出力し該信号
E4を前記増幅器２またはVC発振器３の入力側に
フイードバツクする微分増幅器１０とを具備する
ものである。
また、特許請求の範囲２の発明の位置・速度検
出回路は、前記(1)の発明における微分増幅器１０
に変えて、前記信号＋E3または−E3を受け該信
号の異なる微分成分を有する二つの信号E4，E6
を出力し該信号E4を前記増幅器２の入力側にフ
イードバツクするとともに、前記信号E6を前記
VC発振器３の入力側にフイードバツクする微分
増幅器１０を具備するものである。
出回路は、前記(1)の発明における微分増幅器１０
に変えて、前記信号＋E3または−E3を受け該信
号の異なる微分成分を有する二つの信号E4，E6
を出力し該信号E4を前記増幅器２の入力側にフ
イードバツクするとともに、前記信号E6を前記
VC発振器３の入力側にフイードバツクする微分
増幅器１０を具備するものである。
［発明の作用］
本発明は前記(1)の発明の手段において、回転角
度検出器からの周波数±Δの正弦波検出信号
e0を受けるPLL方式検出回路で、位相検出器１、
増幅器２、およびVC発振器３を介して計数回路
４から出力される周波数Ｋ（±Δ）のパルス列
信号P2を、パルス発振器７からの一定周波数の
パルス列信号Pr1とともにＦ／Ｐ変換器８に入力
させて、前記両パルス列信号の周波数の高低関係
に応じてＦ／Ｐ変換器８の異なる出力端から該両
信号の周波数差の周波数Ｋ・Δを有するパルス
列信号P31またはP32を出力させる。そして、この
信号P31またはP32をＦ／Ｖ変換器９に入力させ
て、該信号の周波数に比例した直流の正電圧信号
＋E3または負電圧信号−E3を出力させる。次い
で、この信号＋E3または−E3を微分増幅器１０
に入力させ該信号の微分成分を有する信号E4を
得て、該信号E4を前記増幅器２またはVC発振器
３の入力側にフイードバツクさせる。かかる信号
のフイードバツク作用によりPLL方式検出回路
のPLL動作の安定度が高められる。そして、前
記信号＋E3または−E3の電圧または前記パルス
列信号P2の周波数の変化、あるいは前記デジタ
ル信号D1のデジタル値または周期の変化が、前
記検出信号e0に応じた位置・速度検出信号として
用いられる。これにより、位置・速度の検出精度
が高められる。
度検出器からの周波数±Δの正弦波検出信号
e0を受けるPLL方式検出回路で、位相検出器１、
増幅器２、およびVC発振器３を介して計数回路
４から出力される周波数Ｋ（±Δ）のパルス列
信号P2を、パルス発振器７からの一定周波数の
パルス列信号Pr1とともにＦ／Ｐ変換器８に入力
させて、前記両パルス列信号の周波数の高低関係
に応じてＦ／Ｐ変換器８の異なる出力端から該両
信号の周波数差の周波数Ｋ・Δを有するパルス
列信号P31またはP32を出力させる。そして、この
信号P31またはP32をＦ／Ｖ変換器９に入力させ
て、該信号の周波数に比例した直流の正電圧信号
＋E3または負電圧信号−E3を出力させる。次い
で、この信号＋E3または−E3を微分増幅器１０
に入力させ該信号の微分成分を有する信号E4を
得て、該信号E4を前記増幅器２またはVC発振器
３の入力側にフイードバツクさせる。かかる信号
のフイードバツク作用によりPLL方式検出回路
のPLL動作の安定度が高められる。そして、前
記信号＋E3または−E3の電圧または前記パルス
列信号P2の周波数の変化、あるいは前記デジタ
ル信号D1のデジタル値または周期の変化が、前
記検出信号e0に応じた位置・速度検出信号として
用いられる。これにより、位置・速度の検出精度
が高められる。
また、前記(2)の発明の手段においては、前記の
信号＋E3または−E3を入力させた微分増幅器１
０から、該入力信号の異なる微分成分を有する二
つの信号E4，E6を出力させて、前記信号E4を前
記増幅器２の入力側にフイードバツクするととも
に、前記信号E6を前記VC発振器３の入力側にフ
イードバツクさせる。かかる二つの信号のフイー
ドバツク作用によりPLL方式検出回路のPLL動
作の安定度が極めて高められる。これにより、位
置・速度の検出精度が極めて高められる。
信号＋E3または−E3を入力させた微分増幅器１
０から、該入力信号の異なる微分成分を有する二
つの信号E4，E6を出力させて、前記信号E4を前
記増幅器２の入力側にフイードバツクするととも
に、前記信号E6を前記VC発振器３の入力側にフ
イードバツクさせる。かかる二つの信号のフイー
ドバツク作用によりPLL方式検出回路のPLL動
作の安定度が極めて高められる。これにより、位
置・速度の検出精度が極めて高められる。
［実施例］
以下、図面に基づいて本発明の実施例を説明す
る。第１図において、第８図の符号と同じ符号の
ものは同一動作をする部分である。第１図におい
て、７はパルス発振器で、このパルス発振器は一
定周波数Ｋ・のパルス列信号Pr1および一定周
波数2K・のパルス列信号Pr2を出力する。８は
Ｆ／Ｐ変換器で、このＦ／Ｐ変換器は上記の信号
Pr1・Pr2と、計数回路４から出力される周波数Ｋ
（±Δ）を有するパルス列信号P2とを入力信号
として、信号Pr1とPr2との周波数差±Ｋ・Δの
周波数Ｋ・Δを有し、その差の極性に応じて、
極性が（＋）のときにはパルス列信号P31を出力
し、極性が（−）のときにはパルス列信号P32を
出力する。
る。第１図において、第８図の符号と同じ符号の
ものは同一動作をする部分である。第１図におい
て、７はパルス発振器で、このパルス発振器は一
定周波数Ｋ・のパルス列信号Pr1および一定周
波数2K・のパルス列信号Pr2を出力する。８は
Ｆ／Ｐ変換器で、このＦ／Ｐ変換器は上記の信号
Pr1・Pr2と、計数回路４から出力される周波数Ｋ
（±Δ）を有するパルス列信号P2とを入力信号
として、信号Pr1とPr2との周波数差±Ｋ・Δの
周波数Ｋ・Δを有し、その差の極性に応じて、
極性が（＋）のときにはパルス列信号P31を出力
し、極性が（−）のときにはパルス列信号P32を
出力する。
９はＦ／Ｖ変換器で、このＦ／Ｖ変換器は、上
記の信号P31またはP32を入力信号として、信号
P31（またはP32）の周波数Ｋ・Δに比例した直流
電圧値を有する信号＋E3（または−E3）を出力す
る。１０は微分増幅器で、この微分増幅器は上記
の信号＋E3（または−E3）を入力信号として、該
信号の微分成分からなる二つの信号E4，E6（両者
は微分成分を異にする）を出力する。１１は、位
相検出器１とPI増幅器２との間の信号路線に設
けられ第１の加算器で、この加算器は前記の信号
E1と信号E4とを加減算し、信号E4負フイードバ
ツク信号となるように差動して信号E5を出力す
る。この信号E5がPI増幅器２に入力される。１
２はPI増幅器２とVC発振器３との間の信号路線
に設けられた第２の加算器で、この加算器は前記
信号E2と信号E6とを加減算し、信号E6が負フイ
ードバツク信号となるように作動して信号E7を
出力する。この信号E7がVC発振器３に入力され
る。
記の信号P31またはP32を入力信号として、信号
P31（またはP32）の周波数Ｋ・Δに比例した直流
電圧値を有する信号＋E3（または−E3）を出力す
る。１０は微分増幅器で、この微分増幅器は上記
の信号＋E3（または−E3）を入力信号として、該
信号の微分成分からなる二つの信号E4，E6（両者
は微分成分を異にする）を出力する。１１は、位
相検出器１とPI増幅器２との間の信号路線に設
けられ第１の加算器で、この加算器は前記の信号
E1と信号E4とを加減算し、信号E4負フイードバ
ツク信号となるように差動して信号E5を出力す
る。この信号E5がPI増幅器２に入力される。１
２はPI増幅器２とVC発振器３との間の信号路線
に設けられた第２の加算器で、この加算器は前記
信号E2と信号E6とを加減算し、信号E6が負フイ
ードバツク信号となるように作動して信号E7を
出力する。この信号E7がVC発振器３に入力され
る。
第１図のPLL方式位置・速度検出回路は、上
記の信号E4，E6によるフイードバツク効果によ
り、PLL動作の安定度が極めて良好になる。こ
れにより、入力される検出信号e0に対する出力信
号±E3の電圧に基づいて高精度の位置・速度検
出を行ない得るほか、前記パルス列信号P2の周
波数変化、またはデジタル信号Ｄ１のデジタル値
や周期の変化等に基づいても高精度の位置・速度
検出を行なうことができる。
記の信号E4，E6によるフイードバツク効果によ
り、PLL動作の安定度が極めて良好になる。こ
れにより、入力される検出信号e0に対する出力信
号±E3の電圧に基づいて高精度の位置・速度検
出を行ない得るほか、前記パルス列信号P2の周
波数変化、またはデジタル信号Ｄ１のデジタル値
や周期の変化等に基づいても高精度の位置・速度
検出を行なうことができる。
第２図はＦ／Ｐ変換器８の具体例を示すブロツ
ク図で、８ａは非他的論理和回路（以下、
EXORと記す）、８ｂ及び８ｃはＤ形フリツプフ
ロツプ回路（以下、Ｄ−FF回路と記す）、８ｄは
一般的な４逓倍回路である。第２図において、周
波数２・Ｋ・の信号Pr2をEXOR８ａの一方の
端子に入力し、周波数Ｋ・ｆの信号Pr1を他方の
端子に入力すると、EXOR８ａの出力には信号
Pr1と二相関係にある周波数Ｋ・の信号P21が得
られる。更に、信号Pr1をＤ−FF回路８ｂのＤ端
子に、信号P21をＤ−FF回路８ｃのＤ端子にそれ
ぞれ入力し、周波数Ｋ・（±Δ）の信号P2をＤ
−FF回路８ｂ，８ｃの各CP端子に入力すると、
Ｄ−FF回路８ｂ，８ｃの各出力端子Ｑ（）から
はそれぞれ出力信号P22（22），P23（23）が出力
される。信号22，23は信号P22，P23をそれぞ
れ反転した形の信号である。
ク図で、８ａは非他的論理和回路（以下、
EXORと記す）、８ｂ及び８ｃはＤ形フリツプフ
ロツプ回路（以下、Ｄ−FF回路と記す）、８ｄは
一般的な４逓倍回路である。第２図において、周
波数２・Ｋ・の信号Pr2をEXOR８ａの一方の
端子に入力し、周波数Ｋ・ｆの信号Pr1を他方の
端子に入力すると、EXOR８ａの出力には信号
Pr1と二相関係にある周波数Ｋ・の信号P21が得
られる。更に、信号Pr1をＤ−FF回路８ｂのＤ端
子に、信号P21をＤ−FF回路８ｃのＤ端子にそれ
ぞれ入力し、周波数Ｋ・（±Δ）の信号P2をＤ
−FF回路８ｂ，８ｃの各CP端子に入力すると、
Ｄ−FF回路８ｂ，８ｃの各出力端子Ｑ（）から
はそれぞれ出力信号P22（22），P23（23）が出力
される。信号22，23は信号P22，P23をそれぞ
れ反転した形の信号である。
第３図ａ〜ｄは、上記の信号Pr2，Pr1，P21，
P2の動作波形図で、それぞれの横軸は時間ｔ、
縦軸は各信号のハイレベル，ローレベル状態を示
す。第３図ａ〜ｄにおいて、信号Pr1とP21とは一
定周期Ｔ／Ｋをもつ二相関係にある。そして、信
号P2の周期T0／Ｋは入力信号e0の位相が変化し
ていない（Δ＝０）ときには変化をしないで上
記の周期Ｔ／Ｋと等しく、また、信号e0の位相が
変化している（｜Δ｜＞０）ときには、その位
相の進み（または遅れ）によつて周期が短く（ま
たは長く）なるように変化する。
P2の動作波形図で、それぞれの横軸は時間ｔ、
縦軸は各信号のハイレベル，ローレベル状態を示
す。第３図ａ〜ｄにおいて、信号Pr1とP21とは一
定周期Ｔ／Ｋをもつ二相関係にある。そして、信
号P2の周期T0／Ｋは入力信号e0の位相が変化し
ていない（Δ＝０）ときには変化をしないで上
記の周期Ｔ／Ｋと等しく、また、信号e0の位相が
変化している（｜Δ｜＞０）ときには、その位
相の進み（または遅れ）によつて周期が短く（ま
たは長く）なるように変化する。
更に、信号P2の周波数Ｋ（±Δ）が変化する
と、信号Pr1，P21の各周波数Ｋ・との周波数差
±Ｋ・Δの周期１／（Ｋ・Δ）＝T3の４倍の周
期４・T3を有する二相パルス列信号P22（22），
P23（23）がＤ−FF回路８ｂ，８ｃのＱ（）端
子から出力される。信号P22，P23は、該信号周波
数＋Ｋ・Δ（または−Ｋ・Δ）で変化している
ときには、第４図ａ，ｂ〔または第５図ａ，ｂ〕
に示すように、信号P22が信号P23よりも進み
（または遅れ）方向となる。なお、信号22，
23は前述のように信号P22，P23を反転させた信号
で、互いに二相関係にあるが第４図、第５図には
示していない、上記の信号P22，22，P23，23
を４逓倍回路８ｄに入力すると、その出力端子０
１または０２から信号P31，またはP32が出力され
る。これらの信号P31，P32は前記の周波数差が＋
Ｋ・Δのときには、第４図ｃ，ｄに示すように、
信号P31が出力されて信号P32は出力されず、前記
の周波数差が−Ｋ・Δのときには、５図ｃ，ｄ
に示すように、信号P31は出力されずに信号P32が
出力される。
と、信号Pr1，P21の各周波数Ｋ・との周波数差
±Ｋ・Δの周期１／（Ｋ・Δ）＝T3の４倍の周
期４・T3を有する二相パルス列信号P22（22），
P23（23）がＤ−FF回路８ｂ，８ｃのＱ（）端
子から出力される。信号P22，P23は、該信号周波
数＋Ｋ・Δ（または−Ｋ・Δ）で変化している
ときには、第４図ａ，ｂ〔または第５図ａ，ｂ〕
に示すように、信号P22が信号P23よりも進み
（または遅れ）方向となる。なお、信号22，
23は前述のように信号P22，P23を反転させた信号
で、互いに二相関係にあるが第４図、第５図には
示していない、上記の信号P22，22，P23，23
を４逓倍回路８ｄに入力すると、その出力端子０
１または０２から信号P31，またはP32が出力され
る。これらの信号P31，P32は前記の周波数差が＋
Ｋ・Δのときには、第４図ｃ，ｄに示すように、
信号P31が出力されて信号P32は出力されず、前記
の周波数差が−Ｋ・Δのときには、５図ｃ，ｄ
に示すように、信号P31は出力されずに信号P32が
出力される。
第６図はＦ／Ｖ変換器９の具体例を示す回路図
で、R1〜R4は抵抗器、C1，C2はコンデンサ，Ａ
は増幅器である。同図において、入力信号P31（ま
はP32）が第４図ｃ〔または第５図ｄ〕に示すよう
な周波数Ｋ・Δのパルス列信号で入力されると、
抵抗−コンデンサ回路（C1R1及びC2R2回路）に
より平滑され増幅器Ａで増幅されて、直流電圧の
信号＋E3（または−E3）が出力される。
で、R1〜R4は抵抗器、C1，C2はコンデンサ，Ａ
は増幅器である。同図において、入力信号P31（ま
はP32）が第４図ｃ〔または第５図ｄ〕に示すよう
な周波数Ｋ・Δのパルス列信号で入力されると、
抵抗−コンデンサ回路（C1R1及びC2R2回路）に
より平滑され増幅器Ａで増幅されて、直流電圧の
信号＋E3（または−E3）が出力される。
第７図は入力信号P31，P32の周波数Ｋ・Δに
対する出力信号±E3の電圧値の特性を示すもの
で、前記の周波数差が＋Ｋ・Δのときには出力
信号は＋E3（曲線Ａで表わす）となり、周波数差
が−Ｋ・Δのときには出力信号−E3（曲線Ｂで表
す）となる。
対する出力信号±E3の電圧値の特性を示すもの
で、前記の周波数差が＋Ｋ・Δのときには出力
信号は＋E3（曲線Ａで表わす）となり、周波数差
が−Ｋ・Δのときには出力信号−E3（曲線Ｂで表
す）となる。
次に、第１図の実施例の変形例を述べる。上記
の実施例においては、Ｆ／Ｐ変換器８に対して計
数回路４から周波数Ｋ（±Δ）のパルス列信号
P2を、またパルス発振器７から周波数Ｋ・の
パルス列信号Pr1および周波数２・Ｋ・のパル
ス列信号Pr2をそれぞれ入力してパルス列信号P31
またはP32を得たが、信号Pr2の代わりに、計数回
路４から信号P2と別に周波数2K（±Δ）のパ
ルス列信号P2′を出力させて、第１図における信
号P2の代わりに上記の信号Pr1を、又第１図の信
号Pr2の代わりに上記の信号P2′を、更に第１図の
Pr1の代わりに上記の信号P2をそれぞれ用いても
上記の実施例と同様にパルス列信号P31又はP32を
得ることができる。要するにＦ／Ｐ変換器８は、
少なくとも上記の信号P2及び信号Pr1の入力に基
づいて信号P31又はP32を出力する。
の実施例においては、Ｆ／Ｐ変換器８に対して計
数回路４から周波数Ｋ（±Δ）のパルス列信号
P2を、またパルス発振器７から周波数Ｋ・の
パルス列信号Pr1および周波数２・Ｋ・のパル
ス列信号Pr2をそれぞれ入力してパルス列信号P31
またはP32を得たが、信号Pr2の代わりに、計数回
路４から信号P2と別に周波数2K（±Δ）のパ
ルス列信号P2′を出力させて、第１図における信
号P2の代わりに上記の信号Pr1を、又第１図の信
号Pr2の代わりに上記の信号P2′を、更に第１図の
Pr1の代わりに上記の信号P2をそれぞれ用いても
上記の実施例と同様にパルス列信号P31又はP32を
得ることができる。要するにＦ／Ｐ変換器８は、
少なくとも上記の信号P2及び信号Pr1の入力に基
づいて信号P31又はP32を出力する。
なお、第１図の実施例では二つの加算器１１，
１２を設けて、各加算器に異なるフイードバツク
信号を印加したが、いずれか一方の加算器とフイ
ードバツク信号を用いても、高安定度のPLL動
作を行なわせることができる。
１２を設けて、各加算器に異なるフイードバツク
信号を印加したが、いずれか一方の加算器とフイ
ードバツク信号を用いても、高安定度のPLL動
作を行なわせることができる。
また、上記の実施例では増幅器２にPI増幅器
を用いたが、これに代えて通常の比例増幅器を用
いた場合にも上記の実施例と同様の手段を用いる
ことにより、高安定度のPLL動作を得ることが
できる。
を用いたが、これに代えて通常の比例増幅器を用
いた場合にも上記の実施例と同様の手段を用いる
ことにより、高安定度のPLL動作を得ることが
できる。
更に、乗算形Ｄ／Ａ変換器を用いると位相検出
器１とＤ／Ａ変換器６とを一体の回路で構成する
ことができる。
器１とＤ／Ａ変換器６とを一体の回路で構成する
ことができる。
［発明の効果］
以上説明したように本発明によれば、回転角度
検出器から周波数±Δの正弦波検出信号e0を
受けて、該信号e0の位相の変化に位相追尾する
PLL方式検出回路において、前記の信号e0より高
い周波数Ｋ（±Δ）を有するパルス列信号P2
を、該信号と前記信号e0周波数差の周波数Ｋ・
Δを有するパルス列信号P31またはP32に周波数
差／パルス変換器で変換し、該信号P31またはP32
を直流電圧の信号＋E3または−E3に周波数／電
圧変換器で変換し、更に該信号＋E3または−E3
から微分増幅器により該信号の微分成分を有する
信号E4を得て、該信号E4を前記PLL方式検出回
路の位相検出器後段の増幅器または電圧制御発振
器の入力側にフイードバツクするようにしたの
で、前記PLL方式検出回路のPLL動作の安定度
を高めることができる。これにより、位置・速度
の検出精度を高めることができる。
検出器から周波数±Δの正弦波検出信号e0を
受けて、該信号e0の位相の変化に位相追尾する
PLL方式検出回路において、前記の信号e0より高
い周波数Ｋ（±Δ）を有するパルス列信号P2
を、該信号と前記信号e0周波数差の周波数Ｋ・
Δを有するパルス列信号P31またはP32に周波数
差／パルス変換器で変換し、該信号P31またはP32
を直流電圧の信号＋E3または−E3に周波数／電
圧変換器で変換し、更に該信号＋E3または−E3
から微分増幅器により該信号の微分成分を有する
信号E4を得て、該信号E4を前記PLL方式検出回
路の位相検出器後段の増幅器または電圧制御発振
器の入力側にフイードバツクするようにしたの
で、前記PLL方式検出回路のPLL動作の安定度
を高めることができる。これにより、位置・速度
の検出精度を高めることができる。
また、特許請求の範囲第２の発明によれば、前
記信号＋E3または−E3から微分増幅器により該
信号の異なる微分成分を有する二つの信号E4，
E6を得て、該信号E4を前記位相検出器後段の増
幅器の入力側にフイードバツクするとともに、前
記信号E6を前記電圧制御発振器の入力側にフイ
ードバツクするようにしたので、前記PLL方式
検出回路のPLL動作の安定度を極めて高めるこ
とができる。これにより、位置・速度の検出精度
を極めて高めることができる。
記信号＋E3または−E3から微分増幅器により該
信号の異なる微分成分を有する二つの信号E4，
E6を得て、該信号E4を前記位相検出器後段の増
幅器の入力側にフイードバツクするとともに、前
記信号E6を前記電圧制御発振器の入力側にフイ
ードバツクするようにしたので、前記PLL方式
検出回路のPLL動作の安定度を極めて高めるこ
とができる。これにより、位置・速度の検出精度
を極めて高めることができる。
第１図は本発明の実施例を示すブロツク図、第
２図は本発明に用いられるＦ／Ｐ変換器の具体例
を示すブロツク図、第３図ａ〜ｄ，第４図ａ〜ｄ
及び第５図ａ〜ｄは第２図のＦ／Ｐ変換器の動作
を説明するための信号波形図、第６図は本発明に
用いられるＦ／Ｖ変換器の具体例を示す回路図、
第７図は第６図のＦ／Ｖ変換器の動作を説明する
ための特性曲線図、第８図は従来のPLL方式検
出回路のブロツク図、第９図ａ〜ｄは第８図の回
路の動作を説明するための信号波図である。 １……位相検出器、２……PI増幅器、３……
VC発振器、４……計数回路、５……メモリ回路、
６……Ｄ／Ａ変換器、７……パルス発振器、８…
…Ｆ／Ｐ変換器、９……Ｆ／Ｖ変換器、１０……
微分増幅器、１１……第１の加算器、１２……第
２の加算器。
２図は本発明に用いられるＦ／Ｐ変換器の具体例
を示すブロツク図、第３図ａ〜ｄ，第４図ａ〜ｄ
及び第５図ａ〜ｄは第２図のＦ／Ｐ変換器の動作
を説明するための信号波形図、第６図は本発明に
用いられるＦ／Ｖ変換器の具体例を示す回路図、
第７図は第６図のＦ／Ｖ変換器の動作を説明する
ための特性曲線図、第８図は従来のPLL方式検
出回路のブロツク図、第９図ａ〜ｄは第８図の回
路の動作を説明するための信号波図である。 １……位相検出器、２……PI増幅器、３……
VC発振器、４……計数回路、５……メモリ回路、
６……Ｄ／Ａ変換器、７……パルス発振器、８…
…Ｆ／Ｐ変換器、９……Ｆ／Ｖ変換器、１０……
微分増幅器、１１……第１の加算器、１２……第
２の加算器。
Claims (1)
- 【特許請求の範囲】 １ 回転角度検出器からの周波数±Δの正弦
波検出信号e0と後述のフイードバツク信号e0aと
を受けて両信号の位相差Δθに応じて直流成分の
信号E1を出力する位相検出器と、 前記の信号E1を少なくも比例増幅して信号E2
を出力する増幅器と、 前記信号E2の電圧に比例した周波数のパルス
列信号P1を出力する電圧制御発振器と、 前記パルス列信号P1のパルス数を計数して周
波数Ｋ（±Δ）のパルス列信号P2と２進数のデ
ジタル信号D1を出力する計数回路と、 前記デジタル信号D1のデジタル値に応じた余
弦波のデジタル信号D2を出力するメモリ回路と、 前記デジタル信号D2を受けてアナログ量の余
弦波信号e0aを出力し該信号を前記位相検出器に
フイードバツクするデジタル／アナログ変換器、 とからなる位相ロツクド・ループ方式位置・速度
検出回路において、 一定周波数を有する少なくとも一つのパルス列
信号Pr1を出力するパルス発振器と、 少なくとも前記パルス列信号Pr1と前記計数回
路からのパルス列信号P2とを受けて該両信号の
周波数の高低関係に応じて異なる出力端から該両
信号の周波数差の周波数をもつパルス列信号P31
またはP32を出力する周波数差／パルス変換器と、 前記パルス列信号P31またはP32を受けてその周
波数に比例した直流の正電圧信号＋E3又は負電
圧信号−E3を出力する周波数／電圧変換器と、 前記信号＋E3または−E3を受けて該信号の微
分成分を有する信号E4を出力し該信号E4を前記
増幅器または電圧制御発振器の入力側にフイード
バツクする微分増幅器、 とを具備することを特徴とする位相ロツクド・ル
ープ方式位置・速度検出回路。 ２ 回転角度検出器からの周波数±Δの正弦
波検出信号e0と後述のフイードバツク信号e0aと
を受けて両信号の位相差Δθに応じて直流成分の
信号E1を出力する位相検出器と、 前記の信号E1を少なくとも比例増幅して信号
E2を出力する増幅器と、 前記信号E2の電圧に比例した周波数のパルス
列信号P1を出力する電圧制御発振器と、 前記パルス列信号P1のパルス数を計数して周
波数Ｋ（±Δ）のパルス列信号P2と２進数のデ
ジタル信号D1を出力する計数回路と、 前記デジタル信号D1のデジタル値に応じた余
弦波のデジタル信号D2を出力するメモリ回路と、 前記デジタル信号D2を受けてアナログ量の余
弦波信号e0aを出力し該信号を前記位相検出器に
フイードバツクするデジタル／アナログ変換器、 とからなる位相ロツクド・ループ方式位置・速度
検出回路において、 一定周波数を有する少なくとも一つのパルス列
信号Pr1を出力するパルス発振器と、 少なくとも前記パルス列信号Pr1と前記計数回
路からのパルス列信号P2とを受けて該両信号の
周波数の高低関係に応じて異なる出力端から該両
信号の周波数差の周波数をもつパルス列信号P31
またはP32を出力する周波数差／パルス変換器と、 前記パルス列信号P31またはP32を受けてその周
波数に比例した直流の正電圧信号＋E3又は負電
圧信号−E3を出力する周波数／電圧変換器と、 前記信号＋E3または−E3を受けて該信号の異
なる微分成分を有する信号E4，E6を出力し該信
号E4を前記増幅器の入力側にフイードバツクす
るとともに前記信号E6を前記電圧制御発振器の
入力側にフイードバツクする微分増幅器、 とを具備することを特徴とする位相ロツクド・ル
ープ方式位置・速度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050513A JPS61210909A (ja) | 1985-03-15 | 1985-03-15 | 位相ロツクド・ル−プ方式位置・速度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050513A JPS61210909A (ja) | 1985-03-15 | 1985-03-15 | 位相ロツクド・ル−プ方式位置・速度検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210909A JPS61210909A (ja) | 1986-09-19 |
| JPH0450962B2 true JPH0450962B2 (ja) | 1992-08-17 |
Family
ID=12861050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60050513A Granted JPS61210909A (ja) | 1985-03-15 | 1985-03-15 | 位相ロツクド・ル−プ方式位置・速度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210909A (ja) |
-
1985
- 1985-03-15 JP JP60050513A patent/JPS61210909A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61210909A (ja) | 1986-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278388B1 (en) | Method of converting an analog signal to digital signal by digitalizing error deviation | |
| US4843291A (en) | Digital to synchro converter | |
| CN105547335B (zh) | 一种磁阻式旋转变压器的信号处理系统 | |
| JP3372450B2 (ja) | エンコーダの出力信号処理装置 | |
| US12130134B2 (en) | Circuit and method for determining angular position | |
| CN105698825B (zh) | 一种磁阻式旋转变压器的信号处理装置 | |
| CN205537692U (zh) | 一种磁阻式旋转变压器的信号处理系统 | |
| CN105526954B (zh) | 一种磁阻式旋转变压器的信号处理方法 | |
| CN205384031U (zh) | 一种磁阻式旋转变压器的信号校正电路 | |
| US6320524B1 (en) | R/D converter | |
| JPH0450962B2 (ja) | ||
| RU2359277C1 (ru) | Компенсационный акселерометр | |
| Karabeyli et al. | Enhancing the accuracy for the open-loop resolver to digital converters | |
| CN107782344B (zh) | 一种适用于变速条件的旋转变压器信号转换器 | |
| JP3302865B2 (ja) | モータ回転速度検出装置 | |
| JP2002054948A (ja) | レゾルバ変換装置 | |
| KR940006599B1 (ko) | 3 상전원 위상검출장치 | |
| JPS62144021A (ja) | レゾルバ検出装置 | |
| JP4470804B2 (ja) | レゾルバ／デジタル変換回路 | |
| JPH0230726Y2 (ja) | ||
| RU2360258C1 (ru) | Компенсационный акселерометр | |
| US12460949B2 (en) | Angle sensor apparatus and method | |
| JPH039267A (ja) | 直流電流測定方法 | |
| Predina | Digital to synchro converter | |
| JPS60216214A (ja) | 位置検出方式 |