JPS61210909A - 位相ロツクド・ル−プ方式位置・速度検出回路 - Google Patents
位相ロツクド・ル−プ方式位置・速度検出回路Info
- Publication number
- JPS61210909A JPS61210909A JP60050513A JP5051385A JPS61210909A JP S61210909 A JPS61210909 A JP S61210909A JP 60050513 A JP60050513 A JP 60050513A JP 5051385 A JP5051385 A JP 5051385A JP S61210909 A JPS61210909 A JP S61210909A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- outputs
- pulse train
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、機械的回転位置・速度の検出に用いられてい
るレゾルバなどの回転角度検出器から出力される検出信
号ｅ。の位相の変化に位相追尾する位相ロックド・ルー
プ回路を用いた位置・速度検出回路に関するもので、特
に高い安定度をもった位相ロックド・ループ動作を有す
ることを特長とした位相ロックド・ループ方式位置・速
度検出回路に関するものである。
るレゾルバなどの回転角度検出器から出力される検出信
号ｅ。の位相の変化に位相追尾する位相ロックド・ルー
プ回路を用いた位置・速度検出回路に関するもので、特
に高い安定度をもった位相ロックド・ループ動作を有す
ることを特長とした位相ロックド・ループ方式位置・速
度検出回路に関するものである。
［従来の技術］
従来、工作機械、ロボット等の分野において、位置制御
や速度制御には各種の位置・速度検出器を必要とし、特
に電磁機器で＾信頼度で回転角度を検出するレゾルバが
位置・速度検出用として数多く利用されている。
や速度制御には各種の位置・速度検出器を必要とし、特
に電磁機器で＾信頼度で回転角度を検出するレゾルバが
位置・速度検出用として数多く利用されている。
このレゾルバ利用の場合に、例えば周波数ｆの二相励！
ＩＮ圧ｅ 、ｅ （ｅ、ｌ！＝ｓｉｎωｔ、ｅ×ｙ
■ −ＣＯＳωｔ１ここでω＝２πｆ）で磁極対数Ｐのレゾ
ルバを励磁すると、レゾルバ回転軸の機械的回転角θ、
の変化に応じて、レゾルバの出力巻線（検出巻線とも称
す）から検出信号ｅｏ（ｅｏ＝ｓｉｎ（ωｊ＋ｐ・０ｍ
））が出力される。この検出信号ｅ。の位相±Ｐ・θ、
の変化を電子回路で信号処理を行ない、その結果から得
られるパルス列信号、デジタル信号およびアナログ信号
を所要の位置・速度検出信号とするために種々の信号処
理手段が工夫されている。この信号処理のための有効な
手段として、前記検出信号ｅ。の位相±Ｐ・θ、の変化
に応じた位相追尾動作、すなわち位相［１ツクド・ルー
プ（以下、ＰＬＬと記す）動作を行なうＰＬＬ回路を用
いるＰＬＬ方式位置・速度検出法がある。
ＩＮ圧ｅ 、ｅ （ｅ、ｌ！＝ｓｉｎωｔ、ｅ×ｙ
■ −ＣＯＳωｔ１ここでω＝２πｆ）で磁極対数Ｐのレゾ
ルバを励磁すると、レゾルバ回転軸の機械的回転角θ、
の変化に応じて、レゾルバの出力巻線（検出巻線とも称
す）から検出信号ｅｏ（ｅｏ＝ｓｉｎ（ωｊ＋ｐ・０ｍ
））が出力される。この検出信号ｅ。の位相±Ｐ・θ、
の変化を電子回路で信号処理を行ない、その結果から得
られるパルス列信号、デジタル信号およびアナログ信号
を所要の位置・速度検出信号とするために種々の信号処
理手段が工夫されている。この信号処理のための有効な
手段として、前記検出信号ｅ。の位相±Ｐ・θ、の変化
に応じた位相追尾動作、すなわち位相［１ツクド・ルー
プ（以下、ＰＬＬと記す）動作を行なうＰＬＬ回路を用
いるＰＬＬ方式位置・速度検出法がある。
従来のＰＬＬ方式位置・速度検出法の基本動作を説明す
るために、第８図に従来のＰＬＬ方式検出回路のブロッ
ク図を承り。第８図において、１は前述の検出信号ｅｏ
（−ｓｉｎ（ωｔ±Ｐ・θ、±Δθ）〕と後述するフィ
ードバック信号ｅＯａ 〔＝ｃｏｓ （ωｔ＋：ｐ・
θ１）〕とを入力信号として、二つの信Ｍｅ、ｅ の
位相差±Δθに比例した ０ａ 直流電圧の信号Ｅ１を出力する位相検出器である。
るために、第８図に従来のＰＬＬ方式検出回路のブロッ
ク図を承り。第８図において、１は前述の検出信号ｅｏ
（−ｓｉｎ（ωｔ±Ｐ・θ、±Δθ）〕と後述するフィ
ードバック信号ｅＯａ 〔＝ｃｏｓ （ωｔ＋：ｐ・
θ１）〕とを入力信号として、二つの信Ｍｅ、ｅ の
位相差±Δθに比例した ０ａ 直流電圧の信号Ｅ１を出力する位相検出器である。
なお、ここで、取扱う位相検出器１の特性上、上記のよ
うに正弦波の信号ｅｏと余弦波の信号ｅｏａとの位相差
（π／２）±Δθのうらの位相±Δθの変化のみを取扱
う。また、位相±Ｐ・θ、の変化を周波数Δｆで表わす
と次の（１）式で与えら゛れる。記号白 は回転θ、の
速度で、１秒間に１回■ 転の単位（ｒｐｓ）をもつものである。
うに正弦波の信号ｅｏと余弦波の信号ｅｏａとの位相差
（π／２）±Δθのうらの位相±Δθの変化のみを取扱
う。また、位相±Ｐ・θ、の変化を周波数Δｆで表わす
と次の（１）式で与えら゛れる。記号白 は回転θ、の
速度で、１秒間に１回■ 転の単位（ｒｐｓ）をもつものである。
Δｆ＝Ｐ−白 ／２π （１）■
第８図の２は前記の信号Ｅ、を比例・積分増幅して直流
電圧の信号Ｅ２を出力する比例・積分増幅ＩＪＡ（以下
Ｐ、Ｉ増幅器と記す）、３は該信号Ｅ２を入力信号とし
て該信号Ｅ２の電圧値に比例した周波数を有するパルス
列信号Ｐ、を出力する電圧制御発振温（以下、ｖＣ発娠
器と記す）、４は該パルス列信号Ｐ１のパルス数を計数
して２進数のデジタル信号Ｄ１ （例えば８ ｂｉｔの
２進数）、および２進数で変化して基本周波数でよりも
高い周波数Ｋ（ｆ±Δｆ）（Ｋは比較的大きい正整数で
、例えば２８〜２Ｉ＠）を有するパルス列信号Ｐ２を出
力する２進数の計数回路、５は前記のデジタル信号り、
をアドレス端子に入力して、該信号Ｄ１のデジタル値に
対応して余弦波状のデジタル信号Ｄ２を出力しうるよう
に予めデジタル値を記憶していて信号変換動作をするメ
モリ回路、６は該デジタル信号Ｄ２をアナログ吊の余弦
波フィードバック信号ｅ Ｏａ （＝ ｃｏｓ （ω
ｔ＋Ｐ・θ、）〕に変換して出力するデジタル・アナロ
グ変換器（以下、Ｄ／Ａ変換器と記す）である。
電圧の信号Ｅ２を出力する比例・積分増幅ＩＪＡ（以下
Ｐ、Ｉ増幅器と記す）、３は該信号Ｅ２を入力信号とし
て該信号Ｅ２の電圧値に比例した周波数を有するパルス
列信号Ｐ、を出力する電圧制御発振温（以下、ｖＣ発娠
器と記す）、４は該パルス列信号Ｐ１のパルス数を計数
して２進数のデジタル信号Ｄ１ （例えば８ ｂｉｔの
２進数）、および２進数で変化して基本周波数でよりも
高い周波数Ｋ（ｆ±Δｆ）（Ｋは比較的大きい正整数で
、例えば２８〜２Ｉ＠）を有するパルス列信号Ｐ２を出
力する２進数の計数回路、５は前記のデジタル信号り、
をアドレス端子に入力して、該信号Ｄ１のデジタル値に
対応して余弦波状のデジタル信号Ｄ２を出力しうるよう
に予めデジタル値を記憶していて信号変換動作をするメ
モリ回路、６は該デジタル信号Ｄ２をアナログ吊の余弦
波フィードバック信号ｅ Ｏａ （＝ ｃｏｓ （ω
ｔ＋Ｐ・θ、）〕に変換して出力するデジタル・アナロ
グ変換器（以下、Ｄ／Ａ変換器と記す）である。
上記のＰＬＬ方式検出回路の動作を説明すると、先ず、
位相検出Ｓ１において前記二つの信号ｅ□。
位相検出Ｓ１において前記二つの信号ｅ□。
ｅＯａを乗算して（２）式に示す信号を得、ローパスフ
ィルタで（２）式の第１項の倍周波数成分を除去すると
、位相差±Δθが小さい値のときには±Δθに比例した
直流電圧値の信号Ｅ１が出クツされる。
ィルタで（２）式の第１項の倍周波数成分を除去すると
、位相差±Δθが小さい値のときには±Δθに比例した
直流電圧値の信号Ｅ１が出クツされる。
〔（３）式参照〕
ｅｏｘｅｏａ＝Ｓｉｎ（ωｔ＋：Ｐ・θ、±Δθ）ｘ
ｃｏｓ（ωｊ＋ｐ・θ、） −（１／２） ・５ｉｎ（２（ωｔ＋Ｐ・０ｍ）±Δ
θ）＋ （１／２） −ｓｉｎ （±Δθ）（２）Ｅ
１＝ （１／２） ・Ｓｉｎ （±Δθ）＋ （
１／２） ・（±Δθ）（３） 次に、前記の信号Ｅ１をＰＩ増幅器２で増幅して信号Ｅ
２を得る。この信号Ｅ２はＶＣ発振器３でパルス列信号
Ｐ１に変換される。この信号Ｐ１の周波数は信号Ｅ２の
電圧値に比例する。更に、第９図に示した各信号の動作
波形図を用いて説明を進める。上記のＶＣ０発振器３ら
出力されるパルス列信号Ｐ１ 〔第９図（ａ）〕を計数
回路４に入力すると、組数回路４は該信号Ｐ１のパルス
数を計数して、周波数ＫＣｆ±Δｆ）のパルス列信号Ｐ
２ 〔第９図（ｂ）〕を出力するとともに、デジタル値
が零から０１ａまで繰返し変化しその周Ｊｌｌ］Ｔ０（
−１／（ｆ±Δｆ））をもつデジタル信号Ｄ１（第９図
（Ｃ）〕を出力する。該デジタル信号Ｄ１をメモリ回路
５、Ｄ／Ａ変換器６を介して信号変換し、余弦波フィー
ドバック信号ｅ０ａ〔第９図（ｄ）破線〕を得て、該信
号を位相検出器１にフィードバックする。該信号ｅ０ａ
は信号ｅ。〔第９図（ｄ）実線〕と電気角π／２を保つ
ように位相追尾する。
ｃｏｓ（ωｊ＋ｐ・θ、） −（１／２） ・５ｉｎ（２（ωｔ＋Ｐ・０ｍ）±Δ
θ）＋ （１／２） −ｓｉｎ （±Δθ）（２）Ｅ
１＝ （１／２） ・Ｓｉｎ （±Δθ）＋ （
１／２） ・（±Δθ）（３） 次に、前記の信号Ｅ１をＰＩ増幅器２で増幅して信号Ｅ
２を得る。この信号Ｅ２はＶＣ発振器３でパルス列信号
Ｐ１に変換される。この信号Ｐ１の周波数は信号Ｅ２の
電圧値に比例する。更に、第９図に示した各信号の動作
波形図を用いて説明を進める。上記のＶＣ０発振器３ら
出力されるパルス列信号Ｐ１ 〔第９図（ａ）〕を計数
回路４に入力すると、組数回路４は該信号Ｐ１のパルス
数を計数して、周波数ＫＣｆ±Δｆ）のパルス列信号Ｐ
２ 〔第９図（ｂ）〕を出力するとともに、デジタル値
が零から０１ａまで繰返し変化しその周Ｊｌｌ］Ｔ０（
−１／（ｆ±Δｆ））をもつデジタル信号Ｄ１（第９図
（Ｃ）〕を出力する。該デジタル信号Ｄ１をメモリ回路
５、Ｄ／Ａ変換器６を介して信号変換し、余弦波フィー
ドバック信号ｅ０ａ〔第９図（ｄ）破線〕を得て、該信
号を位相検出器１にフィードバックする。該信号ｅ０ａ
は信号ｅ。〔第９図（ｄ）実線〕と電気角π／２を保つ
ように位相追尾する。
次に、前記の位相差Δθの変化に対する各部の信号の変
化の関係を示す。
化の関係を示す。
位相差Δθ進み（遅れ）→信号十Ｅ１ （−Ｅｌ ）→
信号Ｅ２増加（減少〕→倍信号１の周波数増加（減少）
→信号Ｐ２の周波数Ｋ（ｆ＋Δｆ〉。
信号Ｅ２増加（減少〕→倍信号１の周波数増加（減少）
→信号Ｐ２の周波数Ｋ（ｆ＋Δｆ〉。
（Ｋ＜ｆ−Δｆ））−→周期Ｔ。が小さく〔大きく〕→
信号ｅｏａの周波数Ｋ（ｆ＋Δｆ）、（Ｋ（ｆ−八ｆ）
）→Δθが零になる。
信号ｅｏａの周波数Ｋ（ｆ＋Δｆ）、（Ｋ（ｆ−八ｆ）
）→Δθが零になる。
このようなＰＬＬ動作状態にあるとき信号ｅ。
の位相±Ｐ・θ、の変化を、
（イ）パルス列信号Ｐ２の周波数Ｋ（ｆ’±Δｆ）の変
化 （（＋）デジタル信号Ｄ１のデジタル値の変化（ハ）ア
ジタル信号Ｄ の周期Ｔ。の変化に信号変換して、これ
らの信号をそれぞれ回転角θ、の変化に応じた位置・速
度検出信号とすることが（ＩＩ能である。
化 （（＋）デジタル信号Ｄ１のデジタル値の変化（ハ）ア
ジタル信号Ｄ の周期Ｔ。の変化に信号変換して、これ
らの信号をそれぞれ回転角θ、の変化に応じた位置・速
度検出信号とすることが（ＩＩ能である。
［発明が解決しようとする問題点３
以上説明したように、第８図のＰＬＬ方式検出回路のＰ
ＬＬ動作において、基本波周波数（ｆ±Δｆ）の入力信
号ｅＯに対するフィードバック信号ｅ０ａの位相追尾特
性を良好にするには、ＰＩ増幅器２の回路定数を調整す
ることによりＰＬＬ動作の安定化を行なって、ある程度
の成果を得られる。しかしながら、計数回路４から出力
される高周波数Ｋ（ｆ±Δｆ）の信号Ｐ２の位相上に−
Ｐ・θ、の安定度を確保するには、従来のＰ１増幅器の
回路定数の調整による安定化法では困難であり、ＰＬＬ
動作の安定度を向上させた位置・速度検出信号が得られ
ないという問題があった。
ＬＬ動作において、基本波周波数（ｆ±Δｆ）の入力信
号ｅＯに対するフィードバック信号ｅ０ａの位相追尾特
性を良好にするには、ＰＩ増幅器２の回路定数を調整す
ることによりＰＬＬ動作の安定化を行なって、ある程度
の成果を得られる。しかしながら、計数回路４から出力
される高周波数Ｋ（ｆ±Δｆ）の信号Ｐ２の位相上に−
Ｐ・θ、の安定度を確保するには、従来のＰ１増幅器の
回路定数の調整による安定化法では困難であり、ＰＬＬ
動作の安定度を向上させた位置・速度検出信号が得られ
ないという問題があった。
本発明の目的は、ＰＬＬ方式位置・速度検出におけるＰ
ＬＬ動作を高安定化させたことを特徴としたＰＬＬ方式
位置・速度検出回路を提供することにある。
ＬＬ動作を高安定化させたことを特徴としたＰＬＬ方式
位置・速度検出回路を提供することにある。
［問題点を解決するための手段］
上記の問題点を解決するための本発明の構成を、実施例
に対応する第１図〜第７図及び第９図を用いて以ドに説
明する。
に対応する第１図〜第７図及び第９図を用いて以ドに説
明する。
先ず特許請求の範囲（１）の発明の位置・速度検出回路
は、回転角度検出器からの周波数ｆ±Δｆの正弦波検出
信号ｅ。と後述のフィードバック信号ｅ０ａとを受けて
両信号の位相差Δθに応じて直流成分の信号Ｆ１を出力
する位相検出器１と、前記信号Ｅ１を少なくとも比例増
幅して信号Ｅ２を出力する増幅器２と、前記信号Ｅ２の
電圧に比例した周波数のパルス列信号Ｐ１を出力するＶ
Ｃ発発振器と、前記パルス列信号Ｐ１のパルス数を計数
して周波数Ｋ（ｆ±Δで）のパルス列信号Ｐ２と２進数
のデジタル信号Ｄ１を出力する計数回路４と、前記デジ
タル信号Ｄ１のデジタル値に応じた余弦波のデジタル信
号Ｄ２を出力するメモリ回路５と、前記デジタル信号Ｄ
２を受けてアナログ囚の余弦波信号ｅＯａを出力し該信
号を前記位相検出器１にフィードバックするＤ／Ａ変換
器６とからなるＰＬＬ方式位置・速度検出回路において
、一定周波数を有する少なくとも一つのパルス列信号Ｐ
ｒ１を出力するパルス発振器７と、少なくとも前記パル
ス列信号Ｐｒ１と前記計数回路４からのパルス列信号Ｐ
２とを受けて該両信号の周波数の高低関係に応じて異な
る出力端から該両信号の周波数差の周波数をもつパルス
列信号Ｐ３１又はＰ３２を出力する周波数差／パルス変
換器（以下、Ｆ／Ｐ変換器と記す）８と、前記パルス列
信号Ｐ３１またはＰ３２を受けてその周波数に比例した
直流の正電圧信号＋Ｅ３または負電圧信号−Ｅ３を出力
する周波数／電圧変換器（以下、Ｆ／Ｖ変換器と記す）
９と、前記信号＋Ｅ３または−Ｅ３を受けて該信号の微
分成分を有する信号Ｅ４を出力し該信号Ｅ４を前記増幅
器２またはｖＣ発発振器の入力側にフィードバックする
微分増幅器１ｏとを具備するものである。
は、回転角度検出器からの周波数ｆ±Δｆの正弦波検出
信号ｅ。と後述のフィードバック信号ｅ０ａとを受けて
両信号の位相差Δθに応じて直流成分の信号Ｆ１を出力
する位相検出器１と、前記信号Ｅ１を少なくとも比例増
幅して信号Ｅ２を出力する増幅器２と、前記信号Ｅ２の
電圧に比例した周波数のパルス列信号Ｐ１を出力するＶ
Ｃ発発振器と、前記パルス列信号Ｐ１のパルス数を計数
して周波数Ｋ（ｆ±Δで）のパルス列信号Ｐ２と２進数
のデジタル信号Ｄ１を出力する計数回路４と、前記デジ
タル信号Ｄ１のデジタル値に応じた余弦波のデジタル信
号Ｄ２を出力するメモリ回路５と、前記デジタル信号Ｄ
２を受けてアナログ囚の余弦波信号ｅＯａを出力し該信
号を前記位相検出器１にフィードバックするＤ／Ａ変換
器６とからなるＰＬＬ方式位置・速度検出回路において
、一定周波数を有する少なくとも一つのパルス列信号Ｐ
ｒ１を出力するパルス発振器７と、少なくとも前記パル
ス列信号Ｐｒ１と前記計数回路４からのパルス列信号Ｐ
２とを受けて該両信号の周波数の高低関係に応じて異な
る出力端から該両信号の周波数差の周波数をもつパルス
列信号Ｐ３１又はＰ３２を出力する周波数差／パルス変
換器（以下、Ｆ／Ｐ変換器と記す）８と、前記パルス列
信号Ｐ３１またはＰ３２を受けてその周波数に比例した
直流の正電圧信号＋Ｅ３または負電圧信号−Ｅ３を出力
する周波数／電圧変換器（以下、Ｆ／Ｖ変換器と記す）
９と、前記信号＋Ｅ３または−Ｅ３を受けて該信号の微
分成分を有する信号Ｅ４を出力し該信号Ｅ４を前記増幅
器２またはｖＣ発発振器の入力側にフィードバックする
微分増幅器１ｏとを具備するものである。
また、特許請求の範囲（２）の発明の位置・速度検出回
路は、前記（１）の発明における微分増幅器１０に変え
て、前記信号＋Ｅ３または−Ｅ３を受けて該信号の異な
る微分成分を有する二つの信号Ｅ４．Ｅ６を出力し該信
号Ｅ４を前記増幅器２の入力側にフィードバックすると
ともに、前記信号Ｅ６を前記７０発振器３の入力側にフ
ィードバックする微分増幅器１０を具備するものである
。
路は、前記（１）の発明における微分増幅器１０に変え
て、前記信号＋Ｅ３または−Ｅ３を受けて該信号の異な
る微分成分を有する二つの信号Ｅ４．Ｅ６を出力し該信
号Ｅ４を前記増幅器２の入力側にフィードバックすると
ともに、前記信号Ｅ６を前記７０発振器３の入力側にフ
ィードバックする微分増幅器１０を具備するものである
。
［発明の作用］
本発明は前記（１）の発明の手段において、回転角度検
出器からの周波数ｆ±Δｆの正弦波検出信号ｅ。を受け
るＰ ｌ を方式検出回路で、位相検出器１、増幅器２
、およびＶＣ発振器３を介して計数回路４から出力され
る周波数Ｋ（ｆ±Δｆ）のパルス列信号Ｐ２を、パルス
発振器７からの一定周波数のパルス列信号Ｐｒ１ととも
にＦ／Ｐ変換器８に入力させて、前記両パルス列信号の
周波数の高低関係に応じてＦ／Ｐ変換器８の異なる出力
端から該両信号の周波数差の周波数Ｋ・Δｆを有するパ
ルス列信号Ｐ３１またはＰ３２を出力させる。そして、
この信号Ｐ３１またはＰ３２をＦ／Ｖ変換器９に人力さ
せて、該信号の周波数に比例した直流の正電圧信号＋Ｅ
３または負電圧信号−Ｅ３を出力させる。次いで、この
信号＋Ｅ３または−Ｅ３を微分増幅器１０に入力させ該
信号の微分成分を有する信号Ｅ４を得て、該信号Ｅ４を
前記増幅器２または７０発振器３の入力側にフィードバ
ックさせる。かかる信号のフィードバック作用によりＰ
ＬＬ方式検出回路のＰＬＬ動作の安定度が高められる。
出器からの周波数ｆ±Δｆの正弦波検出信号ｅ。を受け
るＰ ｌ を方式検出回路で、位相検出器１、増幅器２
、およびＶＣ発振器３を介して計数回路４から出力され
る周波数Ｋ（ｆ±Δｆ）のパルス列信号Ｐ２を、パルス
発振器７からの一定周波数のパルス列信号Ｐｒ１ととも
にＦ／Ｐ変換器８に入力させて、前記両パルス列信号の
周波数の高低関係に応じてＦ／Ｐ変換器８の異なる出力
端から該両信号の周波数差の周波数Ｋ・Δｆを有するパ
ルス列信号Ｐ３１またはＰ３２を出力させる。そして、
この信号Ｐ３１またはＰ３２をＦ／Ｖ変換器９に人力さ
せて、該信号の周波数に比例した直流の正電圧信号＋Ｅ
３または負電圧信号−Ｅ３を出力させる。次いで、この
信号＋Ｅ３または−Ｅ３を微分増幅器１０に入力させ該
信号の微分成分を有する信号Ｅ４を得て、該信号Ｅ４を
前記増幅器２または７０発振器３の入力側にフィードバ
ックさせる。かかる信号のフィードバック作用によりＰ
ＬＬ方式検出回路のＰＬＬ動作の安定度が高められる。
そして、前記信号＋Ｅ３または−Ｅ３の電圧または前記
パルス列信号Ｐ２の周波数の変化、あるいは前記デジタ
ル信号Ｄ１のデジタル値または周期の変化が、前記検出
信号ｅ。に応じた位置・速度検出信号として用いられる
。これにより、位置・速度の検出精度が高められる。
パルス列信号Ｐ２の周波数の変化、あるいは前記デジタ
ル信号Ｄ１のデジタル値または周期の変化が、前記検出
信号ｅ。に応じた位置・速度検出信号として用いられる
。これにより、位置・速度の検出精度が高められる。
また、前記（２）の発明の手段においては、前記の信号
＋Ｅ または−Ｅ３を入力させた微分増幅器１０から、
該入力信号の異なる微分成分を有する二つの信号Ｅ、Ｅ
６を出力させて、前記信号Ｅ４を前記増幅器２の入力側
にフィードバックするとともに、前記信号Ｅ６を前記Ｖ
Ｃ発振ｓ！！３の入力側にフィードバックさせる。かか
る二つの信号のフィードバック作用によりＰＬＬ方式検
出回路のＰＬＬ動作の安定度が極めて高められる。これ
により、位置・速度の検出精度が極めて高められる。
＋Ｅ または−Ｅ３を入力させた微分増幅器１０から、
該入力信号の異なる微分成分を有する二つの信号Ｅ、Ｅ
６を出力させて、前記信号Ｅ４を前記増幅器２の入力側
にフィードバックするとともに、前記信号Ｅ６を前記Ｖ
Ｃ発振ｓ！！３の入力側にフィードバックさせる。かか
る二つの信号のフィードバック作用によりＰＬＬ方式検
出回路のＰＬＬ動作の安定度が極めて高められる。これ
により、位置・速度の検出精度が極めて高められる。
［実施例］
以下、図面に基づいて本発明の詳細な説明する。第１図
において、第８図の符号と同じ符号のものは同一動作を
する部分である。第１図において、７はパルス発振器で
、このパルス発振器は一定周波数に−ｆのパルス列信号
Ｐｒ１および一定周波数２に−ｆのパルス列信号Ｐｒ２
を出力する０ａはＦ／Ｐ変換器で、このＦ／Ｐ変換器は
上記の信”ｒｌ” ｒ２と、計数回路４から出力される
周波数Ｋ（ｆ±Δで）を有するパルス列信号Ｐ２とを入
力信号として、信号ＰｒｌとＰｒ２との周波数差±Ｋ・
Δでの周波数Ｋ・Δｆを有し、その差の極性に応じて、
極性が（＋）のときにはパルス列信号Ｐ３１を出力し、
極性が（−）のときにはパルス列信号Ｐ３２を出力する
。
において、第８図の符号と同じ符号のものは同一動作を
する部分である。第１図において、７はパルス発振器で
、このパルス発振器は一定周波数に−ｆのパルス列信号
Ｐｒ１および一定周波数２に−ｆのパルス列信号Ｐｒ２
を出力する０ａはＦ／Ｐ変換器で、このＦ／Ｐ変換器は
上記の信”ｒｌ” ｒ２と、計数回路４から出力される
周波数Ｋ（ｆ±Δで）を有するパルス列信号Ｐ２とを入
力信号として、信号ＰｒｌとＰｒ２との周波数差±Ｋ・
Δでの周波数Ｋ・Δｆを有し、その差の極性に応じて、
極性が（＋）のときにはパルス列信号Ｐ３１を出力し、
極性が（−）のときにはパルス列信号Ｐ３２を出力する
。
９はＦ／Ｖ変換器で、このＦ／Ｖ変換器は、上記の信号
Ｐ３１またはＰ３２を入力信号として、信号Ｐ３１（ま
たはＰ３２）の周波数Ｋ・Δｆに比例した直流電圧値を
有する信号＋Ｅ３ （または−Ｅ３）を出力する。１０
は微分増幅器で、この微分増幅器は上記の信号子２３
（または−Ｅ３）を入力信号として、該信号の微分成
分からなる二つの信号Ｅ 、Ｅ゛６ （両者は微分成分
を異にする）を出力する。１１は、位相検出器１とＰＩ
増幅器２との間の信号路線に設けられた第１の加算器で
、この加算器は前記の信号Ｅ と信号Ｅ４とを加減算し
、信号Ｅ４が負フィードバック信号となるように差動じ
て信号Ｅ５を出力する。この信号Ｅ５がＰＩ増幅器２に
入力される。１２はＰＩ増幅器２と■Ｃ発振器３との間
の信号路線に設けられた第２の加算器で、この加算器は
前記信号Ｅ と信号Ｅ６とを加減算し、信号Ｅ６が負フ
ィードバック信号となるように作動して信号Ｅ７を出力
する。この信号Ｅ７がＶＣ発振器３に入力される。
Ｐ３１またはＰ３２を入力信号として、信号Ｐ３１（ま
たはＰ３２）の周波数Ｋ・Δｆに比例した直流電圧値を
有する信号＋Ｅ３ （または−Ｅ３）を出力する。１０
は微分増幅器で、この微分増幅器は上記の信号子２３
（または−Ｅ３）を入力信号として、該信号の微分成
分からなる二つの信号Ｅ 、Ｅ゛６ （両者は微分成分
を異にする）を出力する。１１は、位相検出器１とＰＩ
増幅器２との間の信号路線に設けられた第１の加算器で
、この加算器は前記の信号Ｅ と信号Ｅ４とを加減算し
、信号Ｅ４が負フィードバック信号となるように差動じ
て信号Ｅ５を出力する。この信号Ｅ５がＰＩ増幅器２に
入力される。１２はＰＩ増幅器２と■Ｃ発振器３との間
の信号路線に設けられた第２の加算器で、この加算器は
前記信号Ｅ と信号Ｅ６とを加減算し、信号Ｅ６が負フ
ィードバック信号となるように作動して信号Ｅ７を出力
する。この信号Ｅ７がＶＣ発振器３に入力される。
第１図のＰＬＬ方式位置・速度検出回路は、上記の信号
Ｅ、Ｅ６によるフィードバック効果により、ＰＬＬ動作
の安定度が極めて良好になる。
Ｅ、Ｅ６によるフィードバック効果により、ＰＬＬ動作
の安定度が極めて良好になる。
これにより、入力される検出信号ｅ。に対する出力信号
±Ｅ３の電圧に基づいて高精度の位置・速度検出を行な
い得るほか、前記パルス列信号Ｐ２の周波数変化、また
はデジタル信号Ｄ１のデジタル値や周期の変化等に基づ
いても高精度の位置・速度検出を行なうことができる。
±Ｅ３の電圧に基づいて高精度の位置・速度検出を行な
い得るほか、前記パルス列信号Ｐ２の周波数変化、また
はデジタル信号Ｄ１のデジタル値や周期の変化等に基づ
いても高精度の位置・速度検出を行なうことができる。
第２図はＦ／Ｐ変換器８の具体例を示すブロック図で、
８ａは排他的論理和回路（以下、ＥＸＯＲと記す）、８
ｂ及び８ＣはＤ形フリップフロップ回路（以下、Ｄ−Ｆ
Ｆ回路と記す）、８ｄは一般的な４逓倍回路である。第
２図において、周波数２−に−ｆの信号Ｐｒ２をＥＸＯ
Ｒ８ａの一方の端子に入力し、周波数に−ｆの信号 Ｐ
ｒｌを他方の端子に入力すると、ＥＸＯＲ８ａの出力
には信号Ｐｒ１と二相関係にある周波数に−ｆの信号Ｐ
２１が得られる。更に、信号Ｐｒ１をＤ−ＦＦ回路８ｂ
のＤ端子に、信号Ｐ２１をＤ−ＦＦ回路８ｃのＤ端子に
それぞれ入力し、周波数Ｋ・（ｆ±Δｆ）の信号Ｐ２を
Ｄ−ＦＦ回路８ｂ、８Ｇの各ＣＰ端子に入力すると、Ｄ
・−ＦＦ回路８ｂ、８ｃの各出力端子Ｑ （Ｑ）からは
それぞれ出力信号Ｐ２２（１５２□）。
８ａは排他的論理和回路（以下、ＥＸＯＲと記す）、８
ｂ及び８ＣはＤ形フリップフロップ回路（以下、Ｄ−Ｆ
Ｆ回路と記す）、８ｄは一般的な４逓倍回路である。第
２図において、周波数２−に−ｆの信号Ｐｒ２をＥＸＯ
Ｒ８ａの一方の端子に入力し、周波数に−ｆの信号 Ｐ
ｒｌを他方の端子に入力すると、ＥＸＯＲ８ａの出力
には信号Ｐｒ１と二相関係にある周波数に−ｆの信号Ｐ
２１が得られる。更に、信号Ｐｒ１をＤ−ＦＦ回路８ｂ
のＤ端子に、信号Ｐ２１をＤ−ＦＦ回路８ｃのＤ端子に
それぞれ入力し、周波数Ｋ・（ｆ±Δｆ）の信号Ｐ２を
Ｄ−ＦＦ回路８ｂ、８Ｇの各ＣＰ端子に入力すると、Ｄ
・−ＦＦ回路８ｂ、８ｃの各出力端子Ｑ （Ｑ）からは
それぞれ出力信号Ｐ２２（１５２□）。
Ｐ２３（Ｐ２３）が出力される。信号’２２．Ｐ２３は
信号Ｐ 、Ｐ をそれぞれ反転した形の信号である
。
信号Ｐ 、Ｐ をそれぞれ反転した形の信号である
。
第３図（ａ） 〜（ｄ）は、上記の信号Ｐｒ２． Ｐｒ
１゜Ｐ 、Ｐ の動作波形図で、それぞれの横軸は
時間１．Ｈ軸は各信号のハイレベル、ローレベル状態を
示す。第３図（ａ）〜（ｄ）において、信号Ｐｒ１とＲ
２１とは一定周１１１１１Ｔ／Ｋをもつ二相関係にある
。
１゜Ｐ 、Ｐ の動作波形図で、それぞれの横軸は
時間１．Ｈ軸は各信号のハイレベル、ローレベル状態を
示す。第３図（ａ）〜（ｄ）において、信号Ｐｒ１とＲ
２１とは一定周１１１１１Ｔ／Ｋをもつ二相関係にある
。
そして、信号Ｐ の周期Ｔ ／には入力信号ｅ。
の位相が変化していない（Δｆ＝０〉とぎには変化をし
ないで上記の周期Ｔ／にと等しく、また、信号ｅ。の位
相が変化している（１Δｆ ｌ ＞０）ときには、その
位相の進み（または遅れ）によって周期が短く（または
長く）なるように変化する。
ないで上記の周期Ｔ／にと等しく、また、信号ｅ。の位
相が変化している（１Δｆ ｌ ＞０）ときには、その
位相の進み（または遅れ）によって周期が短く（または
長く）なるように変化する。
更に、信号Ｐ２の周波数Ｋ（ｆ±Δｆ）が変化すると、
信号ＰＰ の各周波数）（−ｆとの周「１・ ２１ 波数差±Ｋ・ΔｆのＦ８＋１１／（Ｋ・Δｆ）−Ｔ３の
４倍の周期４・■３を有する二相パルス列信号Ｐ （ρ
）、Ｒ２３（Ｒ２３）がＤ−ＦＦ回路８ｂ。
信号ＰＰ の各周波数）（−ｆとの周「１・ ２１ 波数差±Ｋ・ΔｆのＦ８＋１１／（Ｋ・Δｆ）−Ｔ３の
４倍の周期４・■３を有する二相パルス列信号Ｐ （ρ
）、Ｒ２３（Ｒ２３）がＤ−ＦＦ回路８ｂ。
８ＣのＱ（０）端子から出力される。信号Ｐ２２゜Ｒ２
３は、該信号が周波数差十Ｋ・Δｆ（または−Ｋ・八ｆ
）で変化しているときには、第４図（ａ）。
３は、該信号が周波数差十Ｋ・Δｆ（または−Ｋ・八ｆ
）で変化しているときには、第４図（ａ）。
（ｂ）（または第５図（ａ） 、 （ｂ） ）に示すよ
うに、信号Ｐ２２が信号Ｐ２３よりも進み（または遅れ
）方向となる。なお、信号ρ２２．Ｐ２３は前述のよう
に信号Ｐ 、Ｐ を反転させた信号で、互いに二相
関係にあるが第４図、第５図には示していない、上記ノ
信号Ｐ２２． Ｒ２２，Ｒ２３，Ｊ３ヲ４逓ｆｆＪ回路
８ｄに入力すると、その出力端子０１または０２から信
号Ｐ 、またはＲ３２が出力される。これらの信号Ｐ
、Ｐ は前記の周波数差が十Ｋ・Δｆのときには、
第４図（ｃ） 、 （ｄ）に示すように、信号Ｐ が出
力されて信号Ｐ３２は出力されず、前記の周波数差が−
Ｋ・Δｆのときには、第５図（Ｃ）。
うに、信号Ｐ２２が信号Ｐ２３よりも進み（または遅れ
）方向となる。なお、信号ρ２２．Ｐ２３は前述のよう
に信号Ｐ 、Ｐ を反転させた信号で、互いに二相
関係にあるが第４図、第５図には示していない、上記ノ
信号Ｐ２２． Ｒ２２，Ｒ２３，Ｊ３ヲ４逓ｆｆＪ回路
８ｄに入力すると、その出力端子０１または０２から信
号Ｐ 、またはＲ３２が出力される。これらの信号Ｐ
、Ｐ は前記の周波数差が十Ｋ・Δｆのときには、
第４図（ｃ） 、 （ｄ）に示すように、信号Ｐ が出
力されて信号Ｐ３２は出力されず、前記の周波数差が−
Ｋ・Δｆのときには、第５図（Ｃ）。
（ｄ）に示すように、信号Ｐ３１は出力されずに信号Ｐ
３２が出力される。
３２が出力される。
第６図はＦ／Ｖ変換器９の具体例を示す回路図で、Ｒ−
Ｒは抵抗器、Ｃ、Ｃ２はコンデンす、Ａは増幅器である
。同図において、入力信号Ｐ３１（またはＲ３２）が第
４図（Ｃ）〔または第５図（ｄ）〕に示すような周波数
Ｋ・Δｆのパルス列信号で入力されると、抵抗−コンデ
ンサ回路（Ｃ１Ｒ１及びＣ２Ｒ２回路）により平滑され
増幅器Ａで増幅されて、直流電圧の信号十Ｅ３ （ま
たは−Ｒ３）が出力される。
Ｒは抵抗器、Ｃ、Ｃ２はコンデンす、Ａは増幅器である
。同図において、入力信号Ｐ３１（またはＲ３２）が第
４図（Ｃ）〔または第５図（ｄ）〕に示すような周波数
Ｋ・Δｆのパルス列信号で入力されると、抵抗−コンデ
ンサ回路（Ｃ１Ｒ１及びＣ２Ｒ２回路）により平滑され
増幅器Ａで増幅されて、直流電圧の信号十Ｅ３ （ま
たは−Ｒ３）が出力される。
第７図は入力信号Ｐ、Ｐ の周波数Ｋ・Δｆに対する
出力信号±Ｅ３の電圧値の特性を示すもので、前記の周
波数差が十Ｋ・Δでのときには出力信号は十Ｅ３ （曲
線Ａで表わす）となり、周波数差が−Ｋ・Δｆのときに
は出力信号−Ｒ３（曲ＩＢで表わす〉となる。
出力信号±Ｅ３の電圧値の特性を示すもので、前記の周
波数差が十Ｋ・Δでのときには出力信号は十Ｅ３ （曲
線Ａで表わす）となり、周波数差が−Ｋ・Δｆのときに
は出力信号−Ｒ３（曲ＩＢで表わす〉となる。
次に、第１図の実施例の変形例を述べる。上記の実施例
においては、Ｆ／Ｐ変換器８に対して計数回路４から周
波数Ｋ（ｆ±Δｆ）のパルス列信号Ｐ２を、またパルス
発振器７から周波数に−ｆのパルス列信号 Ｐ ｒｌお
よび周波数２・１（−ｆのパルス列信号Ｐｒ２をそれぞ
れ入力してパルス列信号Ｐ３１またはＲ３２を得たが、
信号Ｐｒ２の代わりに、計数回路４から信号Ｐ２と別に
周波数２Ｋ （ｆ±Δｆ）のパルス列信号Ｐ２′を出力
させて、第１図における信号Ｐ２の代わりに上記の信号
Ｐ ｒｌを、又第１図の信号Ｐｒ２の代わりに上記の信
号Ｐ２′を、更に第１図のＰ の代わりに上記の信号Ｐ
２をそれぞれ用いても上記の実施例と同様にパルス列信
号Ｐ３１又はＲ３２を得ることができる。要するにＦ／
Ｐ変換器８は、少なくとも上記の信号Ｐ２及び信号Ｐｒ
１の入力に基づいて信号Ｐ３１又はＲ３２を出力する。
においては、Ｆ／Ｐ変換器８に対して計数回路４から周
波数Ｋ（ｆ±Δｆ）のパルス列信号Ｐ２を、またパルス
発振器７から周波数に−ｆのパルス列信号 Ｐ ｒｌお
よび周波数２・１（−ｆのパルス列信号Ｐｒ２をそれぞ
れ入力してパルス列信号Ｐ３１またはＲ３２を得たが、
信号Ｐｒ２の代わりに、計数回路４から信号Ｐ２と別に
周波数２Ｋ （ｆ±Δｆ）のパルス列信号Ｐ２′を出力
させて、第１図における信号Ｐ２の代わりに上記の信号
Ｐ ｒｌを、又第１図の信号Ｐｒ２の代わりに上記の信
号Ｐ２′を、更に第１図のＰ の代わりに上記の信号Ｐ
２をそれぞれ用いても上記の実施例と同様にパルス列信
号Ｐ３１又はＲ３２を得ることができる。要するにＦ／
Ｐ変換器８は、少なくとも上記の信号Ｐ２及び信号Ｐｒ
１の入力に基づいて信号Ｐ３１又はＲ３２を出力する。
なお、第１図の実施例では二つの加算器１１゜１２を設
けて、各加算器に異なるフィードバック信号を印加した
が、いずれか一方の加算器とフィードバック信号を用い
ても、高安定度のＰ Ｌ Ｌ １１３作を行なわせるこ
とができる。
けて、各加算器に異なるフィードバック信号を印加した
が、いずれか一方の加算器とフィードバック信号を用い
ても、高安定度のＰ Ｌ Ｌ １１３作を行なわせるこ
とができる。
また、上記の実施例では増幅器２にＰ１増幅器を用いた
が、これに代えて通常の比例増幅器を用いた場合にも上
記の実施例と同様の手段を用いることにより、高安定度
のＰＬＬｆ７１作を得ることができる。
が、これに代えて通常の比例増幅器を用いた場合にも上
記の実施例と同様の手段を用いることにより、高安定度
のＰＬＬｆ７１作を得ることができる。
更に、乗算形Ｄ／Ａ変換器を用いると位相検出器１とＤ
／Ａ変換器６とを一体の回路で構成することができる。
／Ａ変換器６とを一体の回路で構成することができる。
［発明の効果］
以上説明したように本発明によれば、回転角度検出器か
ら周波数ｆ±Δｆの正弦波検出信号Ｃ８を受けて、該信
号ｅ。の位相の変化に位相追尾するＰ Ｌ Ｌ ７Ｊ式
検出回路において、前記の信号ｅ。
ら周波数ｆ±Δｆの正弦波検出信号Ｃ８を受けて、該信
号ｅ。の位相の変化に位相追尾するＰ Ｌ Ｌ ７Ｊ式
検出回路において、前記の信号ｅ。
より＾い周波数Ｋ（ｆ±Δｆ）を有するパルス列信号Ｐ
を、該信号と前記信号ｅ。の周波数差の周波数Ｋ・Δ
ｆを有するパルス列信号Ｐ３１またはＰ３２に周波数差
／パルス変換器で変換し、該信号Ｐ３１またはＰ３２を
直流電圧の信号十Ｅ３または−Ｅ３に周波数／電圧変換
器で変換し、更に該信号十Ｅ または−Ｅ３から微分増
幅器により該信号の微分成分を有する信号Ｅ４を得て、
該信号Ｅ４を前記ＰＬＬ方式検出回路の位相検出器後段
の増幅器または電圧制御発振器の入力側にフィードバッ
クするようにしたので、前記ＰＬＬ方式検出回路のＰＬ
Ｌ動作の安定度を高めることができる。
を、該信号と前記信号ｅ。の周波数差の周波数Ｋ・Δ
ｆを有するパルス列信号Ｐ３１またはＰ３２に周波数差
／パルス変換器で変換し、該信号Ｐ３１またはＰ３２を
直流電圧の信号十Ｅ３または−Ｅ３に周波数／電圧変換
器で変換し、更に該信号十Ｅ または−Ｅ３から微分増
幅器により該信号の微分成分を有する信号Ｅ４を得て、
該信号Ｅ４を前記ＰＬＬ方式検出回路の位相検出器後段
の増幅器または電圧制御発振器の入力側にフィードバッ
クするようにしたので、前記ＰＬＬ方式検出回路のＰＬ
Ｌ動作の安定度を高めることができる。
これにより、位置・速度の検出精度を高めることができ
る。
る。
また、特許請求の範囲（２）の発明によれば、前記信号
十Ｅ３または−Ｅ３から微分増幅器により該信号の異な
る微分成分を有する二つの信号Ｅ４゜Ｅ６を得て、該信
号Ｅ４を前記位相検出器後段の増幅器の入力側にフィー
ドバックするとともに、前記信号Ｅ６を前記電圧制御発
振器の入力側にフィードバックするようにしたので、前
記ＰＬＬ方式検出回路のＰ Ｌ Ｌ １１１作の安定度
を極めて高めることができる。これにより、位置・速度
の検出精度を楡めて高めることができる。
十Ｅ３または−Ｅ３から微分増幅器により該信号の異な
る微分成分を有する二つの信号Ｅ４゜Ｅ６を得て、該信
号Ｅ４を前記位相検出器後段の増幅器の入力側にフィー
ドバックするとともに、前記信号Ｅ６を前記電圧制御発
振器の入力側にフィードバックするようにしたので、前
記ＰＬＬ方式検出回路のＰ Ｌ Ｌ １１１作の安定度
を極めて高めることができる。これにより、位置・速度
の検出精度を楡めて高めることができる。
第１図は本発明の実施例を示すブロック図、第２図は本
発明に用いられるＦ／Ｐ変換器の具体例を示すブロック
図、第３図（ａ）〜（ｄ）、第４図（ａ）〜（ｄ）及び
第５図（ａ）〜（ｄ）は第２図のＦ／Ｐ変換器の動作を
説明するための信号波形図、第６図は本発明に用いられ
るＦ／Ｖ変換器の具体例を示寸回路図、第７図は第６図
のＦ／Ｖ変換器の動作を説明するだめの特性曲線図、第
８図は従来のＰＬＬ方式検出回路の７０ツク図、第９図
（ａ）〜（ｄ）は第８図の回路の動作を説明するための
信号波形図である。 １・・・位相検出器、２・・・ＰＩ増幅番、３・・・Ｖ
Ｃ発振器、４・・・計数回路、５・・・メモリ回路、６
・・・Ｄ／Ａ変換器、７・・・パルス発振器、８・・・
Ｆ／Ｐ変換器、９・・・Ｆ／Ｖ変換器、１０・・・微分
増幅器、１１・・・第１の加算器、１２・・・第２の加
算器。
発明に用いられるＦ／Ｐ変換器の具体例を示すブロック
図、第３図（ａ）〜（ｄ）、第４図（ａ）〜（ｄ）及び
第５図（ａ）〜（ｄ）は第２図のＦ／Ｐ変換器の動作を
説明するための信号波形図、第６図は本発明に用いられ
るＦ／Ｖ変換器の具体例を示寸回路図、第７図は第６図
のＦ／Ｖ変換器の動作を説明するだめの特性曲線図、第
８図は従来のＰＬＬ方式検出回路の７０ツク図、第９図
（ａ）〜（ｄ）は第８図の回路の動作を説明するための
信号波形図である。 １・・・位相検出器、２・・・ＰＩ増幅番、３・・・Ｖ
Ｃ発振器、４・・・計数回路、５・・・メモリ回路、６
・・・Ｄ／Ａ変換器、７・・・パルス発振器、８・・・
Ｆ／Ｐ変換器、９・・・Ｆ／Ｖ変換器、１０・・・微分
増幅器、１１・・・第１の加算器、１２・・・第２の加
算器。
Claims (2)
- （１）回転角度検出器からの周波数ｆ±Δｆの正弦波検
出信号ｅ＿０と後述のフィードバック信号ｅ＿０＿ａと
を受けて両信号の位相差Δθに応じて直流成分の信号Ｅ
＿１を出力する位相検出器と、 前記の信号Ｅ＿１を少なくとも比例増幅して信号Ｅ＿２
を出力する増幅器と、 前記信号Ｅ＿２の電圧に比例した周波数のパルス列信号
Ｐ＿１を出力する電圧制御発振器と、前記パルス列信号
Ｐ＿１のパルス数を計数して周波数Ｋ（ｆ±Δｆ）のパ
ルス列信号Ｐ＿２と２進数のデジタル信号Ｄ＿１を出力
する計数回路と、前記デジタル信号Ｄ＿１のデジタル値
に応じた余弦波のデジタル信号Ｄ＿２を出力するメモリ
回路と、前記デジタル信号Ｄ＿２を受けてアナログ量の
余弦波信号ｅ＿０＿ａを出力し該信号を前記位相検出器
にフィードバックするデジタル／アナログ変換器、とか
らなる位相ロックド・ループ方式位置・速度検出回路に
おいて、 一定周波数を有する少なくとも一つのパルス列信号Ｐ＿
ｒ＿１を出力するパルス発振器と、少なくとも前記パル
ス列信号Ｐ＿ｒ＿１と前記計数回路からのパルス列信号
Ｐ＿２とを受けて該両信号の周波数の高低関係に応じて
異なる出力端から該両信号の周波数差の周波数をもつパ
ルス列信号Ｐ＿３＿１またはＰ＿３＿２を出力する周波
数差／パルス変換器と、前記パルス列信号Ｐ＿３＿１ま
たはＰ＿３＿２を受けてその周波数に比例した直流の正
電圧信号＋Ｅ＿３又は負電圧信号−Ｅ＿３を出力する周
波数／電圧変換器と、前記信号＋Ｅ＿３または−Ｅ＿３
を受けて該信号の微分成分を有する信号Ｅ＿４を出力し
該信号Ｅ＿４を前記増幅器または電圧制御発振器の入力
側にフィードバックする微分増幅器、 とを具備することを特徴とする位相ロックド・ループ方
式位置・速度検出回路。 - （２）回転角度検出器からの周波数ｆ±Δｆの正弦波検
出信号ｅ＿０と後述のフィードバック信号ｅ＿０＿ａと
を受けて両信号の位相差Δθに応じて直流成分の信号Ｅ
＿１を出力する位相検出器と、 前記の信号Ｅ＿１を少なくとも比例増幅して信号Ｅ＿２
を出力する増幅器と、 前記信号Ｅ＿２の電圧に比例した周波数のパルス列信号
Ｐ＿１を出力する電圧制御発振器と、前記パルス列信号
Ｐ＿１のパルス数を計数して周波数Ｋ（ｆ±Δｆ）のパ
ルス列信号Ｐ＿２と２進数のデジタル信号Ｄ＿１を出力
する計数回路と、前記デジタル信号Ｄ＿１のデジタル値
に応じた余弦波のデジタル信号Ｄ＿２を出力するメモリ
回路と、前記デジタル信号Ｄ＿２を受けてアナログ量の
余弦波信号ｅ＿０＿ａを出力し該信号を前記位相検出器
にフィードバックするデジタル／アナログ変換器、とか
らなる位相ロックド・ループ方式位置・速度検出回路に
おいて、 一定周波数を有する少なくとも一つのパルス列信号Ｐ＿
ｒ＿１を出力するパルス発振器と、少なくとも前記パル
ス列信号Ｐ＿ｒ＿１と前記計数回路からのパルス列信号
Ｐ＿２とを受けて該両信号の周波数の高低関係に応じて
異なる出力端から該両信号の周波数差の周波数をもつパ
ルス列信号Ｐ＿３＿１またはＰ＿３＿２を出力する周波
数差／パルス変換器と、前記パルス列信号Ｐ＿３＿１ま
たはＰ＿３＿２を受けてその周波数に比例した直流の正
電圧信号＋Ｅ＿３又は負電圧信号−Ｅ＿３を出力する周
波数／電圧変換器と、前記信号＋Ｅ＿３または−Ｅ＿３
を受けて該信号の異なる微分成分を有する二つの信号Ｅ
＿４、Ｅ＿６を出力し該信号Ｅ＿４を前記増幅器の入力
側にフィードバックするとともに前記信号Ｅ＿６を前記
電圧制御発振器の入力側にフィードバックする微分増幅
器、 とを具備することを特徴とする位相ロックド・ループ方
式位置・速度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050513A JPS61210909A (ja) | 1985-03-15 | 1985-03-15 | 位相ロツクド・ル−プ方式位置・速度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050513A JPS61210909A (ja) | 1985-03-15 | 1985-03-15 | 位相ロツクド・ル−プ方式位置・速度検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210909A true JPS61210909A (ja) | 1986-09-19 |
| JPH0450962B2 JPH0450962B2 (ja) | 1992-08-17 |
Family
ID=12861050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60050513A Granted JPS61210909A (ja) | 1985-03-15 | 1985-03-15 | 位相ロツクド・ル−プ方式位置・速度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210909A (ja) |
-
1985
- 1985-03-15 JP JP60050513A patent/JPS61210909A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0450962B2 (ja) | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102045062B (zh) | 一种基于Cordic算法的数字锁相环 | |
| Wang et al. | Resolver-to-digital conversion based on acceleration-compensated angle tracking observer | |
| JP5582990B2 (ja) | 測定装置 | |
| Park et al. | A linear compensation method for improving the accuracy of an absolute multipolar magnetic encoder | |
| CN105547335B (zh) | 一种磁阻式旋转变压器的信号处理系统 | |
| US4843291A (en) | Digital to synchro converter | |
| JPS62101104A (ja) | 多相デジタル合成正弦波形成回路 | |
| Zhang et al. | Composite state observer for resolver-to-digital conversion | |
| CN102723921B (zh) | 基于现场可编程门阵列的数字锁相放大实现方法及系统 | |
| EP0205934B1 (en) | Dithered laser angular rate sensor | |
| WO1986007141A1 (en) | Dither signal remover for a dithered ring laser angular rate sensor | |
| JP2006017659A (ja) | アナログ信号のデジタル変換方法 | |
| JPS61210909A (ja) | 位相ロツクド・ル−プ方式位置・速度検出回路 | |
| CN105526954A (zh) | 一种磁阻式旋转变压器的信号处理方法 | |
| JP2000337924A (ja) | Ｒ／ｄコンバータ | |
| JPH07505951A (ja) | 回転センサ出力信号プロセッサ | |
| JP3492124B2 (ja) | 周波数検出装置 | |
| Karabeyli et al. | Enhancing the accuracy for the open-loop resolver to digital converters | |
| JP2002054948A (ja) | レゾルバ変換装置 | |
| JP3302865B2 (ja) | モータ回転速度検出装置 | |
| JP2005348208A (ja) | 位相ロック回路 | |
| US12460949B2 (en) | Angle sensor apparatus and method | |
| JP3624415B2 (ja) | インバータ装置用位相同期方法 | |
| KR940006599B1 (ko) | 3 상전원 위상검출장치 | |
| CN118960706B (zh) | 一种全差分李萨如调频mems陀螺仪 |