JPH0450999A - 表示方式変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、コンピュータで得られる画像と通常のビデオ
信号に基づく画像とを同一のＴＶ画面に表示する、いわ
ゆるスーパーインポーズを行う場合に使用される表示方
式変換装置に関する。

〈従来の技術〉 一般に、ＮＴＳＣ方式のビデオ信号においては、走査方
式はインタレース方式であり、水平同期信号の周波数は
１５．７３４ＫＨｚに設定されている。一方、コンピュ
ータ画像の表示のためのビデオ信号は、通常、走査方式
はノンインタレース方式であり、水平駆動信号の周波数
は２８ＫＨｚ程度である。

このように、表示方式が互いに異なる２つの表示信号を
同一のＴＶ画面上にスーパーインポーズで表示する場合
には、一方の表示方式を他方の表示方式に変換すること
（たとえば、コンピュータ画像の表示方式をＮＴＳＣの
表示方式に変換すること）が必要となる。

このような表示方式の変換装置には、従来、第３図に示
す構成のものがある。

この装置は、コンピュータで作られた画像データを記憶
するメモリａを有しており、画像データの書き込み時に
は、コンピュータからハイレベルの書き込み許可信号Ｃ
几か出力され、この書き込み許可信号ＣＴＬがタイミン
クコントローラＣと第１、第２アンドゲートｄ１、ｄ、
にそれぞれ加えられる。

タイミングコントローラＣは、この書き込み許可信号Ｃ
ＴＬに応答して、第１アンドゲートｄ、にハイレベルの
信号を出力するとともに、第１、第２マルチプレクサｅ
１、ｅ２をデータ書き込み側に切り換える。これにより
、メモリａが書き込み可能状態にセットされる。次に、
コンピュータから画像データが送出されると、この画像
データが第１マルチプレクサｅ１を介してメモリａに加
えられる。この画像データの送出に並行して、コンピュ
ータからはドツトクロックＤＯＴＣＬＫ、水平駆動信号
ＨＤおよび垂直駆動信号ＶＤがそれぞれ出力され、これ
らの信号がタイミンクコントローラＣと第１アドレスカ
ウンタｆ、に与えられる。第１アドレスカウンタｆ１は
、これらの信号に同期して第２マルチプレクサｅ、を介
してメモリのアドレスを順次指定するので、画像データ
がメモリａに格納される。

一方、画像データの読み出し時には、コンピュータから
ローレベルの読み出し許可信号Ｃ几が出力され、この読
み出し許可信号ＣＴＬがタイミングコントローラＣと第
１１第２アンドゲートｄ８、ｄ。

にそれぞれ加えられる。タイミングコントローラＣは、
この読み出し許可信号ＣＴＬに応答して、第２アンドゲ
ートｄ、にハイレベルの信号を出力するとともに、第１
、第２マルチプレクサｅ１、ｅ、をデータ読み出し側に
切り換える。これにより、メモリａが読み出し可能状態
にセットされる。この状態で、次に、ビデオ信号から同
期分離して得られたドツトクロックＤＯＴＣＬＫ、水平
同期信号Ｈ３ＹＮＣおよび垂直同期信号ＶＳＹＮＣがタ
イミングコントローラＣと第２アドレスカウンタｆ２に
それぞれ与えられる。

第２アドレスカウンタｆ２は、これらの信号に同期して
第２マルチプレクサｅ２を介してメモυａのアドレスを
順次指定するので、メモリａに格納されている画像デー
タが読み出される。

このように、コンピュータから送出される画像データは
、メモリａに一旦蓄えられるので、画像データがノンイ
ンクレース方式で、周波数が２８ＫＨｚで走査されてい
ても、メモリａからは、インタレース方式で、周波数が
１５．７３４ＫＨｚのＮＴＳＣの表示方式に従って画像
データが読み出される。

〈発明が解決しようとする課題〉 しかしながら、従来の上記構成のものでは、メモリａは
、画像データの書き込み、読み出しを並行処理する構成
のものではなく、画像データの書き込み、読み出しが同
一の入出力ポート（本例では第１マルチプレクサｅ＋）
を介して行われるので、画像データの書き込み時にはス
ーパーインポーズを行うことができない。また、画像デ
ータの書き込み、読み出しのモード切り換えはコンピュ
ータからの指令により行う必要があるため、コンピュー
タの負担か大きい。さらに、画像データの書き込み、読
み出しのタイミング制御が複雑である等の問題がある。

〈課題を解決するだめの手段〉 本発明は、このような事情に鑑みてなされたものであっ
て、画像データの書き込み時においてもスーパーインポ
ーズを行うことができ、また、コンピュータの負担を軽
減し、画像データの書き込み、読み出し制御を一層簡単
に行えるようにするものである。

そのため、本発明の表示方式変換装置は、コンピュータ
から送られる画像データを記憶する奇数フィールドメモ
リブロック２と偶数フィールドメモリブロック４とを備
え、両メモリブロック２．４は書き込み、読み出しの並
行処理が可能な構成を有する一方、 両メモリブロック２．４の画像データ書き込み側には、
コンピュータから画像表示用の水平駆動信号が与えられ
るたびに、これに応答して各メモリブロック２．４を交
互に書き込み可能状態にする書き込みブロック選択手段
６が設けられる一方、両メモリブロック２．４の画像デ
ータ読み出し側には、ビデオ信号の奇数フィールドと偶
数フィールドとを識別するフィールド識別信号を発生す
るフィールド識別回路８と、このフィールド識別回路８
からのフィールド識別信号が与えられるたびに、これに
応答して各メモリブロック２．４を交互に読み出し可能
状態にする読み出しブロック選択手段Ｉ４とが設けられ
ていることを特徴としている。

〈作用〉 上記構成において、書き込みブロック選択手段６は、コ
ンピュータから画像表示用の水平駆動信号が与えられる
たびに、これに応答して書き込みブロック選択信号を出
力するので、各メモリブロック２．４が交互に書き込み
可能状態にセットされる。これにより、画像データは、
■走査ラインごとに交互に奇数ライン、偶数ラインの区
別かされて対応するメモリブロック２．４に個別に記憶
される。

一方、フィールド識別回路８は、ビデオ信号の奇数フィ
ールドと偶数フィールドとを識別してフィールド識別信
号を発生し、このフィールド識別信号を読み出しブロッ
ク選択手段Ｉ４に送出するので、読み出しブロック選択
手段１４は、このフィールド識別信号が与えられるたび
に、これに応答して読み出しブロック選択信号を出力す
る。したがって、各メモリブロック２．４は、各フィー
ルドごとに交互に読み出し可能状態にセットされる。

これにより、画像データは、その書き込みタイミングと
は無関係に、ビデオ信号が奇数フィールドのときには奇
数フィールドメモリブロック２から、偶数フィールドの
ときには偶数フィールドメモリブロック４から、それぞ
れビデオ信号に同期して読み出される。

このように、画像データの書き込み、読み出しは、それ
ぞれ独立したポートを使用し、かつ、書き込み、読み出
しを並行処理できるので、画像データの書き込み時にも
スーパーインポーズが可能であり、また、コンピュータ
のタイミング制御が不要であるから、コンピュータの負
担も軽減される。

〈実施例さ 第１図は表示方式変換装置のブロック図である。

同図において、符号Ｉは表示方式変換装置の全体を示し
、２．４はコンピュータから送られる画像データを記憶
する奇数フィールドメモリブロックと偶数フィールドメ
モリブロックである。両メモリブロック２．４は、たと
えば、ＮＥＣ製のＮＴＳＣ用フィ一フィールドバッファ
名μＰＤ４２２７）が適用される。すなわち、各メモリ
ブロック２．４は書き込み、読み出しの並行処理が可能
に構成されており、画像データを格納するメモリセル、
水平、垂直の各書き込みアドレスカウンタ、水平、垂直
の各読み出しアドレスカウンタ（いずれも図示省略）を
それぞれ備えている。さらに、各メモリブロック２．４
の画像データの入力側には、データ入力端子Ｉ）ＩＮ、
クロック入力端子ＷＣＬＫ、水平、垂直書き込みアドレ
スカウンタのクリア端子ＷＣＬＲ１および水平書き込み
アドレスカウンタのリセット端子１ＲＳＴが設けられて
おり、また、画像データの出力側にはデータ出力端子Ｄ
ＯＵＴ、クロック入力端子ＲＣＬＫ、水平、垂直読み出
しアドレスカウンタのクリア端子「■、および水平読み
出し７アドレスカウンタのリセット端子ＲＬＲＳＴが設
けられている。そして、書き込み側のクリア端子ＷＣＬ
Ｒにパルスが加えられた場合には、このパルスの立ち下
がりに応じて水平、垂直の書き込みアドレスカウンタが
共にクリアされ、同様に、読み出し側のクリア端子π］
にパルスが加えられた場合には、このパルスの立ち下が
りに応じて水平、垂直の読み出しアドレスカウンタが共
にクリアされるようになっている。また、書き込み側の
リセット端子ＷＬＲＳＴにパルスが加えられた場合には
、このパルスの立ち上がりに応じて水平書き込みアドレ
スカウンタがリセットされるとともに、垂直書き込みア
ドレスカウンタか＋またけインクリメントされ、同様に
、読み出し側のリセット端子ＲＬＲ８Ｔにパルスが加え
られた場合には、このパルスの立ち上がりに応じて水平
読み出しアドレスカウンタがリセットされるとともに、
垂直読み出しアドレスカウンタが↓Ｉだけインクリメン
トされるようになっている。

６は両メモリブロック２．４の画像データ書き込み側に
設けられた書き込みブロック選択手段としてのＴフリッ
プフロップであり、このＴフリップフロップ６はコンピ
ュータから水平駆動信号か与えられるたびに、各出力端
子Ｑ、Ｑの出力レベルが交互に反転し、これによって各
メモリブロック２．４が交互に書き込み可能状態にセッ
トされる。

８はＮＴＳＣ方式のビデオ信号の奇数フィールドと偶数
フィールドとを識別するフィールド識別信号を発生する
フィールド識別回路、ＩＯはビデオ信号から水平同期信
号と垂直同期信号とを同期分離する同期分離回路、１２
は同期分離回路ＩＯで得られる水平、垂直同期信号に基
づいてこれらの信号に同期した画像データ読み出し用の
ドツトクロックを生成するクロック生成回路である。ま
た、１４はフィールド識別回路８からのフィールド識別
信号が与えられるたびに、これに応答して各メモリブロ
ック２．４を交互に読み出し可能状態にする読み出しブ
ロック選択信号を発生ずる読み出しブロック選択手段で
あり、本例では、第１、第２アンドゲート１６．１８と
インバータ２０とからなる。また、２２は奇数、偶数フ
ィールドに応じて各メモリブロック２．４から読み出さ
れる画像データを選択するマルチプレクサである。

次に、上記構成の表示方式変換装置１の動作について説
明する。

図外のコンピュータからは、カラー表示用の画像データ
、ドツトクロックＤＱＴＣＩＪ、水平駆動信号ＨＤ、垂
直駆動信号ＶＤがそれぞれ送出される。ここで、画像デ
ータは、ノンインクレース方式であり、水平駆動信号Ｈ
Ｄの周波数は２８ＫＨｚに設定されているものとする。

そして、両メモリブロック２．４に対しては、いずれも
、画像データがデータ入力端子ＤＩＮに、ドツトクロッ
クＤＯＴＣＬＫがクロック入力端子ＷＣＬＫに、垂直駆
動信号ＶＤがクリア端子ＷＣｎにそれぞれ加えられる。

そして、垂直駆動信号ＶＤがクリア端子「■に加えられ
るたびに、この信号の立ち下がりに応じて各メモリブロ
ック２．４内の水平、垂直の書き込みアドレスカウンタ
が共にクリアされ、これにより、メモリセルの書き込み
アドレスが左上端の初期位置にセントされる。

また、上記の垂直駆動信号ＶＤはＴフリップフロップの
リセット端子Ｒにも加えられるので、第２図に示すよう
に、この垂直駆動信号ＶＤが加わるたびにＴフリップフ
ロップ６の出力がリセットされる。

また、水平駆動信号ＨＤはＴフリップフロップのトリガ
端子Ｔに加えられるので、水平駆動信号ＨＤか加わるた
びに、各出力端子Ｑ、Ｑの出力レベルが交互に反転する
。そして、この各出力端子Ｑ、　Ｑからの出力が両メモ
リブロック２．４のリセット端子ＷＬＲＳＴにそれぞれ
加わるので、この信号の立ち上がりのタイミングに応じ
て、各メモリブロック２．４は、水平書き込みアドレス
カウンタがリセットされるとともに、垂直書き込みアド
レスカウンタが＋１だけインクリメントされる。これに
より、画像データは、水平駆動信号ＨＤが加わるＩ走査
ラインごとに交互に奇数ライン、偶数ラインの区別がさ
れて対応するメモリブロック２．４に個別に記憶される
ことになる。

一方、ビデオ信号はフィールド識別回路８と同期分離回
路１０とにそれぞれ加えられる。この場合のビデオ信号
は、インタレース方式で、水平駆動信号肝、ＹＮＣの周
波数カ月５．７３４ＫＨｚのＮＴＳＣ方式に従うものと
する。

フィールド識別回路８は、ビデオ信号の奇数フィールド
と偶数フィールドとを識別して奇数フィールドならばハ
イレベル、偶数フィールドならばローレベルのフィール
ド識別信号を発生する。また、同期分離回路ｌＯはビデ
オ信号を同期分離して水平同期信号ＨＳＹＮＣ，垂直駆
動信号ＶＳＹＮＣをそれぞれ発生する。さらに、クロッ
ク生成回路１２からは、同期分離回路】０で得られる水
平、垂直同期信号ＨＳＹＮＣＳＶＳＹＮＣに基づいてこ
れらの信号に同期した画像データ読み出し用のドツトク
ロックＤＯＴＣＬＫが生成される。そして、両メモリブ
ロック２．４に対しては、いずれも、ドツトクロックＩ
）ＯＴＣＬＫかクロック入力端子ＲＣＬＫに、垂直同期
信号ＶＳＹＮＣがクリア端子ＲＣＬＲにそれぞれ加えら
れる。上記の垂直同期信号ＶＳＹＮＣがクリア端子ＲＣ
ＬＲに加えられるたびに、この信号の立ち下がりに応じ
て各メモリブロック２．４内の水平、垂直の読み出しア
ドレスカウンタが共にクリアされ、これにより、メモリ
セルの読み出しアドレスが左上端の初期位置にセットさ
れる。

また、フィールド識別回路８において、ビデオ信号の奇
数フィールドが識別された場合には、マルチプレクサ２
２か奇数フィールドメモリブロック２のデータ出力端子
ＤＯＵＴに接続を切り換えるとともに、読み出しブロッ
ク選択手段１４の第１アントゲ−）１６が開かれる。し
たがって、同期分離回路１０から水平同期信号Ｈ３ＹＮ
Ｃが出力されるたびに、この信号が第１アンドゲート１
６を介して奇数フィールドメモリブロック２のリセット
端子ＲＬＲ３Ｔに加わるので、この水平同期信号Ｈ３Ｙ
１１“Ｃの立ち上がりのタイミンクに応じて、奇数フィ
ールドメモリブミック２の水平読み出しアドレスカウン
タがリセットされるとともに、畢直読み出しアドレスカ
ウンタが＋１だけインクリメントされる。

これにより、ビデオ信号が奇数フィールドの場合には、
そのフィールド期間中、奇数フィールドメモリブロック
２に記憶されている画像データが、水平同期信号Ｈ並に
同期して１走査ライン分ずつ読み出され、この画像デー
タがマルチプレクサ２２を介して出力される。

同様に、ビデオ信号が偶数フィールドの場合には、マル
チプレクサ２２が偶数フィールドメモリブロック４のデ
ータ出力端子ＤＯＵＴに接続を切り換えるとともに、読
み出しブロック選択手段１４の第２アンドゲートＩ８が
開かれるので、偶数フィールドメモリブロック４に記憶
されている画像データが、水平同期信号ＨＳＹＮＣに同
期してＩ走査ライン分ずつ読み出され、この画像データ
がマルチプレクサ２２を介して出力される。

その結果、画像データはＮＴＳＣ方式に変換されて出力
されることになるから、最初からＮＴＳＣ方式に従うビ
デオ信号と同期が取れることになり、スーパーインポー
ズを行うことができる。

〈発明の効果〉 本発明によれば、画像データの書き込みと、読み出しは
それぞれ独立、別個に行えるので、画像データの書き込
み時においてもスーパーインポーズを行うことができ、
また、画像データの書き込み、読み出しのモード切り換
えは不要となるからコンピュータの負担か軽減される等
の優れた効果が発揮される。

【図面の簡単な説明】

第１図および第２図は本発明の実施例を示すもので、第
１図は表示方式変換装置のブロック図、第２図は第１図
の構成の動作説明に供するタイミングチャートである。 第３図は従来の表示方式変換装置のブロック図である。 ■・・・表示方式変換装置、２・・・奇数フィールドメ
モリブロック、４・・・偶数フィールドメモリブロック
、６・・・書き込みブロック選択手段、８　・フィール
ド識別回路、１４・・読み出しブロック選択手段。 出願人　オ　ム　ロ　ン　株式会社 代理人　弁理士　岡　１）和　秀

Claims (1)

【特許請求の範囲】
1. （１）コンピュータから送られる画像データを記憶する
   奇数フィールドメモリブロック（２）と偶数フィールド
   メモリブロック（４）とを備え、両メモリブロック（２
   ）、（４）は書き込み、読み出しの並行処理が可能な構
   成を有する一方、 前記両メモリブロック（２）、（４）の画像データ書き
   込み側には、コンピュータから画像表示用の水平駆動信
   号が与えられるたびに、これに応答して前記各メモリブ
   ロック（２）、（４）を交互に書き込み可能状態にする
   書き込みブロック選択手段（６）が設けられる一方、 前記両メモリブロック（２）、（４）の画像データ読み
   出し側には、ビデオ信号の奇数フィールドと偶数フィー
   ルドとを識別するフィールド識別信号を発生するフィー
   ルド識別回路（８）と、このフィールド識別回路（８）
   からのフィールド識別信号が与えられるたびに、これに
   応答して前記各メモリブロック（２）、（４）を交互に
   読み出し可能状態にする読み出しブロック選択手段（１
   ４）とが設けられていることを特徴とする表示方式変換
   装置。