JPH0451534A - 半導体素子実装方法 - Google Patents
半導体素子実装方法Info
- Publication number
- JPH0451534A JPH0451534A JP2160346A JP16034690A JPH0451534A JP H0451534 A JPH0451534 A JP H0451534A JP 2160346 A JP2160346 A JP 2160346A JP 16034690 A JP16034690 A JP 16034690A JP H0451534 A JPH0451534 A JP H0451534A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- light
- substrate
- bonding
- interference fringes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子実装方法に関し、特に詳細には、半
導体素子をフェースダウンボンディングで基板上に実装
する半導体素子実装方法に関する。
導体素子をフェースダウンボンディングで基板上に実装
する半導体素子実装方法に関する。
近年、半導体素子を基板上に実装する際、実装密度及び
作業性の点からフェースダウン方式において、フリップ
チップ実装技術が注目されるようになってきた。この方
法は、「エレクトロニック・バッケイジング・テクノロ
ジー」の１９８９年１２月号に掲載された「フリップチ
ップ実装の技術動向」と題する文献に記載されている。
作業性の点からフェースダウン方式において、フリップ
チップ実装技術が注目されるようになってきた。この方
法は、「エレクトロニック・バッケイジング・テクノロ
ジー」の１９８９年１２月号に掲載された「フリップチ
ップ実装の技術動向」と題する文献に記載されている。
そして、フリップチップをフェースダウン方式で基板上
に実装する際、半導体素子を実装する基板面に対して平
行に保った状態でフェースダウンしなければならない。
に実装する際、半導体素子を実装する基板面に対して平
行に保った状態でフェースダウンしなければならない。
しかし、従来は実装装置の最初の調節の際、ボンディン
グヘッドと基板面との平行度を調整した後は、調節をお
こなわずフェースダウンボンディングを実施していた。
グヘッドと基板面との平行度を調整した後は、調節をお
こなわずフェースダウンボンディングを実施していた。
このような方法では、半導体素子を基板面に対して確実
にボンディングできない場合があった。そこで、フェー
スダウンボンディング中に半導体素子を吸着保持したツ
ールの真横に設けたＴＶカメラ等で、半導体素子を観察
し、ツールと基板との平行度を観察しつつフェースダウ
ンを行っていた。
にボンディングできない場合があった。そこで、フェー
スダウンボンディング中に半導体素子を吸着保持したツ
ールの真横に設けたＴＶカメラ等で、半導体素子を観察
し、ツールと基板との平行度を観察しつつフェースダウ
ンを行っていた。
しかし、上記のような従来の方法では、バンプが設けら
れた半導体素子とこれがボンディングされる基板との間
では、１０ｍｍ当たり数μｍ程度の平行度しか実現でき
ず、その結果、フリップチップのバンプ高さが１０μｍ
以下となるような高密度化に伴う微細化に十分対応する
ことができなかった。
れた半導体素子とこれがボンディングされる基板との間
では、１０ｍｍ当たり数μｍ程度の平行度しか実現でき
ず、その結果、フリップチップのバンプ高さが１０μｍ
以下となるような高密度化に伴う微細化に十分対応する
ことができなかった。
本発明は上記課題を解決し、高密度化に伴い微細化に対
応できる半導体素子実装装置を提供することを目的とす
る。
応できる半導体素子実装装置を提供することを目的とす
る。
本発明の半導体素子実装方法は、片面にバンプ電極が形
成されている半導体素子を反対面でボンディングヘッド
上の吸着面に吸着させて保持する工程と、この吸着面の
周囲に形成されたボンディングヘッドの光反射面に対し
て、半導体素子がボンディングされる先透過性の基板の
裏面側から可干渉性の光を照射する光照射工程と、光照
射工程で照射した光の基板表面で反射した光と、光反射
面で反射した光とを互いに干渉させて、干渉縞を検出す
る検出工程と、検出工程で検出された干渉縞の状態に応
じてボンディングヘッドを移動し、吸着した半導体素子
のバンプ電極が形成されている面と基板の半導体素子が
ボンディングされる面との平行度を調節し、半導体素子
を基板上にフェースダウンボンデングする工程とを備え
たことを特徴とする。
成されている半導体素子を反対面でボンディングヘッド
上の吸着面に吸着させて保持する工程と、この吸着面の
周囲に形成されたボンディングヘッドの光反射面に対し
て、半導体素子がボンディングされる先透過性の基板の
裏面側から可干渉性の光を照射する光照射工程と、光照
射工程で照射した光の基板表面で反射した光と、光反射
面で反射した光とを互いに干渉させて、干渉縞を検出す
る検出工程と、検出工程で検出された干渉縞の状態に応
じてボンディングヘッドを移動し、吸着した半導体素子
のバンプ電極が形成されている面と基板の半導体素子が
ボンディングされる面との平行度を調節し、半導体素子
を基板上にフェースダウンボンデングする工程とを備え
たことを特徴とする。
本発明の半導体素子実装方法では、光透過性の基板を用
い、その裏面側から可干渉性の光を照射している。そし
て、ボンディングヘッド上の光反射面で反射した光と、
基板裏面で反射した光とを互いに干渉させ、半導体素子
表面と基板表面との平行度を正確に検出している。この
検出結果にしたがって、ボンディングヘッドを動かし、
半導体素子表面と基板表面とを互いに平行になるように
調節している。
い、その裏面側から可干渉性の光を照射している。そし
て、ボンディングヘッド上の光反射面で反射した光と、
基板裏面で反射した光とを互いに干渉させ、半導体素子
表面と基板表面との平行度を正確に検出している。この
検出結果にしたがって、ボンディングヘッドを動かし、
半導体素子表面と基板表面とを互いに平行になるように
調節している。
以下、図面を参照しつつ本発明に従う実施例を説明して
いく。
いく。
第１図は本発明に従う半導体装方法の一実施例で使用す
る半導体素子実装装置の構成図である。
る半導体素子実装装置の構成図である。
第１図に示すように、半導体素子実装装置はボンディン
グツール２を備え、このボンディングツール２の先端部
には、半導体素子１を吸着固定する平面２ａ（吸着面）
が形成されている。そして、この平面２ａの中央部には
、真空ポンプ１０に接続された貫通口２ｂか形成されて
いる。この吸着面の周囲は、そこに真空吸着される半導
体素子のバンプ電極形成面に平行な鏡面部２ｃ（光反射
面）が形成されている。この鏡面部２Ｃは貫通口２ｂの
周囲に、例えば光反射性の良好な材料からなる部材を埋
め込み、これを研磨することにより形成する。更に、ボ
ンディングツール２は、実装装置に装着される光透過性
の基板３の半導体素子搭載面３ａをＸＹ平面としたとき
、このＸＹ平面に対して直交する方向Ｚに移動可能であ
り、更に、このＸＹ平面に平行で、平面２ａ上の貫通孔
２ｂの中心を通る平面を規定するＸＹ両軸に対してそれ
ぞれ回転角θｘ１θｙ方向に調節可能である。
グツール２を備え、このボンディングツール２の先端部
には、半導体素子１を吸着固定する平面２ａ（吸着面）
が形成されている。そして、この平面２ａの中央部には
、真空ポンプ１０に接続された貫通口２ｂか形成されて
いる。この吸着面の周囲は、そこに真空吸着される半導
体素子のバンプ電極形成面に平行な鏡面部２ｃ（光反射
面）が形成されている。この鏡面部２Ｃは貫通口２ｂの
周囲に、例えば光反射性の良好な材料からなる部材を埋
め込み、これを研磨することにより形成する。更に、ボ
ンディングツール２は、実装装置に装着される光透過性
の基板３の半導体素子搭載面３ａをＸＹ平面としたとき
、このＸＹ平面に対して直交する方向Ｚに移動可能であ
り、更に、このＸＹ平面に平行で、平面２ａ上の貫通孔
２ｂの中心を通る平面を規定するＸＹ両軸に対してそれ
ぞれ回転角θｘ１θｙ方向に調節可能である。
この半導体素子実装装置の基板保持部４は、基板３を周
辺部で支持し、基板３の下側から光を照射できるように
、貫通穴４ａを有している。この貫通穴４ａの大きさは
、ボンディングツール２に形成した鏡面部２ｃ領域より
大きくしておくことが好ましい。更にこの基板保持部４
は、そこに搭載する光透過性の基板３を固定する固定機
構（図示せず）を備えている。
辺部で支持し、基板３の下側から光を照射できるように
、貫通穴４ａを有している。この貫通穴４ａの大きさは
、ボンディングツール２に形成した鏡面部２ｃ領域より
大きくしておくことが好ましい。更にこの基板保持部４
は、そこに搭載する光透過性の基板３を固定する固定機
構（図示せず）を備えている。
この基板保持部４の貫通穴４ａの下側には、ハーフミラ
−５が設けである。このハーフミラ−５は基板保持部４
に固定される光透過性の基板３の裏面３ｂに対して４５
度の傾斜角をもって固定されている。そして、このハー
フミラ−５の下側には、固定される先透過性の基板３の
裏面３ｂに対して直角方向の可干渉性の平行光を照射す
る光源６、例えばレーザ光発生装置が設けである。
−５が設けである。このハーフミラ−５は基板保持部４
に固定される光透過性の基板３の裏面３ｂに対して４５
度の傾斜角をもって固定されている。そして、このハー
フミラ−５の下側には、固定される先透過性の基板３の
裏面３ｂに対して直角方向の可干渉性の平行光を照射す
る光源６、例えばレーザ光発生装置が設けである。
更に、このハーフミラ−５の側方に光の干渉状態、具体
的には干渉縞を観測できる観測装置、例えば顕微鏡７が
設けである。この顕６１１！７は、ハーフミラ−５の傾
斜面から光源６から発した平行光の進行方向に対して、
直角方向に延長した位置に設けである。この様に構成し
ておくことにより、光源６より発した平行光の基板３の
裏面３ｂでの反射光と、ボンディングツール２の鏡面部
２Ｃでの反射光との干渉状態の観測ができる。
的には干渉縞を観測できる観測装置、例えば顕微鏡７が
設けである。この顕６１１！７は、ハーフミラ−５の傾
斜面から光源６から発した平行光の進行方向に対して、
直角方向に延長した位置に設けである。この様に構成し
ておくことにより、光源６より発した平行光の基板３の
裏面３ｂでの反射光と、ボンディングツール２の鏡面部
２Ｃでの反射光との干渉状態の観測ができる。
次に、上記装置を使用して、半導体素子１を光透過性の
基板３上の半導体素子搭載面３ａ上にフェースダウンボ
ンディングする方法について説明するＯ ます、基板３を基板保持部４上の貫通穴４ａを覆いかつ
所定の位置にくるように固定する。次に、バンプ電極が
形成されている面の反対面がボンディングツール２の貫
通孔２ｂを覆うように半導体素子１をセットし、真空ポ
ンプ１０で貫通孔２ｂ内を真空吸引して、半導体素子１
をボンディングツール２の先端部に吸着固定する。
基板３上の半導体素子搭載面３ａ上にフェースダウンボ
ンディングする方法について説明するＯ ます、基板３を基板保持部４上の貫通穴４ａを覆いかつ
所定の位置にくるように固定する。次に、バンプ電極が
形成されている面の反対面がボンディングツール２の貫
通孔２ｂを覆うように半導体素子１をセットし、真空ポ
ンプ１０で貫通孔２ｂ内を真空吸引して、半導体素子１
をボンディングツール２の先端部に吸着固定する。
次に、光源６を点灯し、レーザ光をハーフミラ−５を介
して基板３の裏面側に照射する。そして基板３の裏面３
ｂでの反射光と、ボンディングツール２の鏡面部２ｃで
の反射光との干渉状態を顕微鏡７で観測する。しかし、
ボンディングツール２の鏡面部２ｃが基板３の半導体素
子搭載面３ａに対して大きく傾斜しているときは、第２
図（ａ）に示すように、干渉縞が多すぎるため干渉縞の
観測はできない。その場合にはボンディングツール２を
Ｘ軸方向の回転角θＸ及びＹ軸方向の回転角θｙを調整
し、第２図（ｂ）に示すように干渉縞が観測できる状態
にする。
して基板３の裏面側に照射する。そして基板３の裏面３
ｂでの反射光と、ボンディングツール２の鏡面部２ｃで
の反射光との干渉状態を顕微鏡７で観測する。しかし、
ボンディングツール２の鏡面部２ｃが基板３の半導体素
子搭載面３ａに対して大きく傾斜しているときは、第２
図（ａ）に示すように、干渉縞が多すぎるため干渉縞の
観測はできない。その場合にはボンディングツール２を
Ｘ軸方向の回転角θＸ及びＹ軸方向の回転角θｙを調整
し、第２図（ｂ）に示すように干渉縞が観測できる状態
にする。
そして、次に、第２図（Ｃ）に示すように、観察される
干渉縞の間隔Ｗが拡がるようにボンディングツール２の
Ｘ軸方向の回転角θｘ、Ｙ軸方向の回転角θｙを微調整
する。基板３の半導体素子搭載面３ａに対してボンディ
ングツール２の傾斜角度が小さくなるほど干渉縞の間隔
は広くなり、完全に平行になったとき干渉縞は観測され
なくなる。顕微鏡７の観察視野内に、干渉縞が無くなっ
た状態で、ボンディングツール２の角度調整を停止し、
ボンディングツール２を−Ｚ力方向移動（下降）させ、
フェースダウンボンディングを行う。このように干渉縞
が観測されない状態では、例えば観察領域をボンディン
グツール２の鏡面部２ｃて１０ｍｍとし、使用する可干
渉性の光を波長０．６３μｍのＨｅ−Ｎｅレーザの光を
使用すると、干渉縞は、光路長差が０．６３μｍ毎に発
生する。このため、ボンディングツール２の鏡面部２Ｃ
と基板３の半導体素子搭載面３ａとの平行度は、１０ｍ
ｍの距離で０．３μｍ以下となる。
干渉縞の間隔Ｗが拡がるようにボンディングツール２の
Ｘ軸方向の回転角θｘ、Ｙ軸方向の回転角θｙを微調整
する。基板３の半導体素子搭載面３ａに対してボンディ
ングツール２の傾斜角度が小さくなるほど干渉縞の間隔
は広くなり、完全に平行になったとき干渉縞は観測され
なくなる。顕微鏡７の観察視野内に、干渉縞が無くなっ
た状態で、ボンディングツール２の角度調整を停止し、
ボンディングツール２を−Ｚ力方向移動（下降）させ、
フェースダウンボンディングを行う。このように干渉縞
が観測されない状態では、例えば観察領域をボンディン
グツール２の鏡面部２ｃて１０ｍｍとし、使用する可干
渉性の光を波長０．６３μｍのＨｅ−Ｎｅレーザの光を
使用すると、干渉縞は、光路長差が０．６３μｍ毎に発
生する。このため、ボンディングツール２の鏡面部２Ｃ
と基板３の半導体素子搭載面３ａとの平行度は、１０ｍ
ｍの距離で０．３μｍ以下となる。
このようにして、半導体素子１のバンプ電極が形成され
ている面と、基板の半導体素子搭載面３ａとの平行度を
簡単にかつ精度よく検出でき、この検出結果に基づいて
、ボンディングツール２の傾斜を調整することにより、
高精度なフェースダウンボンディングを実施することが
できる。
ている面と、基板の半導体素子搭載面３ａとの平行度を
簡単にかつ精度よく検出でき、この検出結果に基づいて
、ボンディングツール２の傾斜を調整することにより、
高精度なフェースダウンボンディングを実施することが
できる。
本発明は上記実施例に限定されず種々の変形例が考えら
れ得る。
れ得る。
具体的には、上記実施例で使用する装置では、可干渉性
の光としてレーザ光を使用しているが、これに限定され
ず、可干渉性を有している光であればどのような光であ
ってもよい。また、レーザ光としてＨｅ−Ｎｅレーザを
使用しているが、これに限定されない。
の光としてレーザ光を使用しているが、これに限定され
ず、可干渉性を有している光であればどのような光であ
ってもよい。また、レーザ光としてＨｅ−Ｎｅレーザを
使用しているが、これに限定されない。
この鏡面部２ｃを形成する際、ボンディングツール２の
平面２ａを研磨しているが、この代わりに光反射部材を
貼り付けるようにしてもよい。
平面２ａを研磨しているが、この代わりに光反射部材を
貼り付けるようにしてもよい。
本発明の半導体素子実装方法では、先に説明したように
、光の干渉を利用して、半導体素子と基体との平行度を
精度よく検出しているので、微細なバンプを有する半導
体素子においても確実なフェースダウンボンディングを
行うことができる。
、光の干渉を利用して、半導体素子と基体との平行度を
精度よく検出しているので、微細なバンプを有する半導
体素子においても確実なフェースダウンボンディングを
行うことができる。
第１図は本発明の半導体素子実装方法の一実施例で使用
する半導体素子実装装置の構成を示す図、第２図は実施
例の方法で半導体素子を実装する際の顕微鏡の観察状態
を示す図である。 １・・・半導体素子、２・・・ボンディングツール、３
・・基板、４・・・基板保持部、４ａ・・・貫通穴、５
・・・ハーフミラ−６・・・光源、７・・・顕微鏡。 代理人弁理士 長谷用 芳 樹間
寺 嶋 史 朗（ａ） （ｂ） 第２図
する半導体素子実装装置の構成を示す図、第２図は実施
例の方法で半導体素子を実装する際の顕微鏡の観察状態
を示す図である。 １・・・半導体素子、２・・・ボンディングツール、３
・・基板、４・・・基板保持部、４ａ・・・貫通穴、５
・・・ハーフミラ−６・・・光源、７・・・顕微鏡。 代理人弁理士 長谷用 芳 樹間
寺 嶋 史 朗（ａ） （ｂ） 第２図
Claims (1)
- 【特許請求の範囲】 片面にバンプ電極が形成されている半導体素子を反対
面でボンディングヘッド上の吸着面に吸着させて保持す
る工程と、 前記吸着面の周囲に形成されたボンディングヘッドの光
反射面に対して、前記半導体素子がボンディングされる
光透過性の基板の裏面側から可干渉性の光を照射する光
照射工程と、前記光照射工程で照射した光のうち前記基
板表面で反射した光と、前記光反射面で反射した光とを
互いに干渉させて、干渉縞を検出する検出工程と、前記
検出工程で検出された干渉縞の状態に応じて前記ボンデ
ィングヘッドを移動し、前記吸着した半導体素子のバン
プ電極が形成されている面と前記基板の半導体素子がボ
ンディングされる面との平行度を調節し、前記半導体素
子を前記基板上にフェースダウンボンデングする工程と
を備えた半導体素子実装方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160346A JPH0451534A (ja) | 1990-06-19 | 1990-06-19 | 半導体素子実装方法 |
| CA002044649A CA2044649A1 (en) | 1990-06-19 | 1991-06-14 | Method and apparatus for packaging a semiconductor device |
| US07/717,015 US5212880A (en) | 1990-06-19 | 1991-06-18 | Apparatus for packaging a semiconductor device |
| KR1019910010166A KR950002186B1 (ko) | 1990-06-19 | 1991-06-19 | 반도체소자실장방법 및 장치 |
| EP91110072A EP0462596A1 (en) | 1990-06-19 | 1991-06-19 | Method and apparatus for packaging a semiconductor device |
| US08/031,502 US5262355A (en) | 1990-06-19 | 1993-03-15 | Method for packaging a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160346A JPH0451534A (ja) | 1990-06-19 | 1990-06-19 | 半導体素子実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451534A true JPH0451534A (ja) | 1992-02-20 |
Family
ID=15713000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160346A Pending JPH0451534A (ja) | 1990-06-19 | 1990-06-19 | 半導体素子実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451534A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045867A1 (en) * | 1996-05-27 | 1997-12-04 | Sumitomo Electric Industries, Ltd. | Tool chip, bonding tool with the tool chip, and method for controlling the bonding tool |
| US6797063B2 (en) | 2001-10-01 | 2004-09-28 | Fsi International, Inc. | Dispensing apparatus |
-
1990
- 1990-06-19 JP JP2160346A patent/JPH0451534A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997045867A1 (en) * | 1996-05-27 | 1997-12-04 | Sumitomo Electric Industries, Ltd. | Tool chip, bonding tool with the tool chip, and method for controlling the bonding tool |
| US6270898B1 (en) | 1996-05-27 | 2001-08-07 | Sumitomo Electric Industries, Ltd. | Tool tip and bonding tool comprising the tool tip and control method for the bonding tool |
| US6797063B2 (en) | 2001-10-01 | 2004-09-28 | Fsi International, Inc. | Dispensing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002186B1 (ko) | 반도체소자실장방법 및 장치 | |
| JP7552756B2 (ja) | 加工システム、及び、加工方法 | |
| US5262355A (en) | Method for packaging a semiconductor device | |
| USRE44116E1 (en) | Substrate-alignment using detector of substrate material | |
| JP2002503011A (ja) | 検出器上に分離されたビームを照射する集積化された光学装置、およびその関連方法 | |
| TW202025256A (zh) | 雷射加工裝置 | |
| JP7533712B2 (ja) | 加工システム、及び、加工方法 | |
| US6521889B1 (en) | Dust particle inspection apparatus, and device manufacturing method using the same | |
| TW202433552A (zh) | 貼合晶圓的加工方法 | |
| WO2000003339A1 (en) | Two-dimensional to three-dimensional vlsi design | |
| JP2010283010A (ja) | アライメント装置、この装置を備えた実装装置およびアライメント方法 | |
| JP3909500B2 (ja) | 光学素子および光学素子の製造方法 | |
| JPH0451534A (ja) | 半導体素子実装方法 | |
| JPH11339295A (ja) | 統合したミラ―と反射回折光を用いたレ―ザ／ディテクタ―集積装置 | |
| JPH04196189A (ja) | 半導体レーザ装置 | |
| CN109103743B (zh) | 一种激光芯片的封装结构及其封装方法 | |
| JP2009121920A (ja) | 透明基板の位置測定装置、該位置測定装置を備える露光装置及び基板製造方法並びにプリアライメント装置 | |
| JPH0465844A (ja) | 半導体素子実装方法 | |
| CN110752173B (zh) | 一种用于芯片倒装的键合工艺设备 | |
| JPH04139628A (ja) | 光半導体装置およびその製造方法 | |
| JP3922896B2 (ja) | 光半導体部品のパッケージ | |
| CN1275367C (zh) | 半导体激光装置和光拾取装置 | |
| JPH0482184B2 (ja) | ||
| JP7622493B2 (ja) | 電子装置およびその製造方法 | |
| TWI831667B (zh) | 用以轉移電子元件之裝置 |