JPH0451808B2 - - Google Patents
Info
- Publication number
- JPH0451808B2 JPH0451808B2 JP56173241A JP17324181A JPH0451808B2 JP H0451808 B2 JPH0451808 B2 JP H0451808B2 JP 56173241 A JP56173241 A JP 56173241A JP 17324181 A JP17324181 A JP 17324181A JP H0451808 B2 JPH0451808 B2 JP H0451808B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- alignment
- substrate
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は液晶表示装置の製造方法、さらに詳し
くは液晶表示装置の相対向する基板上で配向膜下
に配置する透明電極の製造方法に関するものであ
る。
くは液晶表示装置の相対向する基板上で配向膜下
に配置する透明電極の製造方法に関するものであ
る。
＜従来の技術＞
従来、液晶表示装置を構成するセル基板上の透
明電極は、主としてIn−Snの酸化物（以下I.T.O
と称す）が使われている。
明電極は、主としてIn−Snの酸化物（以下I.T.O
と称す）が使われている。
上記透明電極の作製方法としては、電子ビーム
を利用する真空蒸着法、スパツタリングや、In−
Sn化合物をコーテイングして作製する化成法等
がある。前者の真空蒸着法に分類される電子ビー
ム蒸着は、I.T.Oを蒸着試料として電子ビームで
局部的に加熱して蒸発させ、ガラス等の基板に蒸
着して透明電極とするものであり、またスパツタ
リングはInをターゲツトとしてDCスパツタリン
グによりIn膜を形成し、これを焼成して透明電極
とするか、I.T.Oをターゲツトとして高周波反応
性スパツタリングによつて作製するものである。
後者の化成法はIn−有機化合物をガラス基板にコ
ーテイングし、その後に焼成して酸化された透明
導電膜とし、透明電極とする。
を利用する真空蒸着法、スパツタリングや、In−
Sn化合物をコーテイングして作製する化成法等
がある。前者の真空蒸着法に分類される電子ビー
ム蒸着は、I.T.Oを蒸着試料として電子ビームで
局部的に加熱して蒸発させ、ガラス等の基板に蒸
着して透明電極とするものであり、またスパツタ
リングはInをターゲツトとしてDCスパツタリン
グによりIn膜を形成し、これを焼成して透明電極
とするか、I.T.Oをターゲツトとして高周波反応
性スパツタリングによつて作製するものである。
後者の化成法はIn−有機化合物をガラス基板にコ
ーテイングし、その後に焼成して酸化された透明
導電膜とし、透明電極とする。
この透明電極上に配向膜を塗布した後加熱し、
透明電極及び配向膜を有する基板を製造する。こ
の基板を検査し、液晶表示装置のセル基板として
用いる。
透明電極及び配向膜を有する基板を製造する。こ
の基板を検査し、液晶表示装置のセル基板として
用いる。
＜発明が解決しようとする課題＞
上記基板の電極パターン等の検査の際、上記従
来の方法によつて作製された透明電極であるI.T.
O膜は、I.T.Oの高い透明度のため基板上に電極
が形成されているか否かの視認が困難であるとい
う欠点があつた。そのため電極のパターン形成が
支障なく実施されたかどうかの確認に時間がかか
つた。
来の方法によつて作製された透明電極であるI.T.
O膜は、I.T.Oの高い透明度のため基板上に電極
が形成されているか否かの視認が困難であるとい
う欠点があつた。そのため電極のパターン形成が
支障なく実施されたかどうかの確認に時間がかか
つた。
本発明は上記従来の問題点を解決し得る液晶表
示装置の製造方法を提供するものである。
示装置の製造方法を提供するものである。
＜実施例＞
第１図乃至第５図は各工程における断面図を示
している。第１図は使用するガラス基板１を洗浄
する工程である。第２図は前記ガラス基板１上に
In−Sn（モル％でInが90％、Snが10％）膜２を
200〜300Åの膜厚にスパツタリングにて被着する
工程である。第３図の工程ではフオトエツチング
法若しくはスクリーン印刷されたマスクを用いて
前工程のIn−Sn膜２を所望電極形状にパターン
形成する。この際、上記金属膜の不要部分がエツ
チング除去されるが、エツチングするためのエツ
チング液として、従来のような酸化膜をエツチン
グする場合に比べて金属をエツチングすればよい
ため希薄な0.1〜0.2Nの塩酸水溶液を用いれば充
分であり、さらに処理操作も従来の50℃、１〜２
分に比べて、30℃、30秒で済ませることが可能で
ある。上記In−Sn膜２ａは茶かつ色の色相を呈
する。このIn−Sn膜２ａが被着されたガラス基
板１は液晶セルの基板とするため、第４図の工程
において、ガラス基板１及びパターン形成された
In−Sn膜２ａ上に配向処理膜３を塗布する。配
向処理膜３としては酸化ケイ素、ポリイミド樹脂
等が用いられるが、この例ではポリイミド樹脂が
用いられている。In−Sn膜２ａ及び配向処理膜
３が形成されたガラス基板１を目視検査してIn−
Sn膜２ａの良否を判定する。第５図の工程は、
上記配向処理膜３が塗布された基板１のアニーリ
ング工程で、温度幅を310乃至350℃に調整して加
熱を行い、配向処理膜３を加熱処理する。このア
ニーリング工程中に先に被着されたIn−Sn膜２
ａの酸化処理を行う。その結果、加熱処理済みの
配向処理膜３ａ及びI.T.O膜からなる透明電極４
がガラス基板上に作製される。
している。第１図は使用するガラス基板１を洗浄
する工程である。第２図は前記ガラス基板１上に
In−Sn（モル％でInが90％、Snが10％）膜２を
200〜300Åの膜厚にスパツタリングにて被着する
工程である。第３図の工程ではフオトエツチング
法若しくはスクリーン印刷されたマスクを用いて
前工程のIn−Sn膜２を所望電極形状にパターン
形成する。この際、上記金属膜の不要部分がエツ
チング除去されるが、エツチングするためのエツ
チング液として、従来のような酸化膜をエツチン
グする場合に比べて金属をエツチングすればよい
ため希薄な0.1〜0.2Nの塩酸水溶液を用いれば充
分であり、さらに処理操作も従来の50℃、１〜２
分に比べて、30℃、30秒で済ませることが可能で
ある。上記In−Sn膜２ａは茶かつ色の色相を呈
する。このIn−Sn膜２ａが被着されたガラス基
板１は液晶セルの基板とするため、第４図の工程
において、ガラス基板１及びパターン形成された
In−Sn膜２ａ上に配向処理膜３を塗布する。配
向処理膜３としては酸化ケイ素、ポリイミド樹脂
等が用いられるが、この例ではポリイミド樹脂が
用いられている。In−Sn膜２ａ及び配向処理膜
３が形成されたガラス基板１を目視検査してIn−
Sn膜２ａの良否を判定する。第５図の工程は、
上記配向処理膜３が塗布された基板１のアニーリ
ング工程で、温度幅を310乃至350℃に調整して加
熱を行い、配向処理膜３を加熱処理する。このア
ニーリング工程中に先に被着されたIn−Sn膜２
ａの酸化処理を行う。その結果、加熱処理済みの
配向処理膜３ａ及びI.T.O膜からなる透明電極４
がガラス基板上に作製される。
上記アニーリング工程中に配向処理膜３の下の
In−Sn膜２ａが酸化されてI.T.O膜になるが、こ
れは配向処理膜３が持つ小さな細孔（ピンホー
ル）を通して大気からの酸素の供給を受けたり、
配向膜３自身が含有する酸素の供給を受けるため
と考えられる。
In−Sn膜２ａが酸化されてI.T.O膜になるが、こ
れは配向処理膜３が持つ小さな細孔（ピンホー
ル）を通して大気からの酸素の供給を受けたり、
配向膜３自身が含有する酸素の供給を受けるため
と考えられる。
上記工程によつて作製された電極基板は、可視
域では透過率83％以上で抵抗値500Ω／口以下の
特性を示す。この実施例から明らかなように、ア
ニーリング工程において配向膜処理膜３とIn−
Sn膜２ａの加熱が同時に行なわれてIn−Sn膜２
ａが酸化透明化されI.T.O膜となるため、上記の
ような抵抗値が得られる。これに対し、従来のよ
うに基板にIn−Sn膜を形成し、エツチングによ
り電極パターンを形成した後、第１次の加熱を行
なつて酸化透明化しI.T.O膜とし、更にその上に
配向処理膜を塗布した後、第２次の加熱処理を行
う方法においては、第１次の加熱で酸化されたI.
T.O膜は、更に第２次の加熱により酸化が進むた
め抵抗値が増大して電極として不具合となり勝ち
であり、これを防止するように加熱を制御するこ
とは極めて困難である等の問題があつた。上記実
施例では、この問題が生じないのが明らかであ
る。
域では透過率83％以上で抵抗値500Ω／口以下の
特性を示す。この実施例から明らかなように、ア
ニーリング工程において配向膜処理膜３とIn−
Sn膜２ａの加熱が同時に行なわれてIn−Sn膜２
ａが酸化透明化されI.T.O膜となるため、上記の
ような抵抗値が得られる。これに対し、従来のよ
うに基板にIn−Sn膜を形成し、エツチングによ
り電極パターンを形成した後、第１次の加熱を行
なつて酸化透明化しI.T.O膜とし、更にその上に
配向処理膜を塗布した後、第２次の加熱処理を行
う方法においては、第１次の加熱で酸化されたI.
T.O膜は、更に第２次の加熱により酸化が進むた
め抵抗値が増大して電極として不具合となり勝ち
であり、これを防止するように加熱を制御するこ
とは極めて困難である等の問題があつた。上記実
施例では、この問題が生じないのが明らかであ
る。
第５図の工程以降の製造工程（シール剤印刷、
貼り合せ及び液晶注入等）は従来法と同様であ
る。
貼り合せ及び液晶注入等）は従来法と同様であ
る。
＜発明の効果＞
以上のように本発明の液晶表示装置の製造方法
によれば、電極パターン検査において、電極用膜
が色を帯び視認検査が容易になり、又、エツチン
グ処理の場合エツチングする対象が金属であるた
め、従来法の金属酸化物のエツチングでは4Nの
塩酸水溶液で50℃２分も必要だつたのが、上記構
成の工程(c)で述べた如く希薄な塩酸水溶液、低温
度及び短時間で済み操作が簡単になり、さらにエ
ツチング液が基板表面に与える悪影響を緩和する
ことができ、又、配向膜及び電極用膜を加熱する
ことにより、配向膜下の電極用膜を酸化処理し透
明化するため、従来法において電極用膜が加熱に
より酸化透明化された後更に配向膜の処理時の加
熱により酸化され抵抗の増加を招き勝ちであつた
が、このような問題を解消しうる。
によれば、電極パターン検査において、電極用膜
が色を帯び視認検査が容易になり、又、エツチン
グ処理の場合エツチングする対象が金属であるた
め、従来法の金属酸化物のエツチングでは4Nの
塩酸水溶液で50℃２分も必要だつたのが、上記構
成の工程(c)で述べた如く希薄な塩酸水溶液、低温
度及び短時間で済み操作が簡単になり、さらにエ
ツチング液が基板表面に与える悪影響を緩和する
ことができ、又、配向膜及び電極用膜を加熱する
ことにより、配向膜下の電極用膜を酸化処理し透
明化するため、従来法において電極用膜が加熱に
より酸化透明化された後更に配向膜の処理時の加
熱により酸化され抵抗の増加を招き勝ちであつた
が、このような問題を解消しうる。
第１図乃至第５図は、本発明の液晶表示装置の
製造方法の実施例を示す説明図である。 １……ガラス基板、２，２ａ……In−Sn膜、
３，３ａ……配向処理膜、４……透明電極。
製造方法の実施例を示す説明図である。 １……ガラス基板、２，２ａ……In−Sn膜、
３，３ａ……配向処理膜、４……透明電極。
Claims (1)
- 【特許請求の範囲】 １ 相対向する基板の少なくとも一方の面上に透
明電極パターンを形成した後配向処理膜を堆積し
て液晶セル基板とする液晶表示装置の製造方法に
おいて、 前記基板の少なくとも一方の面上に茶かつ色の
In−Sn膜を堆積後エツチングしてパターン形成
する工程と、 パターン形成された前記In−Sn膜を視認検査
する工程と、前記In−Sn膜上を含む前記基板上
に配向処理膜を堆積する工程と、 パターン形成された前記In−Sn膜を視認検査
する工程と、 前記In−Sn膜及び前記配向処理膜をアニーリ
ングし、前記In−Sn膜を酸化して透明電極とす
る工程と、 を具備して成ることを特徴とする液晶表示装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173241A JPS5872922A (ja) | 1981-10-28 | 1981-10-28 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173241A JPS5872922A (ja) | 1981-10-28 | 1981-10-28 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5872922A JPS5872922A (ja) | 1983-05-02 |
| JPH0451808B2 true JPH0451808B2 (ja) | 1992-08-20 |
Family
ID=15956768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173241A Granted JPS5872922A (ja) | 1981-10-28 | 1981-10-28 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5872922A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319624A (ja) * | 1986-07-11 | 1988-01-27 | Sharp Corp | 液晶表示装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832688B2 (ja) * | 1975-10-29 | 1983-07-14 | カシオケイサンキ カブシキガイシヤ | デンキヨクキバン |
| JPS52107160U (ja) * | 1977-02-10 | 1977-08-15 |
-
1981
- 1981-10-28 JP JP56173241A patent/JPS5872922A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5872922A (ja) | 1983-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000137251A (ja) | サ―モクロミック体及びその製造方法 | |
| CN103158301A (zh) | 热致变色基板及其制造方法 | |
| US4233339A (en) | Method for making electrochromic films having improved etch resistance | |
| US3220938A (en) | Oxide underlay for printed circuit components | |
| JPH0451808B2 (ja) | ||
| JPS5826121B2 (ja) | 透明導電膜精密パタ−ン形成法 | |
| JPH07333656A (ja) | 透明導電膜およびその製造方法 | |
| JPH05119306A (ja) | カラーフイルター基板の製造方法 | |
| JPH01259320A (ja) | 表示装置用電極板又は電極板ブランクの製造方法 | |
| JPH0462518A (ja) | 絶縁性遮光膜パターン及びその形成方法 | |
| JPH01173041A (ja) | パターン形成方法 | |
| JPS61145529A (ja) | 透明電極パタ−ンの形成方法 | |
| JPH01112613A (ja) | 透明導電膜パターンの形成方法 | |
| JPS601704A (ja) | 透明導電膜のパタ−ン形成方法 | |
| JPS6251904B2 (ja) | ||
| JP2598922B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61243613A (ja) | 透明導電層の形成方法 | |
| JPH0572570A (ja) | 液晶表示装置及びその製造方法 | |
| JPH02140704A (ja) | カラーフィルタ | |
| JP3341346B2 (ja) | 非線形素子の製造方法 | |
| JPH01249171A (ja) | 無機酸化物膜を有する基体の製造方法 | |
| JPS63241846A (ja) | 耐熱性黒色電極およびその製造方法 | |
| JPS582241A (ja) | 透明パタ−ン電極の製造方法 | |
| JPS6131471B2 (ja) | ||
| JPH0283538A (ja) | 液晶表示装置 |