JPH0452020B2 - - Google Patents
Info
- Publication number
- JPH0452020B2 JPH0452020B2 JP56173258A JP17325881A JPH0452020B2 JP H0452020 B2 JPH0452020 B2 JP H0452020B2 JP 56173258 A JP56173258 A JP 56173258A JP 17325881 A JP17325881 A JP 17325881A JP H0452020 B2 JPH0452020 B2 JP H0452020B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- information
- binary code
- shift register
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Digital Magnetic Recording (AREA)
Description
本発明は、データを記録媒体へ高密度記録した
り帯域制限された伝送系において伝送せしめるに
際してなされるデータ変換の方式に関する。 磁気テープや磁気デイスク更には光学式デイス
ク等の記録媒体にデータを高密度で記録或いは伝
送するために各種変調方式が提案され実用化され
ている。これら各種変調方式、特に他の方式に比
して高密度で記録できる方式は、データ列を連続
するmビツト毎のブロツクに区分して各ブロツク
におけるmビツトの2進符号をnビツトの2進符
号に変換するデータ変換とデータ変換後に得られ
る2進符号列を基本的な変調方式であるNRZI
(Non−Return to Zero Inverse)或いはNRZで
変調することとの組み合わせとして扱うことがで
きる。 一般に、記録媒体に高密度で記録するための変
調方式には次の各条件を満たすことが要求され
る。 () 変調後に得られる記録媒体への書込み信号
波形の最小反転間隔(以下Tminと記す。)が
長くかつ最大反転間隔(以下Tmaxと記す。)
が短いこと。Tminが長いと隣接した反転の干
渉が小さくなつて高密度化が可能となり、ま
た、Tmaxが短いと自己同期が容易となる。 () 記録媒体から再生された信号からの記録ビ
ツトの検出に使うことのできる時間である検出
窓幅(以下TWと記す。)が広いこと。磁気記録
においては再生信号波形のピーク検出によつて
記録ビツトの検出がなされるが、TWはピーク
位置のズレの許容値となるのでTWが広い方が
高密度記録に適する。また、レーザ光による記
録再生装置ではTWが広いと検出位置のズレの
許容範囲が広くなると共に検出点での振幅が大
きくなつて雑音余裕度が大きくなる。 () 変調後に得られる記録媒体への書込み信号
に直流及び低周波成分が存在しないこと。直流
及び低周波成分を伝送できない伝送系を有する
装置においてはこれらの成分を含む信号の波形
が歪むことになる。また、レーザ光による記録
再生装置ではこれらの成分がサーボ系の信頼性
を低下させる。逆に、これらの成分が存在しな
ければハイパスフイルタによつて混入した低周
波の雑音やドリフトを除去することが可能とな
る。 従来提案されてきた変調方式で()の条件を
満たすものとしてZM(Zero Modulation)やM2
(Modified Miller)があるが、それらにおいて
はいずれもTminが変調前におけるデータにおけ
る1ビツトの長さTにほぼ等しい(ZMでは
Tmin≒T、M2ではTmin=T)短い時間となつ
ている。また、3PM(Three Position
Modulation)においてはTminは1.5Tと長いが
()の条件が満たされない。また、最近提案さ
れたEFM(Eight to Fourteen Modulation)に
おいてはTminが1.4Tと長くかつ()の条件が
満たされるがTWが0.47Tと狭くなつている。ま
た、このEFMにおいては8ビツトのデータを14
ビツトに変換するので、変換の単位が大きく変調
器及び復調器の構成が複雑となる欠点がある。 そこで、本発明の目的は直流及び低周波成分を
含まずかつTmin、TWのいずれか一方若しくは双
方が大きい変調信号を得ることができ更に復調器
の回路構成を簡単にすることができるNRZI変調
用データ変換方式を提供することである。 本発明によるデータ変換方式は、2進符号によ
つて表現されているデータ列を連続するm(mは
自然数)ビツト毎のブロツクに区分して各ブロツ
クにおけるmビツトの2進符号をn(nはn≧m
+1を充足する自然数)ビツトの2進符号に変換
したのち得られる2進符号系列において値1のビ
ツトが隣接しないようにlブロツク毎の所定位置
のにnビツトの2進符号をjビツトの2進符号に
変換することを特徴としている。 すなわち、本願の第1発明によるデータ変換方
式はNRZI変調をなす前に行なうデータ変換方式
であつて、2進符号によつて表わされたデータ列
を連続するm(mは自然数)ビツト毎のブロツク
に区分し、前記ブロツクの各々におけるmビツト
2進符号を所定変換律に従つてn(nは自然数か
つn≧m+1)ビツト2進符号に変換し、得られ
る2進符号系列において値1のビツトが隣接しな
いようにl(lは自然数)ブロツク毎の所定位置
のnビツト2進符号を所定変換律に従つてj(j
は自然数かつj≧n+1)ビツト2進符号に変換
するデータ変換方式であつて、前記m及びnはそ
れぞれ2及び3であり、2ビツトの2進符号
「00」、「01」、「10」及び「11」の各々を第1、第
2、第3及び第4情報の各々として順次それぞれ
「010」、「001」、「100」、「101」に変換し、この場
合、互いに隣接した前記ブロツクのうちの2つが
「第2情報・第3情報」、「第2情報・第4情報」、
「第4情報・第3情報」、「第4情報・第4情報」
のいずれかの組み合せになつたときそれぞれの組
み合わせを「010・000」、「001・000」、「100・
000」、「101・000」に変換し、更に、前記n及び
jをそれぞれ3及び4として、3ビツトの2進符
号におけるビツトパターン「010」、「001」、
「100」、「000」、「101」の各々を4ビツトの2進符
号におけるビツトパターン「0010」及び「0000」
のうちの1つ、「0101」及び「0001」のうちの1
つ、「1010」及び「1000」のうちの1つ、「0100」、
「1001」の各々に変換することを特徴とするデー
タ変換方式である。 また、本願第2発明は、NRZI変調をなす前に
行なうデータ変換方式であつて、2進符号によつ
て表わされたデータ列を連続するm(mは自然数)
ビツト毎のブロツクに区分し、前記ブロツクの
各々におけるmビツト2進符号を所定変換律に従
つてn(nは自然数かつn≧m+1)ビツト2進
符号に変換し、得られる2進符号系列において値
1のビツトが隣接しないようにl(lは自然数)
ブロツク毎の所定位置のnビツト2進符号を所定
変換律に従つてj(jは自然数かつj≧n+1)
ビツト2進符号に変換するデータ変換方式であつ
て、前記m及びnはそれぞれ2及び3であり、2
ビツトの2進符号「00」、「01」、「10」及び「11」
を各々第1、第2、第3及び第4情報として順次
それぞれ「010」、「001」、「100」、「101」に変換
し、この場合、互いに隣接した前記ブロツクのう
ちの2つが「第2情報・第3情報」、「第2情報・
第4情報」、「第4情報・第3情報」、「第4情報・
第4情報」のいずれかの組み合せになつたときそ
れぞれの組み合せを「010・000」、「001・000」、
「100・000」、「101・000」に変換し、更に、前記
n及びjをそれぞれ3及び5として、3ビツトの
2進符号のビツトパターン「010」、「001」、
「100」、「000」、「101」の各々を5ビツトの2進符
号のビツトパターン「01010」、「00010」及び
「01000」のうちの1つ、「00101」、「01001」及び
「00001」のうちの1つ、「10100」、「10010」及び
「10000」のうち1つ、「00100」及び「00000」の
うちの1つ、「10101」及び「10001」のうちの1
つの各々に変換することを特徴とするデータ変換
方式である。 以下、本発明を添付図面を参照して詳細に説明
する。 第1図Aに示す如く連続するデータをデジタル
オーデイオデイスク等の記録媒体に記録したいと
き、このデータ列を連続する2ビツト毎のブロツ
クに区分する。そして、先頭のブロツクから順に
第1、第2、第3……第7ブロツクと呼ぶことに
すると第4、第5ブロツクの如く隣接点前後のビ
ツトが共に1となつている互いに隣接する2つの
ブロツク以外のブロツクにおける2ビツトの2進
符号を第1表に示す如き変換表に従つて順次3ビ
ツトの2進符号に変換する。ただし、第4及び第
5ブロツクの如く隣接点前後のビツトが共に1と
なつている隣接した2つのブロツクの各々におけ
る2ビツトの2進符号を第2表に示す如き変換表
に従つて3ビツトの2進符号に変換すると第1図
Bに示す如き符号列が得られる。若し、例えば隣
接する3ブロツクに亘つて隣接点前後のビツトが
共に1であるときは、最初の2ブロツクを第2表
に従つて変換し第3のブロツクについては第1表
に従つて変換する。そうすると、得られた符号列
においては隣接する1の間の存在する0の個数の
最小及び最大がそれぞれ1、7となつて自己同期
が可能となると共にTmin、TWがそれぞれ4/3T、
2/3Tと大きな値になる。尚、Tmaxは16/3Tで
ある。また、第1及び第2表に従つた変換におい
ては変換の単位が小さい上に変換の対応が工夫さ
れているのでかかる変換をなすための変換回路及
び逆変換回路の構成は簡単なものとなる。すなわ
ち、2ビツトの2進符号の例えば上位のビツトを
d1、下位のビツトをd2、3ビツトの2進符号の各
ビツトを上位から下位に向つて順にc1、c2、c3と
すれば、c1=d1、c3=d2、c2=1+3なる簡単な
関係式に基づいて第1表に示された変換表が作成
されている。また、隣接する2つのブロツクにお
ける2ビツトの2進符号の各ビツトをそれぞれ上
位から下位に向つて順にd11、d12、d21、d22とし
それら2つのブロツクにおいて3ビツトの2進符
号への変換がなされたのちの各ビツトをそれぞれ
上位から下位に向つて順にc11、c12、c13、c21、
c22、c23とすれば、c11=d11、c13=d22、c12=11
+c13、c21=c22=c23=12=21=0なる簡単な関
係式に基づいて第2表に示された変換表が作成さ
れている。 以上の如き変換ののち、6ブロツク毎の所定位
置にある特定の1の3ビツトの2進符号を第3表
に示す如き変換表に従つて4ビツトの2進符号に
変換して第1図Cに示す如き符号列を得る。尚、
3ビツトの2進符号において4ビツトの2進符号
における2種類のビツトパターンP1,P2が割り
当てられているビツトパターンが3種類存在す
る。かかる3種類のビツトパターンの各々につい
ては得られた符号列における1を反転に、0を非
反転に対応させるNRZI変調方式によつて得られ
る第1図Dに示す如き記録媒体への書込み信号に
含まれる直流及び低周波成分が少なくなるように
前記4ビツトの2進符号における2種類のビツト
パターンP1,P2のうちの一方に変換する。すな
わち、例えば次に第3表による変換を行なおうと
するブロツクの直前までに累積された直流分を2
種類のビツトパターンP1,P2の各々を選択した
場合についてそれぞれ算出し、その絶対値が少な
くなる方を選択する。直流分の算出は、例えば記
録媒体への書込み信号波形の“1”のレベルには
+1、“0”のレベルには−1を対応させ累積加
算することによつて可能となる。第1図Cの、第
1ブロツクに注目して具体的に説明すると次の如
くなる。すなわち、第1図Cのa点での累積直流
分を0とするとb点での累積直流分は−1である
が、若し第1図Cの第1ブロツクが“1010”に変
換された場合はb点での累積直流分が+5となつ
て累積直流分の絶対値が大きくなることから同ブ
ロツクは“1000”に変換されているのである。第
7ブロツクにおける変換も同様になされている。
また、この実施例においては、“0000”、“0001”、
“1000”の3種類のビツトパターンはTmaxが16/
3Tより大きくならない場合すなわち“0”が8
個以上連続しない場合のみ選択可能なものを示し
たが、“0”が8個以上連続した場合に選択可能
とすることも考えられる。 尚、上記実施例においてはl=6として第3表
による変換を6ブロツク毎の1の符号について行
なつているが、lの値は除去したい周波数の上限
によつて定められる。すなわち、lの値が小さい
と除去する周波数の上限が上がり、lの値が大き
いとその逆になる。ただし、lの値が小さいと
Tmax、TWは小さくなり、lの値が大きいとそ
の逆になる。 第1乃至第3表による以上の如きデータ変換に
よりTmin、Tmax、TWの各々は次式に示される
如くなる。 Tmin=3l/3l+1・4/3T Tmax=3l/3l+1・16/3T TW=3l/3l+1・2/3T 尚、上記データ変換例において第3表の変換表
の代りに第4表の変換表を用いてもよく、かかる
場合には同じlに対して直流及び低周波成分の除
去の効果は大きいがTmin、TWは小さくなる。 第2図は、本発明によるデータ変換方式によつ
てデータ変換をなす変換回路を示している。第2
図Aは、第1及び第2表による変換をなす回路部
分を示し、同図Bは、第3表による変換をなす回
路部分を示している。同図Aにおいて、データ列
を形成する各ビツトがクロツクaにより順次4ビ
ツトシフトレジスタ1に入力される。そして、2
ブロツク分のビツトが入力されたとき、4ビツト
シフトレジスタ1の4つの並列出力の各々はそれ
ぞれd11、d12、d21、d22として出力される。そし
て、d12=d21=1となつたときd12、d21の各々が
供給されているAND(論理積)ゲート2の出力が
1となる。そうすると、ゲート2の出力が切換制
御入力端子に供給されているセレクタ3よりd22
が選択的に出力される。また、d12=d21=1とな
らないときはANDゲート2の出力が0となりセ
レクタ3よりd12が選択的に出力される。セレク
タの出力は、d11と共にNOR(否定論理和)ゲー
ト4に供給される。これらセレクタ3の出力、
NORゲート4の出力、d11の各々は、3ビツトシ
フトレジスタ5の並列入力端子の各々にc13、
c12、c11の各々として供給される。シフトレジス
タ5のロード信号入力端子には分周回路6の出力
が供給されている。この分周回路6よりANDゲ
ート2の出力が1のときクロツクaを4分周して
得られるクロツクパルスが出力され、ANDゲー
ト2の出力が0のときクロツクaを2分周して得
られるクロツクパルスが出力される。また、シフ
トレジスタ5の直列入力端子には0が供給されて
おり、また、シフトレジスタ5のシフトクロツク
入力端子にはクロツクaの1.5倍の繰り返し周波
数をもつて発生するクロツクbが供給されてい
る。このため、ANDゲート2の出力が1のとき
クロツクaが4分周されてシフトレジスタ5のロ
ード入力信号となる故、シフトレジスタ1の内容
が4ビツト分シフトされてからシフトレジスタ5
において並列入力端子からのデータロードがなさ
れる。シフトレジスタ1の内容が4ビツト分シフ
トされる間にシフトレジスタ5の内容はクロツク
bにより6ビツト分シフトされてシフトレジスタ
5の直列出力端子よりc11、c12、c13に続いて直列
入力端子を介して入力された0がc21、c22、c23と
して順次出力され、第2表の変換表による変換が
なされる。ANDゲート2の出力が0のときはシ
フトレジスタ1の内容が2ビツト分シフトされる
とシフトレジスタ5において並列入力端子からの
データロードがなされ、シフトレジスタ5の直列
出力端子よりc11、c12、c13が順次出力されて第1
表の変換表による変換がなされる。 次に、第2図Bにおいてシフトレジスタ5の出
力cが6ビツトシフトレジスタ7の直列入力端子
に供給されている。シフトレジスタ7のクロツク
入力端子にはクロツクbと同期して発生するクロ
ツクdが供給されている。そして、第3表による
変換がなされる。例えば6ブロツク毎の特定のブ
ロツクにおける最後のビツトがシフトレジスタ5
から出力されたときクロツクa,bの発生をクロ
ツクdの1クロツク周期間だけ阻止する回路(図
示せず)の作用によつてシフトレジスタ5から順
次ci1、ci2、ci3の各々が出力されたときci1、ci2、
ci3、ci3の4ビツトがシフトレジスタ7に入力さ
れる。シフトレジスタ7の出力は4ビツトシフト
レジスタ8、16ビツトシフトレジスタ9、4ビツ
トシフトレジスタ10の各々を順次シフトされて
行く間に変換される。シフトレジスタ7の最後に
入力されたビツトから数えて5ビツト目までの各
ビツトに対応する並列出力、シフトレジスタ8の
並列出力、シフトレジスタ9の最後に入力された
ビツトから数えて4ビツト目までの各ビツトに対
応する並列出力の各々がPLA(プログラマブル・
ロジツク・アレイ)11に供給される。そして、
変換されるべきブロツクにおける4ビツトのうち
3ビツトがシフトレジスタ8の3、2、1桁に入
力されたときPLA11はその3ビツトすなわち
ci1、ci2、ci3とそのブロツクの前後の各々におけ
る5ビツトを参照して変換動作をなす。すなわ
ち、(ci1、ci2、ci3)が(010)、(001)、(100)の
ときPLA11は前後の5ビツトを参照してビツ
トパターンP2がTmaxの条件を満足するか否かを
判定する。そして、ビツトパターンP2がTmaxの
条件を満足する場合にPLA11はビツトパター
ンP1,P2の各々をシフトレジスタ8,12の
各々にロードする。尚、シフトレジスタ7,8,
9,10,12の各々はクロツクdに同期してシ
フトを行なう。また、シフトレジスタ8,12は
ロード信号eが供給されたとき、シフトレジスタ
10はロード信号fが供給されたときにおいてそ
れぞれクロツクdに同期して並列入力端子に供給
されている桁についてデータのロードすなわち書
き換えを行なう。そして、このロードの際には中
央の2ビツトにPLA11より出力されたデータ
がロードされ両端のビツトには直列入力端子に供
給されたデータがロードされるように結線されて
いる。今、ビツトパターンP1,P2の各々を形成
するビツトb1,b4はそれぞれci1、ci3であり、ci1
はシフトレジスタ8,12の3ビツト目、ci3は
シフトレジスタ7の6ビツト目にあるからPLA
11はビツトパターンP1,P2の各々を形成する
ビツトb2,b3だけを求めてシフトレジスタ8,1
2の各々にロードする。ビツトパターンP2を形
成するビツトb2,b3は2ビツトラツチ13にも記
憶される。そして、ビツトパターンP1,P2の
各々がシフトレジスタ8,12の各々にロードさ
れた場合においてビツトパターンP1,P2の各々
への変換後における入力が開始された時点から次
に変換を行なうブロツクの直前までの直流分の絶
対値D1,D2の各々がフリツプフロツプ14、ア
ツプダウンカウンタ15及びフリツプフロツプ1
6、アツプダウンカウンタ17の各対によつて算
出される。すなわち、カウンタ15,17の初期
状態をビツトパターンP1,P2が入力される以前
の直流分の絶対値D1,D2(ただし、D1=D2)と
する。そしてフリツプフロツプ14,16の各々
はシフトレジスタ8,12の各々の出力が1とな
つたとき出力が反転するように構成されている。
このフリツプフロツプ14,16の各々の出力は
カウンタ15,17の各アツプダウン制御入力端
子に供給されている。そして、例えばフリツプフ
ロツプ14,16の各々の出力が高レベルのとき
カウンタ15,17の各々はクロツクdを供給さ
れるごとにカウントアツプし、フリツプフロツプ
14,16の各々の出力が低レベルのときカウン
タ15,17の各々はカウントダウンする。この
結果カウンタ15,17の各々に直流分D1,D2
の各々が蓄積される。そして、これら蓄積された
直流分D1,D2は比較器18において比較される。
直流分D1,D2の算出及び比較は、ビツトパター
ンP1における3ビツトがシフトレジスタ10に
入力された時点で完了し、D1>D2であれば比較
器18からロード信号eより1クロツク遅れたロ
ード信号fが出力されてシフトレジスタ10のロ
ード信号入力端子に供給される。そうすると、2
ビツトラツチ13に記憶されたビツトパターン
P2におけるb2,b3がシフトレジスタ10に次のク
ロツクdの発生時にロードされる。D1≦D2であ
ればロード信号fは出力されず、シフトレジスタ
10の内容がビツトパターンP1のままとなる。
また、フリツプフロツプ14,16及びカウンタ
15,17はそれぞれ互いに入出力が接続されて
おり、比較器18における比較が完了したときに
直流分の多いビツトパターンに対応するフリツプ
フロツプ14,16のうちの一方及びカウンタ1
5,17のうちの一方に初期状態セツト信号gま
たはg′が比較器18より供給される。この結果、
直流分の少ないビツトパターンに対応するフリツ
プフロツプ14,16のうち他方及びカウンタ1
5、17のうちの他方の状態と同一状態に前記一
方が変化して次の直流分D1,D2算出の際の初期
状態となる。 次に、(ci1、ci2、ci3)が(0、0、0)若しく
は(1、0、1)の場合とビツトパターンP2が
Tmaxの条件を満足しない場合とにおいてはビツ
トパターンP1がシフトレジスタ8,12の双方
にロードされる。そして、かかる場合には常に
D1=D2となつてロード信号fは発生しない。 第3図は、第2図の回路で変換されたデータを
元に戻す逆変換回路を示している。第3図におい
て、2ビツトのシフトレジスタ20、1ビツトの
シフトレジスタ21、4ビツトのシフトレジスタ
22が継続接続されて全体として7ビツトのシフ
トレジスタを形成しており、変換されたデータが
クロツクhによりシフトレジスタ20から入力さ
れる。第3表による変換がなされていないブロツ
クはそのまま7ビツトのシフトレジスタに順次入
力されるが、第3表による変換がなされたブロツ
クにおける4ビツトがシフトレジスタ20,21
及びシフトレジスタ22の先頭の1ビツトに入力
されたとき第3表の逆変換が行なわれ、その結果
がシフトレジスタ20の2ビツト目、シフトレジ
スタ21及びシフトレジスタ22の1ビツト目に
残る。このとき、シフトレジスタ20の1ビツト
目には次のブロツクにおける1ビツト目が入り、
シフトレジスタ22の2、3、4ビツト目は変ら
ない。第3表においてci1=b1、ci3=b4、ci2=b2=
b1+b2+b4であるから逆変換は3入力NORゲー
ト23、制御信号i及びセレクタ24によりci2
をシフトレジスタ21に入力しかつ同時にシフト
レジスタ20の内容を1つシフトすることによつ
てなされる。このとき、シフトレジスタ22への
クロツクhはANDゲート25及びこのときだけ
0となる制御信号iによつて遮断され、シフトレ
ジスタ22の内容は変化しない。この段階でシフ
トレジスタ20,21,22には全て3ビツトか
らなるブロツクが入力されている。この3ビツト
からなるブロツクにおける第1及び第2表の逆変
換が3入力NORゲート26、ORゲート27及び
図の様な結線によりなされる。すなわち、c21=
c22=c23=0のときNORゲート26の出力が1と
なつてd12=d21=1、d11=c11、d22=c13となり第
2表の逆変換がなされる。c21=c22=c23=0のと
き以外はNORゲート26の出力が0となつてd11
=c11、d12=c13となり、第1表の逆変換がなされ
る。そして、以上の逆変換の結果得られた2進符
号が4ビツトシフトレジスタ28にロードされた
のちクロツクjによつて1ビツト毎に順次出力さ
れる。シフトレジスタ28には分周回路29より
ロード信号が供給されている。分周回路29は、
ゲート26の出力が0のときクロツクjを2分周
し、ゲート26の出力が1のときクロツクjを4
分周するように構成されている。従つて、ゲート
26の出力が0のときはシフトレジスタ28より
2ビツト分の逆変換データが出力されるごとにシ
フトレジスタ28に次の逆変換データがロードさ
れ、ゲート26の出力が1のときはシフトレジス
タ28より4ビツト分の逆変換データが出力され
るごとに次の逆変換データがロードされる。 以上の如く1または2ブロツク毎に連続的に逆
変換がなされる。 以上詳述した如く本発明によるデータ変換方式
においてはm(=2)ビツトのブロツクの各々を
n(=3)ビツトの2進符号に変換したのちにl
ブロツク毎にj(=4又は5)ビツトの2進符号
に変換するという2段階の変換がなされるので、
Tmin、TWのいずれか一方或いはそれら双方を大
きくしかつ直流及び低周波成分が少なくなるよう
にデータ変換をなすことができると共にlの値を
変えることによつて必要なTmin、TWの値と除去
したい周波数帯域との兼ね合いを計ることができ
ることとなる。また、本発明によるデータ変換方
式によれば変調器の回路構成は直流及び低周波成
分を除去するために複雑になるが、復調器の回路
構成は簡単なものとすることができる。また、本
発明によるデータ変換方式において、特にm=
2、n=3である故第1及び第2表によつて変換
したときは Tmin=3l/3l+1・4/3T、Tmax=3l/3l+1・16/
3 T、TW=3l/3l+1・2/3TとなつてTmin、TWが 共に大きくなりかつ変換の対応を工夫することに
よつて復調器の回路構成をより簡単にすることが
できる。また、上記の場合においてl=6とした
ときにはTmin=1.26T、TW=0.63Tとなつて
EFMに比してTminは11%小さくなるがTWは34
%大きくなる。このため、レーザ光による記録再
生方式におけるデータの再生時においてTminば
かりでなくTWも検出点の振幅に寄与するため実
用的な記録密度の範囲において本発明による場合
の方がEFMによる場合よりも検出点での振幅が
大きくなり雑音や再生波形の時間軸方向の変動
(ジツタ)に対する余裕度が大きくなる。 本発明によるデータ変換方式は、上述の如く多
くの長所を有するので、レーザ光による記録再生
装置のみならず静電容量変化による再生装置、磁
気記録再生装置等の他の記録再生装置においても
高密度な記録あるいはデータ伝送を可能にするこ
とができるのである。
り帯域制限された伝送系において伝送せしめるに
際してなされるデータ変換の方式に関する。 磁気テープや磁気デイスク更には光学式デイス
ク等の記録媒体にデータを高密度で記録或いは伝
送するために各種変調方式が提案され実用化され
ている。これら各種変調方式、特に他の方式に比
して高密度で記録できる方式は、データ列を連続
するmビツト毎のブロツクに区分して各ブロツク
におけるmビツトの2進符号をnビツトの2進符
号に変換するデータ変換とデータ変換後に得られ
る2進符号列を基本的な変調方式であるNRZI
(Non−Return to Zero Inverse)或いはNRZで
変調することとの組み合わせとして扱うことがで
きる。 一般に、記録媒体に高密度で記録するための変
調方式には次の各条件を満たすことが要求され
る。 () 変調後に得られる記録媒体への書込み信号
波形の最小反転間隔(以下Tminと記す。)が
長くかつ最大反転間隔(以下Tmaxと記す。)
が短いこと。Tminが長いと隣接した反転の干
渉が小さくなつて高密度化が可能となり、ま
た、Tmaxが短いと自己同期が容易となる。 () 記録媒体から再生された信号からの記録ビ
ツトの検出に使うことのできる時間である検出
窓幅(以下TWと記す。)が広いこと。磁気記録
においては再生信号波形のピーク検出によつて
記録ビツトの検出がなされるが、TWはピーク
位置のズレの許容値となるのでTWが広い方が
高密度記録に適する。また、レーザ光による記
録再生装置ではTWが広いと検出位置のズレの
許容範囲が広くなると共に検出点での振幅が大
きくなつて雑音余裕度が大きくなる。 () 変調後に得られる記録媒体への書込み信号
に直流及び低周波成分が存在しないこと。直流
及び低周波成分を伝送できない伝送系を有する
装置においてはこれらの成分を含む信号の波形
が歪むことになる。また、レーザ光による記録
再生装置ではこれらの成分がサーボ系の信頼性
を低下させる。逆に、これらの成分が存在しな
ければハイパスフイルタによつて混入した低周
波の雑音やドリフトを除去することが可能とな
る。 従来提案されてきた変調方式で()の条件を
満たすものとしてZM(Zero Modulation)やM2
(Modified Miller)があるが、それらにおいて
はいずれもTminが変調前におけるデータにおけ
る1ビツトの長さTにほぼ等しい(ZMでは
Tmin≒T、M2ではTmin=T)短い時間となつ
ている。また、3PM(Three Position
Modulation)においてはTminは1.5Tと長いが
()の条件が満たされない。また、最近提案さ
れたEFM(Eight to Fourteen Modulation)に
おいてはTminが1.4Tと長くかつ()の条件が
満たされるがTWが0.47Tと狭くなつている。ま
た、このEFMにおいては8ビツトのデータを14
ビツトに変換するので、変換の単位が大きく変調
器及び復調器の構成が複雑となる欠点がある。 そこで、本発明の目的は直流及び低周波成分を
含まずかつTmin、TWのいずれか一方若しくは双
方が大きい変調信号を得ることができ更に復調器
の回路構成を簡単にすることができるNRZI変調
用データ変換方式を提供することである。 本発明によるデータ変換方式は、2進符号によ
つて表現されているデータ列を連続するm(mは
自然数)ビツト毎のブロツクに区分して各ブロツ
クにおけるmビツトの2進符号をn(nはn≧m
+1を充足する自然数)ビツトの2進符号に変換
したのち得られる2進符号系列において値1のビ
ツトが隣接しないようにlブロツク毎の所定位置
のにnビツトの2進符号をjビツトの2進符号に
変換することを特徴としている。 すなわち、本願の第1発明によるデータ変換方
式はNRZI変調をなす前に行なうデータ変換方式
であつて、2進符号によつて表わされたデータ列
を連続するm(mは自然数)ビツト毎のブロツク
に区分し、前記ブロツクの各々におけるmビツト
2進符号を所定変換律に従つてn(nは自然数か
つn≧m+1)ビツト2進符号に変換し、得られ
る2進符号系列において値1のビツトが隣接しな
いようにl(lは自然数)ブロツク毎の所定位置
のnビツト2進符号を所定変換律に従つてj(j
は自然数かつj≧n+1)ビツト2進符号に変換
するデータ変換方式であつて、前記m及びnはそ
れぞれ2及び3であり、2ビツトの2進符号
「00」、「01」、「10」及び「11」の各々を第1、第
2、第3及び第4情報の各々として順次それぞれ
「010」、「001」、「100」、「101」に変換し、この場
合、互いに隣接した前記ブロツクのうちの2つが
「第2情報・第3情報」、「第2情報・第4情報」、
「第4情報・第3情報」、「第4情報・第4情報」
のいずれかの組み合せになつたときそれぞれの組
み合わせを「010・000」、「001・000」、「100・
000」、「101・000」に変換し、更に、前記n及び
jをそれぞれ3及び4として、3ビツトの2進符
号におけるビツトパターン「010」、「001」、
「100」、「000」、「101」の各々を4ビツトの2進符
号におけるビツトパターン「0010」及び「0000」
のうちの1つ、「0101」及び「0001」のうちの1
つ、「1010」及び「1000」のうちの1つ、「0100」、
「1001」の各々に変換することを特徴とするデー
タ変換方式である。 また、本願第2発明は、NRZI変調をなす前に
行なうデータ変換方式であつて、2進符号によつ
て表わされたデータ列を連続するm(mは自然数)
ビツト毎のブロツクに区分し、前記ブロツクの
各々におけるmビツト2進符号を所定変換律に従
つてn(nは自然数かつn≧m+1)ビツト2進
符号に変換し、得られる2進符号系列において値
1のビツトが隣接しないようにl(lは自然数)
ブロツク毎の所定位置のnビツト2進符号を所定
変換律に従つてj(jは自然数かつj≧n+1)
ビツト2進符号に変換するデータ変換方式であつ
て、前記m及びnはそれぞれ2及び3であり、2
ビツトの2進符号「00」、「01」、「10」及び「11」
を各々第1、第2、第3及び第4情報として順次
それぞれ「010」、「001」、「100」、「101」に変換
し、この場合、互いに隣接した前記ブロツクのう
ちの2つが「第2情報・第3情報」、「第2情報・
第4情報」、「第4情報・第3情報」、「第4情報・
第4情報」のいずれかの組み合せになつたときそ
れぞれの組み合せを「010・000」、「001・000」、
「100・000」、「101・000」に変換し、更に、前記
n及びjをそれぞれ3及び5として、3ビツトの
2進符号のビツトパターン「010」、「001」、
「100」、「000」、「101」の各々を5ビツトの2進符
号のビツトパターン「01010」、「00010」及び
「01000」のうちの1つ、「00101」、「01001」及び
「00001」のうちの1つ、「10100」、「10010」及び
「10000」のうち1つ、「00100」及び「00000」の
うちの1つ、「10101」及び「10001」のうちの1
つの各々に変換することを特徴とするデータ変換
方式である。 以下、本発明を添付図面を参照して詳細に説明
する。 第1図Aに示す如く連続するデータをデジタル
オーデイオデイスク等の記録媒体に記録したいと
き、このデータ列を連続する2ビツト毎のブロツ
クに区分する。そして、先頭のブロツクから順に
第1、第2、第3……第7ブロツクと呼ぶことに
すると第4、第5ブロツクの如く隣接点前後のビ
ツトが共に1となつている互いに隣接する2つの
ブロツク以外のブロツクにおける2ビツトの2進
符号を第1表に示す如き変換表に従つて順次3ビ
ツトの2進符号に変換する。ただし、第4及び第
5ブロツクの如く隣接点前後のビツトが共に1と
なつている隣接した2つのブロツクの各々におけ
る2ビツトの2進符号を第2表に示す如き変換表
に従つて3ビツトの2進符号に変換すると第1図
Bに示す如き符号列が得られる。若し、例えば隣
接する3ブロツクに亘つて隣接点前後のビツトが
共に1であるときは、最初の2ブロツクを第2表
に従つて変換し第3のブロツクについては第1表
に従つて変換する。そうすると、得られた符号列
においては隣接する1の間の存在する0の個数の
最小及び最大がそれぞれ1、7となつて自己同期
が可能となると共にTmin、TWがそれぞれ4/3T、
2/3Tと大きな値になる。尚、Tmaxは16/3Tで
ある。また、第1及び第2表に従つた変換におい
ては変換の単位が小さい上に変換の対応が工夫さ
れているのでかかる変換をなすための変換回路及
び逆変換回路の構成は簡単なものとなる。すなわ
ち、2ビツトの2進符号の例えば上位のビツトを
d1、下位のビツトをd2、3ビツトの2進符号の各
ビツトを上位から下位に向つて順にc1、c2、c3と
すれば、c1=d1、c3=d2、c2=1+3なる簡単な
関係式に基づいて第1表に示された変換表が作成
されている。また、隣接する2つのブロツクにお
ける2ビツトの2進符号の各ビツトをそれぞれ上
位から下位に向つて順にd11、d12、d21、d22とし
それら2つのブロツクにおいて3ビツトの2進符
号への変換がなされたのちの各ビツトをそれぞれ
上位から下位に向つて順にc11、c12、c13、c21、
c22、c23とすれば、c11=d11、c13=d22、c12=11
+c13、c21=c22=c23=12=21=0なる簡単な関
係式に基づいて第2表に示された変換表が作成さ
れている。 以上の如き変換ののち、6ブロツク毎の所定位
置にある特定の1の3ビツトの2進符号を第3表
に示す如き変換表に従つて4ビツトの2進符号に
変換して第1図Cに示す如き符号列を得る。尚、
3ビツトの2進符号において4ビツトの2進符号
における2種類のビツトパターンP1,P2が割り
当てられているビツトパターンが3種類存在す
る。かかる3種類のビツトパターンの各々につい
ては得られた符号列における1を反転に、0を非
反転に対応させるNRZI変調方式によつて得られ
る第1図Dに示す如き記録媒体への書込み信号に
含まれる直流及び低周波成分が少なくなるように
前記4ビツトの2進符号における2種類のビツト
パターンP1,P2のうちの一方に変換する。すな
わち、例えば次に第3表による変換を行なおうと
するブロツクの直前までに累積された直流分を2
種類のビツトパターンP1,P2の各々を選択した
場合についてそれぞれ算出し、その絶対値が少な
くなる方を選択する。直流分の算出は、例えば記
録媒体への書込み信号波形の“1”のレベルには
+1、“0”のレベルには−1を対応させ累積加
算することによつて可能となる。第1図Cの、第
1ブロツクに注目して具体的に説明すると次の如
くなる。すなわち、第1図Cのa点での累積直流
分を0とするとb点での累積直流分は−1である
が、若し第1図Cの第1ブロツクが“1010”に変
換された場合はb点での累積直流分が+5となつ
て累積直流分の絶対値が大きくなることから同ブ
ロツクは“1000”に変換されているのである。第
7ブロツクにおける変換も同様になされている。
また、この実施例においては、“0000”、“0001”、
“1000”の3種類のビツトパターンはTmaxが16/
3Tより大きくならない場合すなわち“0”が8
個以上連続しない場合のみ選択可能なものを示し
たが、“0”が8個以上連続した場合に選択可能
とすることも考えられる。 尚、上記実施例においてはl=6として第3表
による変換を6ブロツク毎の1の符号について行
なつているが、lの値は除去したい周波数の上限
によつて定められる。すなわち、lの値が小さい
と除去する周波数の上限が上がり、lの値が大き
いとその逆になる。ただし、lの値が小さいと
Tmax、TWは小さくなり、lの値が大きいとそ
の逆になる。 第1乃至第3表による以上の如きデータ変換に
よりTmin、Tmax、TWの各々は次式に示される
如くなる。 Tmin=3l/3l+1・4/3T Tmax=3l/3l+1・16/3T TW=3l/3l+1・2/3T 尚、上記データ変換例において第3表の変換表
の代りに第4表の変換表を用いてもよく、かかる
場合には同じlに対して直流及び低周波成分の除
去の効果は大きいがTmin、TWは小さくなる。 第2図は、本発明によるデータ変換方式によつ
てデータ変換をなす変換回路を示している。第2
図Aは、第1及び第2表による変換をなす回路部
分を示し、同図Bは、第3表による変換をなす回
路部分を示している。同図Aにおいて、データ列
を形成する各ビツトがクロツクaにより順次4ビ
ツトシフトレジスタ1に入力される。そして、2
ブロツク分のビツトが入力されたとき、4ビツト
シフトレジスタ1の4つの並列出力の各々はそれ
ぞれd11、d12、d21、d22として出力される。そし
て、d12=d21=1となつたときd12、d21の各々が
供給されているAND(論理積)ゲート2の出力が
1となる。そうすると、ゲート2の出力が切換制
御入力端子に供給されているセレクタ3よりd22
が選択的に出力される。また、d12=d21=1とな
らないときはANDゲート2の出力が0となりセ
レクタ3よりd12が選択的に出力される。セレク
タの出力は、d11と共にNOR(否定論理和)ゲー
ト4に供給される。これらセレクタ3の出力、
NORゲート4の出力、d11の各々は、3ビツトシ
フトレジスタ5の並列入力端子の各々にc13、
c12、c11の各々として供給される。シフトレジス
タ5のロード信号入力端子には分周回路6の出力
が供給されている。この分周回路6よりANDゲ
ート2の出力が1のときクロツクaを4分周して
得られるクロツクパルスが出力され、ANDゲー
ト2の出力が0のときクロツクaを2分周して得
られるクロツクパルスが出力される。また、シフ
トレジスタ5の直列入力端子には0が供給されて
おり、また、シフトレジスタ5のシフトクロツク
入力端子にはクロツクaの1.5倍の繰り返し周波
数をもつて発生するクロツクbが供給されてい
る。このため、ANDゲート2の出力が1のとき
クロツクaが4分周されてシフトレジスタ5のロ
ード入力信号となる故、シフトレジスタ1の内容
が4ビツト分シフトされてからシフトレジスタ5
において並列入力端子からのデータロードがなさ
れる。シフトレジスタ1の内容が4ビツト分シフ
トされる間にシフトレジスタ5の内容はクロツク
bにより6ビツト分シフトされてシフトレジスタ
5の直列出力端子よりc11、c12、c13に続いて直列
入力端子を介して入力された0がc21、c22、c23と
して順次出力され、第2表の変換表による変換が
なされる。ANDゲート2の出力が0のときはシ
フトレジスタ1の内容が2ビツト分シフトされる
とシフトレジスタ5において並列入力端子からの
データロードがなされ、シフトレジスタ5の直列
出力端子よりc11、c12、c13が順次出力されて第1
表の変換表による変換がなされる。 次に、第2図Bにおいてシフトレジスタ5の出
力cが6ビツトシフトレジスタ7の直列入力端子
に供給されている。シフトレジスタ7のクロツク
入力端子にはクロツクbと同期して発生するクロ
ツクdが供給されている。そして、第3表による
変換がなされる。例えば6ブロツク毎の特定のブ
ロツクにおける最後のビツトがシフトレジスタ5
から出力されたときクロツクa,bの発生をクロ
ツクdの1クロツク周期間だけ阻止する回路(図
示せず)の作用によつてシフトレジスタ5から順
次ci1、ci2、ci3の各々が出力されたときci1、ci2、
ci3、ci3の4ビツトがシフトレジスタ7に入力さ
れる。シフトレジスタ7の出力は4ビツトシフト
レジスタ8、16ビツトシフトレジスタ9、4ビツ
トシフトレジスタ10の各々を順次シフトされて
行く間に変換される。シフトレジスタ7の最後に
入力されたビツトから数えて5ビツト目までの各
ビツトに対応する並列出力、シフトレジスタ8の
並列出力、シフトレジスタ9の最後に入力された
ビツトから数えて4ビツト目までの各ビツトに対
応する並列出力の各々がPLA(プログラマブル・
ロジツク・アレイ)11に供給される。そして、
変換されるべきブロツクにおける4ビツトのうち
3ビツトがシフトレジスタ8の3、2、1桁に入
力されたときPLA11はその3ビツトすなわち
ci1、ci2、ci3とそのブロツクの前後の各々におけ
る5ビツトを参照して変換動作をなす。すなわ
ち、(ci1、ci2、ci3)が(010)、(001)、(100)の
ときPLA11は前後の5ビツトを参照してビツ
トパターンP2がTmaxの条件を満足するか否かを
判定する。そして、ビツトパターンP2がTmaxの
条件を満足する場合にPLA11はビツトパター
ンP1,P2の各々をシフトレジスタ8,12の
各々にロードする。尚、シフトレジスタ7,8,
9,10,12の各々はクロツクdに同期してシ
フトを行なう。また、シフトレジスタ8,12は
ロード信号eが供給されたとき、シフトレジスタ
10はロード信号fが供給されたときにおいてそ
れぞれクロツクdに同期して並列入力端子に供給
されている桁についてデータのロードすなわち書
き換えを行なう。そして、このロードの際には中
央の2ビツトにPLA11より出力されたデータ
がロードされ両端のビツトには直列入力端子に供
給されたデータがロードされるように結線されて
いる。今、ビツトパターンP1,P2の各々を形成
するビツトb1,b4はそれぞれci1、ci3であり、ci1
はシフトレジスタ8,12の3ビツト目、ci3は
シフトレジスタ7の6ビツト目にあるからPLA
11はビツトパターンP1,P2の各々を形成する
ビツトb2,b3だけを求めてシフトレジスタ8,1
2の各々にロードする。ビツトパターンP2を形
成するビツトb2,b3は2ビツトラツチ13にも記
憶される。そして、ビツトパターンP1,P2の
各々がシフトレジスタ8,12の各々にロードさ
れた場合においてビツトパターンP1,P2の各々
への変換後における入力が開始された時点から次
に変換を行なうブロツクの直前までの直流分の絶
対値D1,D2の各々がフリツプフロツプ14、ア
ツプダウンカウンタ15及びフリツプフロツプ1
6、アツプダウンカウンタ17の各対によつて算
出される。すなわち、カウンタ15,17の初期
状態をビツトパターンP1,P2が入力される以前
の直流分の絶対値D1,D2(ただし、D1=D2)と
する。そしてフリツプフロツプ14,16の各々
はシフトレジスタ8,12の各々の出力が1とな
つたとき出力が反転するように構成されている。
このフリツプフロツプ14,16の各々の出力は
カウンタ15,17の各アツプダウン制御入力端
子に供給されている。そして、例えばフリツプフ
ロツプ14,16の各々の出力が高レベルのとき
カウンタ15,17の各々はクロツクdを供給さ
れるごとにカウントアツプし、フリツプフロツプ
14,16の各々の出力が低レベルのときカウン
タ15,17の各々はカウントダウンする。この
結果カウンタ15,17の各々に直流分D1,D2
の各々が蓄積される。そして、これら蓄積された
直流分D1,D2は比較器18において比較される。
直流分D1,D2の算出及び比較は、ビツトパター
ンP1における3ビツトがシフトレジスタ10に
入力された時点で完了し、D1>D2であれば比較
器18からロード信号eより1クロツク遅れたロ
ード信号fが出力されてシフトレジスタ10のロ
ード信号入力端子に供給される。そうすると、2
ビツトラツチ13に記憶されたビツトパターン
P2におけるb2,b3がシフトレジスタ10に次のク
ロツクdの発生時にロードされる。D1≦D2であ
ればロード信号fは出力されず、シフトレジスタ
10の内容がビツトパターンP1のままとなる。
また、フリツプフロツプ14,16及びカウンタ
15,17はそれぞれ互いに入出力が接続されて
おり、比較器18における比較が完了したときに
直流分の多いビツトパターンに対応するフリツプ
フロツプ14,16のうちの一方及びカウンタ1
5,17のうちの一方に初期状態セツト信号gま
たはg′が比較器18より供給される。この結果、
直流分の少ないビツトパターンに対応するフリツ
プフロツプ14,16のうち他方及びカウンタ1
5、17のうちの他方の状態と同一状態に前記一
方が変化して次の直流分D1,D2算出の際の初期
状態となる。 次に、(ci1、ci2、ci3)が(0、0、0)若しく
は(1、0、1)の場合とビツトパターンP2が
Tmaxの条件を満足しない場合とにおいてはビツ
トパターンP1がシフトレジスタ8,12の双方
にロードされる。そして、かかる場合には常に
D1=D2となつてロード信号fは発生しない。 第3図は、第2図の回路で変換されたデータを
元に戻す逆変換回路を示している。第3図におい
て、2ビツトのシフトレジスタ20、1ビツトの
シフトレジスタ21、4ビツトのシフトレジスタ
22が継続接続されて全体として7ビツトのシフ
トレジスタを形成しており、変換されたデータが
クロツクhによりシフトレジスタ20から入力さ
れる。第3表による変換がなされていないブロツ
クはそのまま7ビツトのシフトレジスタに順次入
力されるが、第3表による変換がなされたブロツ
クにおける4ビツトがシフトレジスタ20,21
及びシフトレジスタ22の先頭の1ビツトに入力
されたとき第3表の逆変換が行なわれ、その結果
がシフトレジスタ20の2ビツト目、シフトレジ
スタ21及びシフトレジスタ22の1ビツト目に
残る。このとき、シフトレジスタ20の1ビツト
目には次のブロツクにおける1ビツト目が入り、
シフトレジスタ22の2、3、4ビツト目は変ら
ない。第3表においてci1=b1、ci3=b4、ci2=b2=
b1+b2+b4であるから逆変換は3入力NORゲー
ト23、制御信号i及びセレクタ24によりci2
をシフトレジスタ21に入力しかつ同時にシフト
レジスタ20の内容を1つシフトすることによつ
てなされる。このとき、シフトレジスタ22への
クロツクhはANDゲート25及びこのときだけ
0となる制御信号iによつて遮断され、シフトレ
ジスタ22の内容は変化しない。この段階でシフ
トレジスタ20,21,22には全て3ビツトか
らなるブロツクが入力されている。この3ビツト
からなるブロツクにおける第1及び第2表の逆変
換が3入力NORゲート26、ORゲート27及び
図の様な結線によりなされる。すなわち、c21=
c22=c23=0のときNORゲート26の出力が1と
なつてd12=d21=1、d11=c11、d22=c13となり第
2表の逆変換がなされる。c21=c22=c23=0のと
き以外はNORゲート26の出力が0となつてd11
=c11、d12=c13となり、第1表の逆変換がなされ
る。そして、以上の逆変換の結果得られた2進符
号が4ビツトシフトレジスタ28にロードされた
のちクロツクjによつて1ビツト毎に順次出力さ
れる。シフトレジスタ28には分周回路29より
ロード信号が供給されている。分周回路29は、
ゲート26の出力が0のときクロツクjを2分周
し、ゲート26の出力が1のときクロツクjを4
分周するように構成されている。従つて、ゲート
26の出力が0のときはシフトレジスタ28より
2ビツト分の逆変換データが出力されるごとにシ
フトレジスタ28に次の逆変換データがロードさ
れ、ゲート26の出力が1のときはシフトレジス
タ28より4ビツト分の逆変換データが出力され
るごとに次の逆変換データがロードされる。 以上の如く1または2ブロツク毎に連続的に逆
変換がなされる。 以上詳述した如く本発明によるデータ変換方式
においてはm(=2)ビツトのブロツクの各々を
n(=3)ビツトの2進符号に変換したのちにl
ブロツク毎にj(=4又は5)ビツトの2進符号
に変換するという2段階の変換がなされるので、
Tmin、TWのいずれか一方或いはそれら双方を大
きくしかつ直流及び低周波成分が少なくなるよう
にデータ変換をなすことができると共にlの値を
変えることによつて必要なTmin、TWの値と除去
したい周波数帯域との兼ね合いを計ることができ
ることとなる。また、本発明によるデータ変換方
式によれば変調器の回路構成は直流及び低周波成
分を除去するために複雑になるが、復調器の回路
構成は簡単なものとすることができる。また、本
発明によるデータ変換方式において、特にm=
2、n=3である故第1及び第2表によつて変換
したときは Tmin=3l/3l+1・4/3T、Tmax=3l/3l+1・16/
3 T、TW=3l/3l+1・2/3TとなつてTmin、TWが 共に大きくなりかつ変換の対応を工夫することに
よつて復調器の回路構成をより簡単にすることが
できる。また、上記の場合においてl=6とした
ときにはTmin=1.26T、TW=0.63Tとなつて
EFMに比してTminは11%小さくなるがTWは34
%大きくなる。このため、レーザ光による記録再
生方式におけるデータの再生時においてTminば
かりでなくTWも検出点の振幅に寄与するため実
用的な記録密度の範囲において本発明による場合
の方がEFMによる場合よりも検出点での振幅が
大きくなり雑音や再生波形の時間軸方向の変動
(ジツタ)に対する余裕度が大きくなる。 本発明によるデータ変換方式は、上述の如く多
くの長所を有するので、レーザ光による記録再生
装置のみならず静電容量変化による再生装置、磁
気記録再生装置等の他の記録再生装置においても
高密度な記録あるいはデータ伝送を可能にするこ
とができるのである。
【表】
【表】
【表】
第1図は、本発明によるデータ変換の一例を示
す図、第2図は、本発明によつてデータ変換をな
す変換器の回路例を示す回路図、第3図は、第2
図の変換器によつて変換されたデータを元に戻す
逆変換器の回路例を示す回路図である。 主要部分の符号の説明、1,5,7,8,9,
10,12,20,21,22,28……シフト
レジスタ、2,4,23,25,26,27……
ゲート、3,24……セレクタ、6,29……分
周回路、11……PLA、13……ラツチ、14,
16……フリツプフロツプ、15,17……カウ
ンタ、18……比較器。
す図、第2図は、本発明によつてデータ変換をな
す変換器の回路例を示す回路図、第3図は、第2
図の変換器によつて変換されたデータを元に戻す
逆変換器の回路例を示す回路図である。 主要部分の符号の説明、1,5,7,8,9,
10,12,20,21,22,28……シフト
レジスタ、2,4,23,25,26,27……
ゲート、3,24……セレクタ、6,29……分
周回路、11……PLA、13……ラツチ、14,
16……フリツプフロツプ、15,17……カウ
ンタ、18……比較器。
Claims (1)
- 【特許請求の範囲】 1 NRZI変調をなす前に行なうデータ変換方式
であつて、2進符号によつて現わされたデータ列
を連続するm(mは自然数)ビツト毎のブロツク
に区分し、前記ブロツクの各々におけるmビツト
2進符号を所定変換律に従つてn(nは自然数か
つn≧m+1)ビツト2進符号に変換し、得られ
る2進符号系列において値1のビツトが隣接しな
いようにl(lは自然数)ブロツク毎の所定位置
のnビツト2進符号を所定変換律に従つてj(j
は自然数かつj≧n+1)ビツト2進符号に変換
するデータ変換方式であつて、前記m及びnはそ
れぞれ2及び3であり、2ビツトの2進符号
「00」、「01」、「10」及び「11」を各々第1、第2、
第3及び第4情報として順次それぞれ「010」、
「001」、「100」、「101」に変換し、この場合、互い
に隣接した前記ブロツクのうちの2つが「第2情
報・第3情報」、「第2情報・第4情報」、「第4情
報・第3情報」、「第4情報・第4情報」のいずれ
かの組み合せになつたときそれぞれの組み合わせ
を「010・000」、「001・000」、「100・000」、
「101・000」に変換し、更に、前記n及びjをそ
れぞれ3及び4として、3ビツトの2進符号のビ
ツトパターン「010」、「001」、「100」、「000」、
「101」の各々を4ビツトの2進符号のビツトパタ
ーン「0010」及び「0000」のうちの1つ、「0101」
及び「0001」のうちの1つ、「1010」及び「1000」
のうちの1つ、「0100」、「1001」の各々に変換す
ることを特徴とするデータ変換方式。 2 NRZI変調をなす前に行なうデータ変換方式
であつて、2進符号によつて表わされたデータ列
を連続するm(mは自然数)ビツト毎のブロツク
に区分し、前記ブロツクの各々におけるmビツト
2進符号を所定変換律に従つてn(nは自然数か
つn≧m+1)ビツト2進符号に変換し、得られ
る2進符号系列において値1のビツトが隣接しな
いようにl(lは自然数)ブロツク毎の所定位置
のnビツト2進符号を所定変換律に従つてj(j
は自然数かつj≧n+1)ビツト2進符号に変換
するデータ変換方式であつて、前記m及びnはそ
れぞれ2及び3であり、2ビツトの2進符号
「00」、「01」、「10」及び「11」を各々第1、第2、
第3及び第4情報として順次それぞれ「010」、
「001」、「100」、「101」に変換し、この場合、互い
に隣接した前記ブロツクのうちの2つが「第2情
報・第3情報」、「第2情報・第4情報」、「第4情
報・第3情報」、「第4情報・第4情報」のいずれ
かの組み合せになつたときそれぞれの組み合せを
「010・000」、「001・000」、「100・000」、「101・
000」に変換し、更に、前記n及びjをそれぞれ
3及び5として、3ビツトの2進符号のビツトパ
ターン「010」、「001」、「100」、「000」、「101」
の
各々を5ビツトの2進符号のビツトパターン
「01010」、「00010」及び「01000」のうちの1つ、
「00101」、「01001」及び「00001」のうちの1つ、
「10100」、「10010」及び「10000」のうち1つ、
「00100」及び「00000」のうちの1つ、「10101」
及び「10001」のうちの1つの各々に変換するこ
とを特徴とするデータ変換方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173258A JPS5875353A (ja) | 1981-10-29 | 1981-10-29 | デ−タ変換方式 |
| GB08230737A GB2111805B (en) | 1981-10-29 | 1982-10-27 | Method for converting a binary data train |
| US06/437,129 US4554529A (en) | 1981-10-29 | 1982-10-28 | Method for converting binary data train |
| DE19823240219 DE3240219A1 (de) | 1981-10-29 | 1982-10-29 | Verfahren zum umsetzen einer binaeren datenfolge |
| GB08511784A GB2156633B (en) | 1981-10-29 | 1985-05-09 | Method for converting a binary data train |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173258A JPS5875353A (ja) | 1981-10-29 | 1981-10-29 | デ−タ変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875353A JPS5875353A (ja) | 1983-05-07 |
| JPH0452020B2 true JPH0452020B2 (ja) | 1992-08-20 |
Family
ID=15957105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173258A Granted JPS5875353A (ja) | 1981-10-29 | 1981-10-29 | デ−タ変換方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4554529A (ja) |
| JP (1) | JPS5875353A (ja) |
| DE (1) | DE3240219A1 (ja) |
| GB (2) | GB2111805B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8303859A (nl) * | 1983-11-10 | 1985-06-03 | Philips Nv | Selektief scramblen bij compact disc. |
| DE3583819D1 (de) * | 1984-05-21 | 1991-09-26 | Matsushita Electric Industrial Co Ltd | Verfahren und vorrichtung zur erzeugung eines lauflaengenbegrenzten kodes. |
| GB8423165D0 (en) * | 1984-09-13 | 1984-10-17 | Indep Broadcasting Authority | Digital recording/reproducing apparatus |
| IT1179855B (it) * | 1984-12-10 | 1987-09-16 | Cselt Centro Studi Lab Telecom | Circuito integrato in logica sequenziale per la compressione del segnale pcm |
| EP0193153B1 (en) * | 1985-02-25 | 1991-11-13 | Matsushita Electric Industrial Co., Ltd. | Digital data recording and reproducing method |
| US4675650A (en) * | 1985-04-22 | 1987-06-23 | Ibm Corporation | Run-length limited code without DC level |
| US4939354A (en) * | 1988-05-05 | 1990-07-03 | Datacode International, Inc. | Dynamically variable machine readable binary code and method for reading and producing thereof |
| US5138641A (en) * | 1989-04-27 | 1992-08-11 | Advanced Micro Devices, Inc. | Bit residue correction in a dlc receiver |
| EP0557130B1 (en) * | 1992-02-19 | 2000-05-17 | Mitsubishi Denki Kabushiki Kaisha | Data conversion method and recording/reproducing apparatus using the same |
| US5387911A (en) * | 1992-02-21 | 1995-02-07 | Gleichert; Marc C. | Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver |
| US5321400A (en) * | 1992-03-13 | 1994-06-14 | Nec Corporation | Serial data interface circuit dealing with a plurality of receiving modes |
| EP0624000B1 (en) * | 1993-05-04 | 2000-07-19 | Koninklijke Philips Electronics N.V. | Device for encoding/decoding n-bit source words into corresponding m-bit channel words, and vice versa |
| JP3227901B2 (ja) * | 1993-05-21 | 2001-11-12 | ソニー株式会社 | 変調方法及び復調装置 |
| CN1114998C (zh) * | 1998-05-13 | 2003-07-16 | 皇家菲利浦电子有限公司 | 编码输入信息信号的装置和方法 |
| NZ528267A (en) * | 2001-02-26 | 2004-08-27 | Germ Terminator Corp | Apparatus for retaining and heat sanitizing articles |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564557A (en) * | 1968-05-21 | 1971-02-16 | Honeywell Inc | Self-clocking recording |
| NL7317591A (nl) * | 1973-12-21 | 1975-06-24 | Nederlanden Staat | Stelsel voor het overdragen van een bitreeks. |
| US4352129A (en) * | 1980-02-01 | 1982-09-28 | Independent Broadcasting Authority | Digital recording apparatus |
-
1981
- 1981-10-29 JP JP56173258A patent/JPS5875353A/ja active Granted
-
1982
- 1982-10-27 GB GB08230737A patent/GB2111805B/en not_active Expired
- 1982-10-28 US US06/437,129 patent/US4554529A/en not_active Expired - Lifetime
- 1982-10-29 DE DE19823240219 patent/DE3240219A1/de not_active Ceased
-
1985
- 1985-05-09 GB GB08511784A patent/GB2156633B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8511784D0 (en) | 1985-06-19 |
| US4554529A (en) | 1985-11-19 |
| GB2156633B (en) | 1986-05-29 |
| JPS5875353A (ja) | 1983-05-07 |
| DE3240219A1 (de) | 1983-06-01 |
| GB2156633A (en) | 1985-10-09 |
| GB2111805A (en) | 1983-07-06 |
| GB2111805B (en) | 1986-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0178813A2 (en) | Method and apparatus for encoding binary data | |
| JPH0452020B2 (ja) | ||
| JPH04225625A (ja) | ディジタル変調方式 | |
| EP0059224B1 (en) | System for coding and decoding binary data | |
| US4617552A (en) | Method and apparatus for converting a digital data | |
| KR950006085B1 (ko) | 부호변조장치 | |
| US5739779A (en) | Encoding circuit and decoding circuit | |
| US4549167A (en) | Method of encoding and decoding binary data | |
| EP0090047B1 (en) | Encoding and decoding system for binary data | |
| US6044053A (en) | Dc-balance-value calculation circuit and recording signal generator using the same | |
| JP3013651B2 (ja) | デジタル変調装置 | |
| JP3011436B2 (ja) | ディジタル信号変調方式 | |
| JPS60106254A (ja) | 4−6群変調方法 | |
| JPS60114053A (ja) | 符号変換方式 | |
| JPS6069943A (ja) | コ−ド変換方式 | |
| JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
| JP3313928B2 (ja) | データ変調方法及びその装置 | |
| JPH0877717A (ja) | ディジタル変復調方法,その装置,記録媒体,その製造方法 | |
| KR100752880B1 (ko) | 정보를 코딩/디코딩하는 방법 및 장치 | |
| JPS635826B2 (ja) | ||
| JPS59888B2 (ja) | デ−タ符号器 | |
| JPH01221918A (ja) | 可変長符号変換装置 | |
| JPH0797751B2 (ja) | 逐次符号化方法 | |
| JPS635825B2 (ja) | ||
| JPS60667A (ja) | デイジタル信号変調方式 |