JPS59888B2 - デ−タ符号器 - Google Patents
デ−タ符号器Info
- Publication number
- JPS59888B2 JPS59888B2 JP3054479A JP3054479A JPS59888B2 JP S59888 B2 JPS59888 B2 JP S59888B2 JP 3054479 A JP3054479 A JP 3054479A JP 3054479 A JP3054479 A JP 3054479A JP S59888 B2 JPS59888 B2 JP S59888B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- serial
- parallel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10194—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using predistortion during writing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はデータ符号器に関する。
デジタル情報を高密度磁気記録媒体（テープ、ディスク
等）に記録する場合、デジタル情報を確実に再生できる
方式で符号化しなければならない。
等）に記録する場合、デジタル情報を確実に再生できる
方式で符号化しなければならない。
種々の符号化技術が開発されており、それらは当業者に
周知である。有効な符号化方式の１つはＭＦＭと知られ
ているモディファイド・フェーズ・モデユレエシヨン（
ｍｏｄｉｆｉｅｄｐｈａｓｅｍｏｄｕｌａ−ｔｉｏｎ）
である。以下この符号方式をＭＦＭ符号化と呼ぶ。ＭＦ
Ｍ符号化は種々のランダム論理素子を用いて行なわれて
いる。更にデジタル情報を磁気ディスクに記録する際、
記録された磁束の反転がトラックの高密度領域から低密
度領域に移動するのでビットのシフトが生じる。
周知である。有効な符号化方式の１つはＭＦＭと知られ
ているモディファイド・フェーズ・モデユレエシヨン（
ｍｏｄｉｆｉｅｄｐｈａｓｅｍｏｄｕｌａ−ｔｉｏｎ）
である。以下この符号方式をＭＦＭ符号化と呼ぶ。ＭＦ
Ｍ符号化は種々のランダム論理素子を用いて行なわれて
いる。更にデジタル情報を磁気ディスクに記録する際、
記録された磁束の反転がトラックの高密度領域から低密
度領域に移動するのでビットのシフトが生じる。
斯る移動は実際的には明らかでなく、即ちその移動は実
際には磁気媒体の特性により生じる時間変位である。書
込み前置補正（ｗｒｉｔｅｐｒｅ−ｃｏｍｐｅｎｓａｔ
ｉｏｎ）として知られている技術が開発されており、そ
れは当業者に周知である。斯る技術は書込みビット・デ
ータ・ストリームの同量で逆方向の時間シフトにより読
取りデータ・ビットのシフトを防止している。書込み前
置補正は通常、アナログまたはデジタル遅延により行な
われる。よつて本発明の目的は直列ビツト・ストリーム
をＭＦＭコード化及び書込み前置補正コード化した直列
ビツト・ストリームに変換する簡略化した新規なデータ
符号器の提供にある。本発明の他の目的及び利点は添付
図を参照した以下の説明から明らかになるであろう。
際には磁気媒体の特性により生じる時間変位である。書
込み前置補正（ｗｒｉｔｅｐｒｅ−ｃｏｍｐｅｎｓａｔ
ｉｏｎ）として知られている技術が開発されており、そ
れは当業者に周知である。斯る技術は書込みビット・デ
ータ・ストリームの同量で逆方向の時間シフトにより読
取りデータ・ビットのシフトを防止している。書込み前
置補正は通常、アナログまたはデジタル遅延により行な
われる。よつて本発明の目的は直列ビツト・ストリーム
をＭＦＭコード化及び書込み前置補正コード化した直列
ビツト・ストリームに変換する簡略化した新規なデータ
符号器の提供にある。本発明の他の目的及び利点は添付
図を参照した以下の説明から明らかになるであろう。
本発明はＭＦＭ符号化及び書込み前置補正を１度で行な
う電子回路である。
う電子回路である。
また本発明はアナログ及びデジタル遅延線が不要であり
、必要な電子部品の数を大巾に減らす。本発明において
は、ＭＦＭ符号化アルゴリズム及び書込み前置補正符号
化アルゴリズムにより符号化されたデータが読取り専用
記憶手段（ＲＯＭ）内に記憶されている。
、必要な電子部品の数を大巾に減らす。本発明において
は、ＭＦＭ符号化アルゴリズム及び書込み前置補正符号
化アルゴリズムにより符号化されたデータが読取り専用
記憶手段（ＲＯＭ）内に記憶されている。
符号化回路の出力を決定するため、符号化されるビツト
、前に符号化された２ビツト及び符号化される次のビツ
トが検査される。斯る検査を直列一並列型シフト・レジ
スタで行なう。適当に符号化されたデータ・ビツトが記
憶されたＲＯＭ内の特定の部分をアドレス指定するため
に、シフト・レジスタの４本の出力線を用いている。Ｒ
ＯＭへの５番目のアドレス線は符号化されたデータを呼
出す。このデータは書込み前置補正が必要なときに書込
み前置補正されている。ＲＯＭに記憶されている符号化
されたデータ・ビツトの各々は８つの等しい時間区分か
ら構成されている。４つの区分は論理１を表わし、他の
４つの区分は論理０を表わす。
、前に符号化された２ビツト及び符号化される次のビツ
トが検査される。斯る検査を直列一並列型シフト・レジ
スタで行なう。適当に符号化されたデータ・ビツトが記
憶されたＲＯＭ内の特定の部分をアドレス指定するため
に、シフト・レジスタの４本の出力線を用いている。Ｒ
ＯＭへの５番目のアドレス線は符号化されたデータを呼
出す。このデータは書込み前置補正が必要なときに書込
み前置補正されている。ＲＯＭに記憶されている符号化
されたデータ・ビツトの各々は８つの等しい時間区分か
ら構成されている。４つの区分は論理１を表わし、他の
４つの区分は論理０を表わす。
データ・ビツトが４区分のどこに含まれているかは、書
込み前置補正アルゴリズムで決まる。８つの時間区分を
並列形式でメモリから読出し、元の直列ビツト・ストリ
ームに戻す。
込み前置補正アルゴリズムで決まる。８つの時間区分を
並列形式でメモリから読出し、元の直列ビツト・ストリ
ームに戻す。
第１図は本発明の好適な一実施例の回路図であり、４ビ
ツト直列一並列シフト・レジスタ２、２５６ビツト読取
り専用記憶手段（ＲＯＭ）４、８ビツト並列一直列シフ
ト・レジスタ６、Ｄ型フリツプ・フロツプ８及び１０を
示している。
ツト直列一並列シフト・レジスタ２、２５６ビツト読取
り専用記憶手段（ＲＯＭ）４、８ビツト並列一直列シフ
ト・レジスタ６、Ｄ型フリツプ・フロツプ８及び１０を
示している。
この回路は入力線１２に符号化される直列ビツトのスト
リームを受け、出力線２２に符号化されたデータを出力
する。本発明はデジタル情報の各ビツトをＭＦＭコード
に変換する。
リームを受け、出力線２２に符号化されたデータを出力
する。本発明はデジタル情報の各ビツトをＭＦＭコード
に変換する。
当業者にはＭＦＭコード化プロセスが後述の如きもので
あることが知られている。即ち、各入カビツトが論理１
のとき出力パルスを発生するが、前の入カビツトが論理
０の場合のみ次の入カビツトが論理０でも出力パルスを
発生するものである。第２図に示す如く符号化された出
カビツトの各区間５０を２つの１／２ビツト区間５２及
び５４に分割する。１／２ビツト区間５２のパルスは論
理０の出力ビツトであり、１／２ビツト区間５４のパル
スは論理１の出力ビツトである。
あることが知られている。即ち、各入カビツトが論理１
のとき出力パルスを発生するが、前の入カビツトが論理
０の場合のみ次の入カビツトが論理０でも出力パルスを
発生するものである。第２図に示す如く符号化された出
カビツトの各区間５０を２つの１／２ビツト区間５２及
び５４に分割する。１／２ビツト区間５２のパルスは論
理０の出力ビツトであり、１／２ビツト区間５４のパル
スは論理１の出力ビツトである。
本発明は更に各１／２ビツト区間を各々が２５０ナノ秒
である４つの時間区間に分割している。
である４つの時間区間に分割している。
よつて符号化された出力ビツト区間は８つの２５０ナノ
秒の時間区間に分割される。書込み前置補正情報を符号
化するのに、これら８つの時間区間を用いる。論理１ま
たはＯビツトのパルスが「ノーマル（ＮＯＲＭＡＬ）」
と記された時間区分に配置されたとき、符号化されたビ
ツトは書込み前置補正されない。しかしパルスが［−２
５０」に記された時間区分に配置されたとき、符号化さ
れたビツトは−２５０ナノ秒で前置補正される。即ち、
斯る符号化されたビツトは同じ情報を現わすノーマルな
符号化されたビツトが発生するよりも２５０ナノ秒前に
発生する。パルスカ汗＋２５０」と記された時間区分に
配置されたとき、符号化されたビツトは＋２５０ナノ秒
で前置補正される。即ち２５０ナノ秒遅延される。書込
み前置補正が磁気デイスクの内部トラツクに必要か否か
を決定したとき、符号化されるビツト、前に符号化され
た２つのビツト及び次に符号化されるビツトを検査する
必要がある。
秒の時間区間に分割される。書込み前置補正情報を符号
化するのに、これら８つの時間区間を用いる。論理１ま
たはＯビツトのパルスが「ノーマル（ＮＯＲＭＡＬ）」
と記された時間区分に配置されたとき、符号化されたビ
ツトは書込み前置補正されない。しかしパルスが［−２
５０」に記された時間区分に配置されたとき、符号化さ
れたビツトは−２５０ナノ秒で前置補正される。即ち、
斯る符号化されたビツトは同じ情報を現わすノーマルな
符号化されたビツトが発生するよりも２５０ナノ秒前に
発生する。パルスカ汗＋２５０」と記された時間区分に
配置されたとき、符号化されたビツトは＋２５０ナノ秒
で前置補正される。即ち２５０ナノ秒遅延される。書込
み前置補正が磁気デイスクの内部トラツクに必要か否か
を決定したとき、符号化されるビツト、前に符号化され
た２つのビツト及び次に符号化されるビツトを検査する
必要がある。
当業者に周知の如く、この試験はビツトを内部トラツク
に書込む場合、ビツトの特定のパターンのみに前置補正
が必要なためである。前置補正に必要なビツト・パター
ン及び必要な前置補正の量を以下に表にする。表におい
て、ビツトＡは次に符号化されるビツトであり、ビツト
Ｂは符号化されるビツトであり、ビツトＣ及びＤは前に
符号化された２つのビツトである。
に書込む場合、ビツトの特定のパターンのみに前置補正
が必要なためである。前置補正に必要なビツト・パター
ン及び必要な前置補正の量を以下に表にする。表におい
て、ビツトＡは次に符号化されるビツトであり、ビツト
Ｂは符号化されるビツトであり、ビツトＣ及びＤは前に
符号化された２つのビツトである。
本発明の動作を第１図の回路図及び第３図のタイミング
波形図を参照して説明しよう〇４ビツト直列一並列シフ
ト・レジスタ２は入力線１２から第３図信号Ａに示す如
き直列ビツト・ストリームを受け、続いて斯るビツト・
ストリームを並列４ビツト・パターンに変換する。
波形図を参照して説明しよう〇４ビツト直列一並列シフ
ト・レジスタ２は入力線１２から第３図信号Ａに示す如
き直列ビツト・ストリームを受け、続いて斯るビツト・
ストリームを並列４ビツト・パターンに変換する。
入力線１１２をシフト・レジスタ２の直列データ入力端
子ＳＩに接続する。シフト・レジスタ２には市販の７４
ＬＳ１６４型シフト・レジスタが好適である。シフト・
レジスタ２のクロツク入力端子ＣＬＫに接続された入力
線１４における第３図信号Ｂに示す如きデータ・クロツ
クにより、直列に供給されたビツトをシフト・レジスタ
２でシフトする。データ・クロツクＢの周波数は代表的
には５００ＫＨｚである。データ・クロツクを更にフリ
ツプ・フロツプ（以下ＦＦという）８のクロツク入力端
子 二ＣＬＫに供給する。データ・クロツクの低レベル
から高レベルへの各変化は入カビツトを１位置だけ右に
シフトさせる。シフト・レジスタ２の各段の出力を利用
する。第３図の信号Ｆである出力ＱＢは符号化されるビ
ツトである。第３図の信号二Ｅである出力ＱＡは次に符
号化されるビツトであり、第３図の信号Ｇ及びＨである
出力Ｑｃ及びＱＤは前に符号化された２ビツトである。
シフトレジスタ２の出力端子ＱＡ，ＱＢ，ＱＣ及びＱＤ
を夫々アドレス線Ａ。
子ＳＩに接続する。シフト・レジスタ２には市販の７４
ＬＳ１６４型シフト・レジスタが好適である。シフト・
レジスタ２のクロツク入力端子ＣＬＫに接続された入力
線１４における第３図信号Ｂに示す如きデータ・クロツ
クにより、直列に供給されたビツトをシフト・レジスタ
２でシフトする。データ・クロツクＢの周波数は代表的
には５００ＫＨｚである。データ・クロツクを更にフリ
ツプ・フロツプ（以下ＦＦという）８のクロツク入力端
子 二ＣＬＫに供給する。データ・クロツクの低レベル
から高レベルへの各変化は入カビツトを１位置だけ右に
シフトさせる。シフト・レジスタ２の各段の出力を利用
する。第３図の信号Ｆである出力ＱＢは符号化されるビ
ツトである。第３図の信号二Ｅである出力ＱＡは次に符
号化されるビツトであり、第３図の信号Ｇ及びＨである
出力Ｑｃ及びＱＤは前に符号化された２ビツトである。
シフトレジスタ２の出力端子ＱＡ，ＱＢ，ＱＣ及びＱＤ
を夫々アドレス線Ａ。
，Ａｌ．Ａ２及びＡ３を介してＲＯＭ４に接続する。よ
つてシフト・レジスタ２の出力はＲＯＭ４の内容を番地
指定する。入力線１６は書込み前置補正アルゴリズム用
の外部オン／オフ制御信号（前置補正信号）を供給する
ものであり、ＲＯＭ４の第５アドレス線Ａ４に ５接続
される。ＲＯＭ４は３２個の８ビツト・ロードとして構
成される２５６ビツトＲＯＭであり、好適には市販の７
４Ｓ２８８型ＲＯＭである。
つてシフト・レジスタ２の出力はＲＯＭ４の内容を番地
指定する。入力線１６は書込み前置補正アルゴリズム用
の外部オン／オフ制御信号（前置補正信号）を供給する
ものであり、ＲＯＭ４の第５アドレス線Ａ４に ５接続
される。ＲＯＭ４は３２個の８ビツト・ロードとして構
成される２５６ビツトＲＯＭであり、好適には市販の７
４Ｓ２８８型ＲＯＭである。
ＭＦＭ符号化され且つ書込み前置補正された入力直列デ
ータ・ビツトに対応するビツト・パターンをＲＯＭ４に
蓄積する。ＲＯＭ４を入力ワードから出力ワードを発生
するのに用いる。シフト・レジスタ２で発生した入力ワ
ード（アドレス）はＲＯＭ４内の回路で復号化され、第
３図の信号１で示す対応する出力ワードを出力線Ｂ。−
Ｂ７に発生する。ＲＯＭ４内の３２個の蓄積位置におけ
るＲＯＭ４からの出力ワード及びそれに対応する入力ワ
ードを次の表で示す。アドレスＯ〜１５はＭＦＭ及び書
込み前置補正アルゴリズムの両方により符号化されたビ
ツトを含んでいるが、一方アドレス１６〜３１はＭＦＭ
アルゴリズムのみで符号化されたビツトを含んでいる。
ータ・ビツトに対応するビツト・パターンをＲＯＭ４に
蓄積する。ＲＯＭ４を入力ワードから出力ワードを発生
するのに用いる。シフト・レジスタ２で発生した入力ワ
ード（アドレス）はＲＯＭ４内の回路で復号化され、第
３図の信号１で示す対応する出力ワードを出力線Ｂ。−
Ｂ７に発生する。ＲＯＭ４内の３２個の蓄積位置におけ
るＲＯＭ４からの出力ワード及びそれに対応する入力ワ
ードを次の表で示す。アドレスＯ〜１５はＭＦＭ及び書
込み前置補正アルゴリズムの両方により符号化されたビ
ツトを含んでいるが、一方アドレス１６〜３１はＭＦＭ
アルゴリズムのみで符号化されたビツトを含んでいる。
上記の表から判る如く、アドレス入力Ａ４の信号が論理
０のときに、書込み前置補正符号化を選択する。並列一
直列シフト・レジスタ６はその入力端子Ａ−ＨにＲＯＭ
４の出力端子Ｂ。
０のときに、書込み前置補正符号化を選択する。並列一
直列シフト・レジスタ６はその入力端子Ａ−ＨにＲＯＭ
４の出力端子Ｂ。
−Ｂ７からの符号化された８ビツト出力ワードを並列型
式で受ける。シフト・レジスタ６はこれら並列入力を直
列出力に変換するものであり、市販の７４ＬＳ１６６型
シフト・レジスターが利用できる。シフト・レジスタ６
をそのクロツク入力端子ＣＬＫに接続された入力線１８
のシフト／ロード・クロツク信号でクロツクする。この
クロツク信号を第３図の信号Ｃに示し、その周波数はデ
ータ・クロツクの８倍である。シフト／ロード・クロツ
ク信号を更にＦＦｌＯのクロツク入力端子ＣＬＫへ供給
する。シフト・レジスタ６へのデータのローデイングを
Ｄ型ＦＦ８及び１０で制御する。上述の如く、ＦＦｌＯ
をシフト／ロード・クロツク信号でクロツクし、一方Ｆ
Ｆ８をデータ・クロツク信号でクロツクする。
式で受ける。シフト・レジスタ６はこれら並列入力を直
列出力に変換するものであり、市販の７４ＬＳ１６６型
シフト・レジスターが利用できる。シフト・レジスタ６
をそのクロツク入力端子ＣＬＫに接続された入力線１８
のシフト／ロード・クロツク信号でクロツクする。この
クロツク信号を第３図の信号Ｃに示し、その周波数はデ
ータ・クロツクの８倍である。シフト／ロード・クロツ
ク信号を更にＦＦｌＯのクロツク入力端子ＣＬＫへ供給
する。シフト・レジスタ６へのデータのローデイングを
Ｄ型ＦＦ８及び１０で制御する。上述の如く、ＦＦｌＯ
をシフト／ロード・クロツク信号でクロツクし、一方Ｆ
Ｆ８をデータ・クロツク信号でクロツクする。
ＦＦ８のＤ入力端子に供給された高論理レベルＩをデー
タ・クロツクの低レベルから高レベルの変化でＱ出力端
子に伝達する。ＦＦ８のＱ出力端子をＦＦｌＯのＤ入力
端子に接続する。ＦＦｌＯのＤ入力の反転論理レベルを
シフト／ロード・クロツクの低レベルから高レベルの変
化でζ出力端子に伝達する。これらＦＦ８及び１０はシ
フト・ロード制御信号を発生する制御信号発生手段とな
る。このｏ出力端子をＦＦ８のクリア入力端子ＣＬＲ及
びシフト・レジスタ６のシフト／ロード入力端子ＳＨＩ
ＦＴ／ＬＯＡＤに接続する。線２０のシフト／ロード制
御信号を第３図の信号Ｄに示す。この制御信号はシフト
／ロード・クロツク・パルスの１周期と等しいパルス巾
で、データ・クロツクの反復率と等しい反復率の負方向
のパルスから成つている。シフト／ロード制御信号をシ
フト・レジスタ６のシフト／ロード入力端子に供給する
。この制御信号が低レベルのとき、並列データ入力端子
Ａ〜Ｈを付勢し、シフト／ロード・クロツクの次の低レ
ベルから高レベルの変化で出力線Ｂ。−Ｂ７の８ビツト
・ワードをシフト・レジスタ６にロードする。シフト／
ロード制御信号が高レベルのとき、並列入力端子Ａ−Ｈ
を禁止し、シフト・レジスタの内容をシフト／ロード●
クロツタの低レベルから高レベルへの各変化で右に１位
置だけシフトする。その結果、出力線２２に所望の符号
化された直列ビツト・ストリームが得られる。符号化し
た直列ビツト・ストリームを第３図の信号Ｊ及びＫに示
す。信号Ｋは信号Ｊと同じ直列入カビツトの結果である
が、信号Ｋは書込み前置補正を含んでいる。上述せる本
発明では、記憶手段は直列デジタル入力データの各１ビ
ツトに対し前置補正を施した又は施さないＮビツト並列
デジタル信号を記憶しており、ＭＦＭ符号化を行なう直
列デジタル入力データのビツト及びその前後のビツト、
並びに前置補正制御信号によりその記憶手段をアドレス
指定している。
タ・クロツクの低レベルから高レベルの変化でＱ出力端
子に伝達する。ＦＦ８のＱ出力端子をＦＦｌＯのＤ入力
端子に接続する。ＦＦｌＯのＤ入力の反転論理レベルを
シフト／ロード・クロツクの低レベルから高レベルの変
化でζ出力端子に伝達する。これらＦＦ８及び１０はシ
フト・ロード制御信号を発生する制御信号発生手段とな
る。このｏ出力端子をＦＦ８のクリア入力端子ＣＬＲ及
びシフト・レジスタ６のシフト／ロード入力端子ＳＨＩ
ＦＴ／ＬＯＡＤに接続する。線２０のシフト／ロード制
御信号を第３図の信号Ｄに示す。この制御信号はシフト
／ロード・クロツク・パルスの１周期と等しいパルス巾
で、データ・クロツクの反復率と等しい反復率の負方向
のパルスから成つている。シフト／ロード制御信号をシ
フト・レジスタ６のシフト／ロード入力端子に供給する
。この制御信号が低レベルのとき、並列データ入力端子
Ａ〜Ｈを付勢し、シフト／ロード・クロツクの次の低レ
ベルから高レベルの変化で出力線Ｂ。−Ｂ７の８ビツト
・ワードをシフト・レジスタ６にロードする。シフト／
ロード制御信号が高レベルのとき、並列入力端子Ａ−Ｈ
を禁止し、シフト・レジスタの内容をシフト／ロード●
クロツタの低レベルから高レベルへの各変化で右に１位
置だけシフトする。その結果、出力線２２に所望の符号
化された直列ビツト・ストリームが得られる。符号化し
た直列ビツト・ストリームを第３図の信号Ｊ及びＫに示
す。信号Ｋは信号Ｊと同じ直列入カビツトの結果である
が、信号Ｋは書込み前置補正を含んでいる。上述せる本
発明では、記憶手段は直列デジタル入力データの各１ビ
ツトに対し前置補正を施した又は施さないＮビツト並列
デジタル信号を記憶しており、ＭＦＭ符号化を行なう直
列デジタル入力データのビツト及びその前後のビツト、
並びに前置補正制御信号によりその記憶手段をアドレス
指定している。
次に記憶手段からのＮビツト並列デジタル信号を直列デ
ジタル入力データの１ビツト期間中に直列デジタル・デ
ータに変換している。したがつて、かかる本発明によれ
ば、直列デジタル入力データの各ビツトをそのビツト期
間のＮ分の１の期間づつに分解して、ＭＦＭ符号化及び
必要に応じて前置補正を１度に行なうことができる。本
発明の好適な実施例を図示して説明したが、当業者には
本発明の要旨を逸脱することなく種々の変形変更が可能
なことが理解できよう。
ジタル入力データの１ビツト期間中に直列デジタル・デ
ータに変換している。したがつて、かかる本発明によれ
ば、直列デジタル入力データの各ビツトをそのビツト期
間のＮ分の１の期間づつに分解して、ＭＦＭ符号化及び
必要に応じて前置補正を１度に行なうことができる。本
発明の好適な実施例を図示して説明したが、当業者には
本発明の要旨を逸脱することなく種々の変形変更が可能
なことが理解できよう。
第１図は本発明の好適な一実施例の回路図であり、第２
図は符号化されたデータ・ビツトの種々の部分を示し、
第３図は第１図の回路の動作を説明するためのタイミン
グ・波形図を示す。 図において、２は直列一並列シフト・レジスタ、４は読
取り専用メモリ、６は並列一直列シフト・レジスタ、８
及び１０はＤ型フリツプ・フロツプである。
図は符号化されたデータ・ビツトの種々の部分を示し、
第３図は第１図の回路の動作を説明するためのタイミン
グ・波形図を示す。 図において、２は直列一並列シフト・レジスタ、４は読
取り専用メモリ、６は並列一直列シフト・レジスタ、８
及び１０はＤ型フリツプ・フロツプである。
Claims (1)
- １ 直列デジタル入力データを磁気記録媒体に記録する
ために上記直列デジタル入力データのＭＦＭ符号化を行
なうデータ符号器において、上記直列デジタル入力デー
タのビット周期に等しい周期の第１クロック信号により
上記直列デジタル入力データをシフトし、並列デジタル
・データに変換する直列・並列シフト・レジスタと、上
記ＭＦＭ符号化に応じかつ前置補正を施したＮビット並
列デジタル信号（Ｎは２以上の整数）及び上記ＭＦＭ符
号化に応じかつ上記前置補正を施さないＮビット並列デ
ジタル信号を記憶し、前置補正制御信号及び上記直列・
並列シフト・レジスタからの上記並列デジタル・データ
によりアドレス指定された並列デジタル信号を発生する
記憶手段と、上記第１クロック信号周波数のＮ倍の周波
数の第２クロック信号及び上記第１クロック信号を受け
、上記第２クロック信号がＮ個発生する毎にシフト／ロ
ード制御信号を発生する制御信号発生手段と、上記第２
クロック信号及び上記シフト／ロード制御信号により上
記記憶手段からの上記並列デジタル信号をロード及びシ
フトして直列デジタル・データに変換する並列・直列シ
フト・レジスタとを具え、上記並列・直列シフト・レジ
スタからの上記直列デジタル・データは選択的に上記前
置補正を施したＭＦＭ符号化データであることを特徴と
するデータ符号器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US88740378A | 1978-03-16 | 1978-03-16 | |
| US000000887403 | 1978-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54133019A JPS54133019A (en) | 1979-10-16 |
| JPS59888B2 true JPS59888B2 (ja) | 1984-01-09 |
Family
ID=25391063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3054479A Expired JPS59888B2 (ja) | 1978-03-16 | 1979-03-15 | デ−タ符号器 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS59888B2 (ja) |
| CA (1) | CA1172766A (ja) |
| DE (1) | DE2909822C2 (ja) |
| FR (1) | FR2420250A1 (ja) |
| GB (1) | GB2016762B (ja) |
| NL (1) | NL7902070A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245263A (en) * | 1979-05-14 | 1981-01-13 | Honeywell Information Systems Inc. | Write precompensation and write encoding for FM and MFM recording |
| DE3326912A1 (de) * | 1983-07-26 | 1985-02-07 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur codeumsetzung |
| US4756008A (en) * | 1986-03-03 | 1988-07-05 | Hitachi, Ltd. | Digitized quadrature phase shift keying modulator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3067422A (en) * | 1958-12-24 | 1962-12-04 | Ibm | Phase distortion correction for high density magnetic recording |
| US3482228A (en) * | 1965-10-21 | 1969-12-02 | Sperry Rand Corp | Write circuit for a phase modulation system |
| US3685033A (en) * | 1970-08-24 | 1972-08-15 | Honeywell Inc | Block encoding for magnetic recording systems |
| US3879342A (en) * | 1973-12-28 | 1975-04-22 | Honeywell Inf Systems | Pre-recorded digital data compensation system |
| US4000513A (en) * | 1975-07-28 | 1976-12-28 | Computer Peripherals, Inc. | Apparatus and method for data recording with peak shift compensation |
-
1979
- 1979-03-02 GB GB7907381A patent/GB2016762B/en not_active Expired
- 1979-03-13 DE DE19792909822 patent/DE2909822C2/de not_active Expired
- 1979-03-14 CA CA000323397A patent/CA1172766A/en not_active Expired
- 1979-03-14 FR FR7907080A patent/FR2420250A1/fr active Granted
- 1979-03-15 NL NL7902070A patent/NL7902070A/xx not_active Application Discontinuation
- 1979-03-15 JP JP3054479A patent/JPS59888B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2420250B1 (ja) | 1983-08-12 |
| NL7902070A (nl) | 1979-09-18 |
| GB2016762B (en) | 1982-08-25 |
| GB2016762A (en) | 1979-09-26 |
| DE2909822C2 (de) | 1982-06-03 |
| FR2420250A1 (fr) | 1979-10-12 |
| DE2909822A1 (de) | 1979-09-20 |
| JPS54133019A (en) | 1979-10-16 |
| CA1172766A (en) | 1984-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4334250A (en) | MFM data encoder with write precompensation | |
| US4520346A (en) | Method and apparatus for encoding an NRZI digital signal with low DC component | |
| US4499454A (en) | Method and apparatus for encoding a digital signal with a low DC component | |
| JP3457093B2 (ja) | 記録媒体並びにデジタル変復調方法およびその装置 | |
| US4323931A (en) | Method and apparatus for encoding and recovering binary digital data | |
| US4598267A (en) | Method and apparatus for converting a digital signal | |
| JPH0158705B2 (ja) | ||
| JPH0544118B2 (ja) | ||
| US4456905A (en) | Method and apparatus for encoding binary data | |
| JPH0452020B2 (ja) | ||
| US4496934A (en) | Encoding and decoding systems for binary data | |
| KR950006085B1 (ko) | 부호변조장치 | |
| US6084536A (en) | Conversion of a sequence of m-bit information words into a modulated signal | |
| US4502036A (en) | Encoding and decoding systems for binary data | |
| JPS6013539B2 (ja) | コ−ド変換装置 | |
| US4481549A (en) | MFM data encoder with write precompensation | |
| KR840008871A (ko) | 오디오 정보 기억 재생방법 및 그 장치 | |
| CA1172766A (en) | Mfm data encoder with write precompensation | |
| JPS60114053A (ja) | 符号変換方式 | |
| KR970010524B1 (ko) | 디지탈 변조방법 및 장치 | |
| JP2648909B2 (ja) | 書込みタイミング補償装置 | |
| JPS6355151B2 (ja) | ||
| KR970010528B1 (ko) | 디지탈 변조방법 및 장치 | |
| KR100575658B1 (ko) | 정보 코딩을 위한 장치 및 방법 | |
| JPS58108847A (ja) | デ−タ変調方式 |