JPH0452650B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデイジタル音響信号の振幅調整や遅延
調整等の処理演算を制御するデイジタル制御信号
の変化特性を効果的に定めることのできる実用性
の高いデイジタル制御信号の補間回路に関する。

〔発明の技術的背景〕

デイジタル信号処理技術は、Ａ／Ｄ変換器等の
発達に伴つて各種制御装置に広く導入されてい
る。一方近似信号のＳ／Ｎ向上等の目的からオー
デイオ信号をデイジタル信号に変換して記録・再
生する、所謂PCM録音が普及しており、これに
関連して音響信号処理の分野でもデイジタル信号
制御が重要視されている。このようなデイジタル
信号制御において例えばデイジタル音響信号のレ
ベルを調整する場合、一般にデイジタル音響信号
に減衰係数としてのデイジタル制御信号値を乗算
することによつて達せられる。例えばレベル調整
に供されるデイジタル化された情報信号に利得値
である数ビツトのデイジタル値を乗算すれば、レ
ベル制御されたデイジタル化情報信号を得ること
ができる。

ところでダイナミツクレンジが96dBのオーデ
イオ信号をフエーダ（利得設定器）によつて約
0.25dBステツプで０〜−100dBまで可変設定する
場合、フエーダのステツプ数として385ステツプ
を必要とし、これをデイジタル値として表わすに
は９ビツトの制御情報を要する。上記0.25dBの
レベル差異は、人間の耳では感覚レベル−80dB
の音量に相当するから殆んど識別が不可能であ
る。従つて上記ステツプ的な利得制御にも拘らず
実質的に連続的な可変設定をなし得るといえる。

一方、上記オーデイオ信号を高精度、高忠実に
デイジタル符号化する場合、一般に12〜16ビツト
の信号に変換する。この信号を安定に、しかも性
格に制御する為にはやはり安定で正確なレベル制
御信号（デイジタル信号）を要する。そこで例え
ば第１図に示す如く構成された振幅制御装置が用
いられる。

第１図において１はフエーダとしての可変抵抗
で、その両端には図示しない安定化直流電源から
電圧Ｖが印加されている。この抵抗器１は、所謂
Ｂカーブの減衰特性を有するもので、その摺動接
点からは直線的に移動される摺動位置、または回
転して移動される回転角度位置に比例した電圧値
が取り出される。この電圧値（アナログ信号）は
Ａ／Ｄ変換器２を主構成とするアドレス指定制御
装置３に入力される。このアドレス指定制御装置
３は上記電圧値に対応した例えば９ビツトのデイ
ジタル信号を変換出力してメモリ４のアドレス指
定信号として与えている。このメモリ４は例えば
ROM（リード・オン・メモリ）からなり、前記
フエーダの調整位置と、これに対応した信号レベ
ルとの変換テーブルを構成するもので、各アドレ
スには順次、所定の変化特性の制御情報が予め書
き込まれている。例えばアドレス０番地には情報
−0dB （＝1.0000）の値、１番地には−0.25dB （＝0.97163）の情報値、２番地は−0.50dB （＝0.94406）、〜、100番地には−25dB （＝0.05634）、〜、300番地には−75dB （＝0.00018）、385番地には−∞dB （＝0.00000）の情報が各々デイジタル情報とし
て書き込まれている。そしてこれらの各デイジタ
ル情報値は前述したアドレス指定制御装置３から
出力されるデイジタル信号つまりアドレス指定信
号によつてアドレス指定がなされ、選択的に読み
出される。そして、デイジタルマルチプライヤ５
にレベル調整情報として入力され、PCM符号化
されたオーデイオ信号に乗算される。かくしてオ
ーデイオ信号は可変抵抗器１によるレベル設定に
より間接的にレベル調整（振幅調整）されていて
出力される。

〔背景技述の問題点〕

ところでこのように構成されたこの装置におい
て、16ビツトのデイジタル音響信号を、16ビツト
で表現されるレベル調整情報（制御信号）によつ
て高精度に利得調整する場合、メモリ４のアドレ
ス指定情報としては前述の如く聴覚の静的弁別閾
値を考慮すると、９ビツト程度のデイジタル情報
で十分にその目的を達成するが、動的な聴覚上の
特製から見た場合には後述するように甚だ不十分
な場合が生じる。さらに、レベル調整情報の標本
化周期（Ａ／DB変換器２）に比べて抵抗１の摺
動子の電位変化が早い場合には、上記情報の変化
が上記標本化の一周期において複数のステツプに
亘ることもあり、深刻な問題を生じる。例えば第
２図に抵抗器１の変化に対する出力信号のレベル
応答を示すように、一定レベルに保たれた入力信
号に対してその振幅を可変すると0.25dB以上の
急峻なレベル変化が生じる。但し、ΔTは抵抗器
１で設定された電圧をアドレス指定制御装置３、
及びメモリ４がレベル調整情報としてのデイジタ
ル信号に変換するために必要な変換時間、即ちレ
ベル調整信号の周期である。しかして今、抵抗器
１を可変して出力信号レベルに図中Ａで示す如き
変化を与えると、出力信号は図中Ｂに示す様なス
テツプ状の変化として表われる。この時のステツ
プ単位ΔGは先に示したように0.25dBであるか
ら、レベル調整情報はT₁〜T₇の区間に示される
ようにΔT間で0.25dBのレベル差異を示す。この
レベル変化については静的には聴感上、レベルの
差異は認められないことは先に述べた通りであ
る。然し乍ら、動的には「ブルブル」と表現され
る感じで、僅かに雑音として聞えることがある。
またT₇〜T₉期間に示すように抵抗１が急激に操
作された場合、上述したようにレベル調整情報の
変化がステツプ状に起こるために一般にクリツク
音を生じ、人間の耳でなめらかなレベル変化とし
て感じられないことがある。即ち、ΔTにくらべ
特製Ａの変化が早い場合は、出力Ｂの変化のステ
ツプが大きくなる。たとえば、第２図において
T₇〜T₈区間では、2.5dBのレベル差異をもつステ
ツプ変化となり人間の耳には、急激なレベル変化
として認識され、しかも大きなクリツクノズルを
伴うので聴感上において不快感を与えることにな
り好ましくない。従つてこのようなクリツクノイ
ズ等の動的な問題を含めて聴覚的にも極めて自然
なレベル変化が得られるデイジタル制御式レベル
調整器を実現するためには、ステツプレベルを
0.25dBよりさらに小さくし、変換時間ΔTも抵抗
器１で設定される電圧に十分応答するほどに小さ
くすることが必要となる。

ここでこの抵抗器１の可変速度は、人間の手に
よつて極普通に抵抗器１を動かし、出力レベルを
０〜−100dBまで変化させるとする場合の所要持
参は高々数百ｍｓ〜数ｓ程度であるが、場合によ
つては極端に短い時間となることも有りうる。し
たがつてΔTについては本来ならｍｓ程度で十分
なところ、数十μsあるいはオーデイオ信号の標本
化周期と同じ程度であることが要求される。この
ため、Ａ／Ｄ変換器２には高速のＡ／Ｄ変換器
を、またメモリ４には呼出時間の短いメモリ使用
せざるをえないと云う問題や不具合が生じた。

一方、ステツプレベルを0.25dBより小さくす
ることはＡ／Ｄ変換器２のビツト数の増加を意味
する。これより、前述のΔTの問題とを合わせる
と必要以上に高速で高ビツトのＡ／Ｄ変換器の使
用を要求され、装置全体の価格の高騰化を招く。
しかも同装置にマルチプレクサなど用いて、多チ
ヤンネルの入力信号に対して、それぞれ任意のレ
ベル調整を行う様な時分解処理を行うに際して
は、なお一層高速のＡ／Ｄ変換器が必要となりそ
の実現が非常に困難であつた。

〔発明の目的〕

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、高速で高ビツ
ト、あるいは高ビツトのＡ／Ｄ変換器などを使用
することなしに、例えばレベル制御装置等の音響
信号処理装置において、不快感を与えるクリツク
ノイズを軽減し、且つ聴覚的になめらかな調整を
可能とする実用性の高いデイジタル制御信号の補
間回路を提供することにある。

〔発明の概要〕

本発明に係るデイジタル制御信号の補間回路
は、デイジタル音響信号を処理演算する為の一次
制御信号の標本化周期より短い周期のクロツク信
号を計数してその計数値を上記処理演算に用いる
二次制御信号として出力するカウンタを、上記一
次制御信号と二次制御信号とを比較する比較器に
て、上記両信号の大小関係に従つてアツプカウン
ト・ダウンカウント制御し、両信号が一致した時
点で前記カンウンタの計数動作を停止制御するよ
うにしたものである。

〔発明の効果〕

従つて本発明によれば、一次制御信号の変化が
急激な場合であつても、これに追従して生成され
る二次制御信号の変化が緩やかなので、これを用
いて処理演算されるデイジタル音響信号をなめら
かに制御することが可能となる。故に従来問題と
なつたクリツクノズルの発生を防止し、動的な聴
感上における不快感を無くすことができる。しか
も、簡易な制御によつて上記した二次制御信号を
得ることができるので、その実用的利点が極めて
高い等の効果が奏せられる。

〔発明の実施例〕

以下、図面を参照して本発明の実施例につき説
明する。

第３図は本発明に係るデイジタル制御信号の補
間回路を組込んで構成されたデイジタル音響信号
用の振幅制御装置の概略構成図である。この装置
が特徴とするところは、前記第１図に示す装置に
補間回路６を加え、アドレス指定制御回路３が出
力する制御信号を補間処理してメモリ４に与える
ようにしたものである。

しかして、実施例に係る補間回路６は、例えば
第４図に示すようにアツプ・ダウンカウンタ１１
と比較器１２とにより構成される。今、可変抵抗
器１の設定値に応じてＡ／Ｄ変換器２が出力し、
前記デイジタル音響信号の処理演算を制御する信
号、具体的にはメモリ４のアクセスアドレスを制
御する信号を一次制御信号とし、この一次制御信
号を補間処理して求められて前記メモリ４のアド
レス・アクセスに用いられる信号を二次制御信号
とする。この補間回路６は、例えば第２図中、Ｂ
に示す如く与えられる９ビツトの一次制御信号
を、その標本化周期ΔTより短い周期Δtで、且つ
そのステツプΔTの1/2の量子化ステツプで補間
し、同図中、Ｃで示す如き二次制御信号を得るも
のである。

即ち、補間回路６を構成するカウンタ１１は、
クロツク端子CKに、周期Δtなるクロツク信号を
入力し、制御端子に与えられる制御命令に応じて
上記クロツク信号を計数する。このクロツク信号
の係数動作は、アツプカウント・ダウンカウン
ト、または停止制御されるものとなつている。そ
して、このカウンタ６が上記クロツク信号を計数
してなる計数値は、１６ビツトの二次制御信号と
して出力され、前記メモリ４に与えられる。一
方、この二次制御信号は入力Ｙとしてコンパレー
タ１２に与えられている。このコンパレータ１２
は、前記一次制御信号を、上記二次制御信号の
MSBよりビツト対応して入力Ｘに入力し、その
一致比較を行つている。尚、入力ＹのLSB側７
ビツトに相当する入力Ｘとしては例えばデータ
「０」として与えられる。

かくしてこのように構成された補間回路６によ
れば、コンパレータ１２は、入力Ｘ，Ｙを相互比
較し、入力Ｙの値が小さいときにはカウンタ１１
をアツプカウント制御する。これによつてカウン
タ１１が出力する二次制御信号の値が、周期Δt
で順次大きくなり、一次制御信号の値に近付くこ
とになる。また入力Ｙの値が大きいときには、コ
ンパレータ１２はカウンタ１１をダウンカウント
制御する。これによつて二次制御信号の値が周期
Δtで順次小さくなり、一次制御信号の値に近付
くことになる。そして、最終的には一時制御信号
と二次制御信号の値が相互に等しくなり、コンパ
レータ１２はこれを検知して前記カウンタ１１の
カウント動作を定期制御する。

このようにして補間回路６は、一次制御信号の
急激な変化に対してこれを補間処理し、なめらか
な変化を呈する二次制御信号を得るので、これを
用いて制御されるデイジタル音響信号に対する聴
感上の静特性および動特性を著しく改善すること
ができる。しかも、デイジタル音響信号の処理制
御上の問題を解決する為に従来考えられていたよ
うにＡ／Ｄ変換器２の標本化周期を小さくした
り、その変化ビツト数を多くする等の工夫を全く
必要としないので、装置構成の簡素化とその価格
低減を図ることが可能となる。そして聴覚上、不
都合を招くことのないデイジタル音響信号の演算
処理を円滑に行うことを可能とする等の実用上、
多大なる効果を奏する。

第５図は補間回路６の別の実施例を示す構成図
である。ここに示される補間回路６は、一次制御
信号と二次制御信号のビツト数を等しくしたもの
であり、一次制御信号の急激な変化に対しての
み、これを平滑化するようにしたものである。つ
まり、二次制御信号の量子化ステツプは、一次制
御信号の量子化ステツプΔTと等しく定められ、
上記一次制御信号が数ステツプに亘つて急激に変
化したとき、これに追従して二次制御信号を一量
子化ステツプずつ変化させるようにしている。

このように補間回路６を構成しても、デイジタ
ル音響信号の処理に際して、聴覚上問題となる激
しいレベル変化に起因するクリツクノズル等の発
生を効果的に阻止することが可能となる。故に、
先の実施例に示される構成の補間回路６と、略々
同等な効果を奏することができる。

またこのように補間回路６を構成した場合、メ
モリ４が必要とするアドレス空間が小さいことか
ら、装置としての構成が簡単であり、経済的であ
る。従つてデイジタル音響信号の制御装置として
要求される使用によつては、第５図に示す構成の
補間回路６の方が有利となる場合もある。

ところで、本発明に係る補間回路６は、前述し
た音響信号の振幅制御装置のみならず、遅延制御
装置に組込んでも多大な効果を奏する。第６図は
デイジタル音響信号を遅延制御する遅延装置の概
略構成図である。この装置は、書込みアドレスを
指定してデイジタル音響信号をメモリ７に書込
み、またその書込みデータを読出しアドレスを指
定して前記メモリ７から読出すことによつて前記
音響信号を遅延するものである。そして、上記遅
延時間は、加算器８を介して書込みアドレスデー
タから所定の時間データを差引き、これを読出し
アドレスデータとすることによつて与えられるよ
うになる。

しかしてこのように構成された装置にあつて
は、書込みアドレスを指定されてメモリ７に順次
書込まれたデータは、前記加算器８にて減算され
たデータ量だけ遅れたタイミングで読出しアドレ
スが指定されて読出されることになり、従つて例
えば第７図ａに示す如き音響信号は、時間t₀経て
同図ｂに示すように読出されることになる。

ここで今、上記遅延時間を減らすように、その
制御信号を第７図ｃに示すように変化させたとす
ると、メモリ７から読出される音響信号は同図ｄ
に示すように急激な変化を示す。また遅延時間を
第７図ｅに示すように順次増やすと、メモリ７か
ら読出される音響信号は同図ｆに示すようにな
る。これは制御信号の量子化ステツプが粗い為、
その遅延制御時間にステツプ的な変化が生じる為
であり、この結果信号の一部欠落や、部分的な重
なりが生じることになる。

この点、前記第４図に示す如き構成の補間回路
６を組込んで遅延時間の制御信号を補間処理し、
その変化ステツプを細かくすれば、メモリ７に対
する書込みアドレスと読出しアドレスとの差を細
かく変化させることが可能となり、前記第７図
ｃ，ｄに示す制御信号に対して、メモリ７から読
出される音響信号を同図ｇ，ｈにそれぞれ示すよ
うにすることができる。従つて、遅延量の可変に
よつて音響信号が、圧縮または伸長された状態で
変化するだけなので、聴覚上のなめらかさが失わ
れることがなく、クリツクノズル等が発生する虞
れがない。しかも、この場合にあつても装置構成
の簡素化を図り、この経済性を十分に確保し得る
と云う結果が奏せられる。そして、信号品質劣化
の少ない遅延装置を容易に実現できると云う、実
用上大きな効果が奏せられる。

以上説明したように、本発明によれば、カウン
タ１１とコンパレータ１２とによつて構成される
補間回路によつて音響信号制御用の制御信号を極
めて効果的に補間処理することができる。そし
て、制御信号自体の分解能を高めることなしに、
音響信号を動的な劣化を招くことなく処理するこ
とを可能とする等の、絶大なる効果を発揮する。

尚、本発明は上記実施例に限定されるものでは
ない。例えば一次制御信号のビツト数と、その制
御仕様に応じて二次制御信号のビツト数を定めれ
ばよいものである。また一次制御信号の発生手段
は全く限定されず、例えばデイジタルスイツチを
切変えて与えたり、磁気記録装置から読出して与
えるようなものであつてもよい。またデイジタル
音響信号の処理形能についても、全く限定されな
い。要するに本発明は、その要旨を逸脱しない範
囲で種々変形して実施することができる。

【図面の簡単な説明】

第１図はデイジタル音響信号の振幅調整装置の
概略構成図、第２図は制御信号の変化を示す図、
第３図は本発明に係る補間回路を組込んだ振幅調
整装置の概略構成図、第４図および第５図はそれ
ぞれ本発明の異なる実施例を示す補間回路の構成
図、第６図は補間回路を組込んだ遅延装置の構成
図、第７図ａ〜ｈは音響信号の遅延処理を説明す
る為の図である。 １……可変抵抗器、２……Ａ／Ｄ変換器、３…
…アドレス指定制御装置、４……メモリ、５……
デイジタル・マルチプライヤ、６……補間回路、
７……メモリ、８……加算器、１１……カウン
タ、１２……コンパレータ。

Claims (1)

1. 【特許請求の範囲】 １ デイジタル音響信号の処理演算を制御する一
   次制御信号の標本化周期より短い周期のクロツク
   信号を入力してその計数値を変化させ、この計数
   値を前記デイジタル音響信号の処理演算に供され
   る二次制御信号として出力するカウンタと、前記
   一次制御信号と二次制御信号とを比較してその値
   が等しくなるまで前記カウンタの計数動作を制御
   する比較器とを具備したことを特徴とするデイジ
   タル制御信号の補間回路。 ２ 比較器は、一次制御信号に比して二次制御信
   号が大きいときにはカウンタをダウンカウント動
   作せしめ、二次制御信号が小さいときには前記カ
   ウンタをアツプカウント動作せしめ、上記一次制
   御信号と二次制御信号とが等しくなつたときカウ
   ンタの計数動作を停止制御するものである特許請
   求の範囲第１項記載のデイジタル制御信号の補間
   回路。 ３ 二次制御信号は、一次制御信号のビツト数に
   等しいか、あるいはMSBよりビツト対応した上
   記一次制御信号より大なるビツト数からなるもの
   である特許請求の範囲第１項記載のデイジタル制
   御信号の補間回路。