JPS5958904A - ディジタル制御信号の補間回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はディジタル音響信号の振幅調整や遅延調整等の
処理演算を制御するディジタル制御信号の変化特性を効
果的に定めることのできる実用性の高いディジタル制御
信号の補間回路に関する。

〔発明の技術的背景〕

ディジタル信号処理技術は、Ａ／Ｄ変換器等の発達に伴
って各種制御装置に広く導入されている。一方近時信号
のＳ／Ｎ向上向上用的からオーディオ信号をディジタル
信号に変換して記録・再生する、所謂ＰＣＭ録音が普及
して卦り、これに関連して音響信号処理の分野でもディ
ジタル信号制机が重要祁１されている。こみようなディ
ジタル信号制御において例えばディジタル音響信号のレ
ベルを調整する場合、一般にディジタル音響信号に減衰
係数としてのデイノタル制御信号値を乗算することによ
って達せられる。例えばレベル調整に供されるディジタ
ル化された情報信号に利得値である数ビットのディジタ
ル値を乗算すれば、レベル制御されたディジタル化情報
信号を得ることができる。

ところでダイナミックレンジが９６　ｄＢのオーディオ
信号をフェーダ（利得設定器）によって約０．２ｓｄＢ
ステツプでＯ〜−１００ｄＢ　ｔで可変設定する場合、
フェーダのステップ数として３８５ステツプを必要とし
、これをディジタル値として表わすに（・づ、９ビツト
の制御情報を要する。上記（１，２５ｄ１３のレベル差
異は、人間の耳では感覚レベル−８０ｄＢの音量に相当
するから殆んど識別が不可能である。従って上記ステッ
プ的な利得制御にも拘らず実質的に連続的々可変設定を
なし得るといえる。

一方、上記オーディオ信号を高精度、高忠実にディジタ
ル符号化する場合、一般に１２〜１６ビツトの信号に変
換する。この信号を安定に、しかも正確に制御する為に
はやはり安定で正確なレベル制御信号（ディジタル信号
）を要する。そこで例えば第１図に示す如く構成された
振幅制御装置が用いられる。

第１図において１はフェーダとしての可変抵抗器で、そ
の両端には図示しない安定化直流電源から電圧■が印加
されている。この抵抗器１は、所ｆｆＭ　Ｂカーブの減
衰特性を有するもので、その摺動接点からは直線的に移
動される摺動位置、または回転して移動される回転角度
位置に比例した電圧値が取り出される。この電圧値（ア
ナログ信号）はＡ７／Ｄ変換器２を主構成とするアドレ
ス指定制御装置３に入力される。このアドレス指定制御
装置３は上記電圧値に対応した例えば９ビツトのディジ
タル信号を変換出力してメモリ４のアドレス指定信号と
して与えている。このメモリ４は例えばＲＯＭ　（リー
ド・オンリ・メモリ）からなシ、前記フェーダの調整位
置と、これに対応した信号レベルとの変換テーブルを構
成するもので、各アドレスには順次、所定の変化特性の
制御情報が予め書き込まれている。例えばアドレス０番
地には情報−〇　ｄＢ（＝１．００００）（７）値、１
番地には−０，２５ｄＢ（＝０．９７１６３）の情報値
、２番地には−０，５０ｄＢ（＝０．９４４０６　）、
〜、１００番地には一２５ｄＢ（＝０．０５６３４）、
〜、３００番地には−７５ｄＢ（＝＝Ｏ，０ＯＯ１，８
’）、３８５番地には−ωｄＢ（＝０．０００００　）
の情報値が各々ディジタル情報として書き込まれている
。そしてこれらの各ディジタル情報値は前述したアドレ
ス指定制御装（泣３から出力されるディジタル信号、っ
まシアドレス指定信号によってアドレス指定がなされ、
選択的に読み出される。そして、ディジタルマルチフラ
イヤ５にレベル調整情報として入力され、ＰＣＭ符号化
されたオーディオ信号に乗算される。

かくしてオーディオ信号は可変抵抗器１によるレベル設
定により間接的にレベル調整（振幅調整）されて出力さ
れる。

〔背景技術の問題点〕

ところでこのように構成されたこの装置において、１６
ビツトのディジタル音響信号を、１６ビツトで表現され
るレベル調整情報（制御信号）によって高精度に利得調
整する場合、メモリ４のアドレス指定情報としては前述
の如く聴覚の静的弁別閾値を考慮すると、９ビット程度
のディジタル情報で十分にその目的を達成するが、動的
な聴覚上の特性から見た場合には後述するように甚だ不
十分な場合が生じる。さらに、レベル調整情報の標本化
周期（Ａ／Ｄ変換器２）に比べて抵抗１の摺動子の電位
変化が早い場合には、上記情報の変化が上記標本化の一
周期において複数のステップに亘ることもあり、深刻な
問題を生じる。例えば第２図に抵抗器１の変化に対する
出力信号のレベル応答を示すように、一定レベルに保た
れた入力信号に対してその振幅を可変すると０．２５ｄ
Ｂ以上の急峻なレベル変化が生じる。但し、ΔＴは抵抗
器１で設定された電圧をア１″ルス指定制御装置３、及
びメモリ４がレベル調整情報としてのディジタル信号に
変換するブこめに必要な変換時間、即ちレベル調整信号
の周期である。しかして今、抵抗器１を可変して出力信
号レベルに図中Ａで示す如き変化を与えると、出力信号
は図中Ｂに示す様々ステップ状の変化として現われる。

この時のステップ単位ΔＧは先に示したように０２５ｄ
Ｂであるから、レベル調整債５ｔａＴ、〜Ｔ７の区間に
示されるようにΔ′ｒ間で０．２５ｄＢのレベル差異を
示す。このレベル変化については静的にはＩｌｉ＠感上
、レベルの差異は認められないことは先に述べた通りで
ある。

然し乍ら、！ｊｊＩＩ的には「プルプル」と表現される
感じで、僅かに雑音として囲えることがある。

またＴ７〜Ｔ９期間に示すように抵抗１が急激に操作さ
れた場合、上述したようにレベル調整ｉｉ’ｔ　！１１
の変化がステップ状に起るだめに一般にクリック音を生
じ、人間の耳でなめらか々レベル変化として感じられな
いことがある。即ち、ΔＴにくらべ特性Ａの変化が速い
場合超゛、出力Ｂの変化のステップが大きくなる。たと
えば、第２図においてＴ７〜Ｔ８区間では、２．５ｄＢ
のレベル差異をもつステップ変化となり人間の耳には、
急激なレベル変化として認識され、しかも大きなりリッ
クノイズを伴うので聴感上において不快感を与えること
になり好寸しくない。従ってこのようなりリックノイズ
等の動的な問題を含めて聴覚的にも極めて自然なレベル
変化が得られるディフタル制御式レベル調整器を実現す
るためには、ステップレベルを０．２５ｄＢよりさらに
小さくし、変、換時間ΔＴも抵抗器１で設定される電圧
に十分応答するほどに小さくすることが必要となる。

ここでこの抵抗器ｌの可変速度は、人間の手によっで極
普通に抵抗器１を動かし、出力レベルをＯ・−一１００
ｄＢ−ｉで変化させるとする場合の所要時間は高々数百
ｍｓ〜数Ｓ程度であるが、場合によっては極端に短い時
間となることもイＴりうる。したがってΔＴについては
本来なら数ｍｓ程度で十分々ところ、数十μｓあるいは
オーディオ信号の標本化周期と同じ程度であることが要
求される。このため、Ａ／Ｄ変換器２には高速のＡ／Ｄ
変・請器を、′またメモリ４には呼出時間の短いメモリ
使用ぜざるをえないと云う問題や不具合が生じた。

一方、ステップレベルを０．２５ｄＢより小さくするこ
とはＡ／Ｄ変換器２０ビツト数の増加を意味する。これ
より、前述のΔＴの問題とを合わせると必要以上Ｖこ高
、車で高ビットのＡ／Ｄ変換器の使用を要求され、装置
全体の価格の高謄化を招く。

しかも同装（筺にマルチプレクサなど用いて、多チャン
ネルの入力信号に対して、それぞれ任意のレベル副整を
行う様な時分割処理を行うに際しては１、なお−１，／
ｉ高速のＡ／Ｄ変換器が必要となりその実現が非常に困
難であった。

〔発明の目的〕

本発明はこのような事Ｆ？７を考慮してなされたもので
、その目的とするところは、高速で高ビット、あるいは
高ビットのＡ／Ｄ変換器々どを使用干ることなしに、例
えばレベル制御装置ｕ等の音響信号処理装置において、
不快感を与えるクリックノイズを軽減し、且つ聴覚的に
なめらかな調整を可能とする実用性の高いディジタル音
響信号の補間回路を提供することにある。

〔発明の概要〕

本発明に係るディジタル制御信号の補間回路は、ディジ
タル音響信号を処理演算する為の一次制御信号の標本化
周期より短い周期のクロック信号を計数してその計数値
を上記処理演算に用いる二次制御信号として出力するカ
ウンタを、上記−次制御信号と二次制御信号とを比較す
る比較器にて、上記両信号の大小関係に従ってアップカ
ウント・ダウンカウント制御し、両信号が一致した時点
で前記カウンタの計数動作を停止制御するようにしたも
のである。

〔発明の効果〕

従って本発明によれば、−次制御信号の変化が急激な場
合であっても、これに追従して生成される二次制御信号
の変化が緩やかなので、これを用いて処理演算されるデ
イノタル音響信号を々めらかに制御することが可能とな
る。故に従来問題と役ったクリックノイズの発生を防止
し、動的々聴感上における不快感を無くすことができる
。しかも、簡易な制御によって上記した二次制御信号を
得ることができるので、その実用的利点が極めて高い等
の効果が奏せられる。

〔発明の実施例〕

以下、図面を参照して本発明の実施例につき説明する。

第３；ン１は本発明に係るディジタル制御信号の補間回
路を組込んで構成されたディジタル音響信号用の据幅調
整装置の概略構成図である。この装置が特徴とするとこ
ろは、前記第１図に示す装置に補間回路６を加え、アド
レス指定制御回路３が出力する制御信号を補間処理して
メモリ４に与えるようにしたものである。

しかして、実施例に係る補間回路６は、例えば第４図に
示すようにアッフ０・ダウンカウンタ１１と比較器１２
とにより構成される。今、可変抵抗器１の設定値に応じ
てＡ／Ｄ変換器２が出力し、前記ディジタル音響信号の
処理演算を制御する信号、具体的にはメモリ４のアクセ
スアドレスを制御する信号を一次制御信号とし、この−
次制御信号を補間処理して求められて前記メモリ４のア
ドレス・アクセスに用いられる信号を二次制御信号とす
る。この補間回路６は、例えば第２図中、Ｂに示す如く
与えられる９ビツトの一次制御信号を、その標本化周期
ΔＴより短い周期Δｔで、且つそのステップ幅ΔＧの１
／２ｒの量子化ステップで補間し、同１ヌ１中、Ｃで示
す如き二次制御信号を得るものである。

即ち、補間回路６を構成するカウンタ１１は・クロック
端子ＣＫに、周期Δｔなるクロック信号を入力し１、制
御端子に与えられる制御命令に応じて上記クロック信号
を計数する。このクロック信号の計数動作は、アップカ
ウント・ダウンカウント、まだは停止制御されるものと
なっている。そして、このカウンタ６が上言己クロック
信号を計数１−２でなる軒数値は、１６ビツトの二次制
御信号として出力され、前記メモリ４に与えられる。一
方、この二次制御信号は入力Ｙとしてコンパレータ１２
に与えられている。このコン・ぐレータ１２は、前記−
次制御信号を、上記二次制御信号のＭＳＢよりビット対
応して入力Ｘに入力し、その−数比較を行っている。尚
、入力ＹのＬＳＢ側７ビツトに相当する入力Ｘとしては
例えばデータ「０」として与えられる。

かぐしてこのように構成されだ補間回路６によれば、コ
ン・やレータ１２は、入力Ｘ、Ｙを相互比較し、入力Ｙ
の値が小さいときにはカウンタツノをアップカウント側
倒する。これによってカウンタ１ノが出力する二次制御
信号の値が、皆把Δｔで順次大きくなり、−次制御信号
の値に近付くことになる。また入力Ｙの値が大きいとき
には、コンパレータ１２はカウンタ１ノをダウンカウン
ト制御する。これによって二次制御信号の値が周期Δｔ
で“順次小さくなり、−次制御信号の値に近付くことに
なる。そして、最終的には一次制御信号と二次制御信号
の値が相互に等しくなり、コンパレータ１２はこれを検
知して前記カウンタ１１のカウント動作を停止制御する
。

このようにして補間回路６は、−次制御信号の急激な変
化に対してこれを補間処理し、なめらかな変化を呈する
二基制御信号を得るので、これを用いて制御されるディ
ジタル音響信号に対する聴感上の静特性および動特性を
著しく改善することができる。しかも、ディジタル音響
信号の処理制御上の問題を解決する為に従来考えられて
いたようにめ変換器２の標本化周期を小さくしたり、そ
の変換ビット数を多くする等の工夫を全く必要としない
ので、装置構成の簡素化とその価格低減を図ることが可
能となる。

そして聴覚上、不都合を招くことのないディジタル音響
信号の演算処理を円滑に行うことを可能とする等の実用
上、多大なる効果を奏する。

第５図は補間回路６の別の実施例を示す構成図である。

ここに示される補間回路６は、−次制御信号と二次制御
信号のビット数を等しくしたものであり、−次制御信号
の急激な変化に対してのみ、これを千１’ｒ％化するよ
うにしだものである８つまり、二次制御イ旨号の量子化
ステップは、−次制作１］仁号の量子化ステップΔＧと
等しく定めらノア１、↓ハＣ；−次ｆＨ’制御４ｇ号が
数ステップに亘ってり１．べｋに変化したとき、これに
追従１−で二次制御信号を−Ｒ：！ニー７化ステ、プず
つ変化させるようｊてしている。

このようにｒｉ１間回路６を構成しても、ディジクル音
響信号の処理に際して、聴覚上問題となる急ｉｆｆ、な
レベル変化に起因するり（ノックノイズ等の発生を効果
的に１５１’を止することが可能となる。

故に、先の実施′１５１］に示される構成の補間回路６
と、略々同等な効果を奏することができるっま／む仁の
ように補間回路６をｒ４成した場合、メモリ４か必要と
するアドレス空間が小さ１八ことから、４さ置としての
構成が簡単であシ、経済的であるＯ従ってデイソタル音
響信号の？１ｉｌＪ御装置として要求される仕様によっ
て１ｄ１第１図に示す構成の１市間回路６の方が有利と
なる場合もある。

ところで、本発明に係る補間回路６は、前述し７た音響
信号の振幅調整装置のみガらず、遅延制御装置に組込ん
でも多大な効果を奏する。第６図はディジタル音響信号
を遅延制御する遅延装置のイ１ノζ略（Ｊ・７成図であ
る。この装置は、書込みアドレスを指定してディジタル
音響信号をメモリ７に書込み、才だその書込みデータを
読出しアドレスを指定して前記メモリ７から読出すこと
によって前記音響信号を遅延するものである。

そＬ７て、上記遅延時間は、加算器８を介して書込みア
ドレスデータから所定の時ｍ１データを差引き、これを
読出しアドレスデータとすることによって当えられるよ
うになる。

し、かしてこのように構成された装置にあっては、書込
みアドレスを指定されてメモリ７に順次書込まれたデー
タは、前記加算器８にて減算されたデータ量だけ遅れた
タイミングで続出しアドレスが指定されて読出されるこ
とになり、従って例えば第７図（ａ）に示す如き音響信
号Ｃ２Ｌ、時間ｔ。を経て同図（ｂ）に示すように読出
されることになる。

ここで今、上記遅延時間を減らすように、その制御信号
を第７図（Ｃ）に示すように変化させたとすると、メモ
リ７かも読出される音響信号は同図（ｄ）に示すように
急激々変化を示す。また遅延時間を第７図（ｅ）に示す
ように順次増やすと、メモリ７かも読出される音響信号
は同図（ｆ）に示すようになる。これは制向信号の量子
化ステップが粗い為、その遅延制御時間にステップ的な
変化が生じる為であり、この結果信号の一部欠落や、）
−１−公的な重なりが生じることになる。

この点、前記記４図に示す如き構成の補間回路６を組込
んで遅延時間の制御信号を補間処理し、その変化ステッ
プ０を細かくすれば、メモリ７に対する書込みアドレス
と読出しアドレスとの差を細かく変化させることが可能
と々す、前記第７図（ｃ）　（ｄ）に示す制御信号に対
して、メモリ７から読出される音響信号を同図（ｇ）　
（ｈ）にそれぞれ示すようにすることができる。従って
、遅延量の可変によって音響信号が、圧縮または伸長さ
れた状態で変化するだけなので、聴覚上のなめらかさが
失われることが力く、クリックノイズ等が発生する虞れ
がない。しかも、との場合にあっても装置構成の簡素化
を図り、その経済性を十分に確保し得ると云う効果が奏
せられる。

そして、信号品質劣化の少ない遅延装置を容易に実現で
きると云う、実用上火きな効果が奏せられる。

以上説ＴＪｊ：　ｌ、たよりに、本発明によれば、カウ
ンタ１１とコンパレータ１２とによって構成される補間
回路によって音響信号制御用の制御信号を極めて効果的
に補間処理することができる。

そして、制御信号自体の分解能を高めることなしに、音
響信号を動的な劣化を招くことなく処理することを可能
とする等の、絶大なる効果を発揮する。

尚、本発明は上記実施例に限定されるものでば々い。例
えば−次制御信号のビット数と、その制御仕様に応じて
二次制御信号のビット数を定めればよいものである。ま
た−次制御信号の発生手段は全く限定されず、例えばデ
ィジタルスイッチを切換えて与えだシ、磁気記録装置か
ら杭用して与えるようなものであってもよい。

′−１だディジタル音響信号の処理形能についても、全
く限定されない。要するに本発明は、その要旨を逸脱し
ないＱｊＩ５囲で種々変形して実施することができる。

【図面の簡単な説明】

第１図はディジタル音響信号の振幅調整装置の概略イ・
１９成図、第２図は制御信号の変化を示す図、第３図は
本発明に係る補間回路を組込んだ振幅調整装置の概略構
成図、第４図および第５図はそり、ぞれ本発明の異なる
実施例を示す補間回路の構成図、第６図は補間回路を組
込んだ遅延装置の借成１ンＩ、第７図（、）〜（１１）
は音響信号の遅延処理を説明する為の図である。 １・・・可変抵抗罹、２・・・Ａ／Ｄ変換器、３・・・
アドレス指定制御製置、４・・・メモリ、５・・・ディ
ジタル・マルチプライヤ、６・・・補間回路、７・・・
メモリ、８・・・加算器、１１・・・カウンタ、１２・
・・コンパレータ。 出願人代理人　　弁理士　鈴　江　武　音節１図 第２図 計量□ 第３図 第４図 第５図 １１６図 １Ｉ７図

Claims (1)

1. 【特許請求の範囲】 （］）　　デディジタル音響悟の処理演算を制御する一
   次制御信号の標本化周期より短い周期のクロック信号を
   入力してその計数値を変化させ、この計数値を前記ディ
   ジタル音響信号の処理演％ｉ−にイＪＬされる二次制御
   信号として出力するカウンタと、前記−次制御信号と二
   次制御信号とを比較してその値が等しくなる丑で前記カ
   ウンタの割数動作を制御する比較器とを具ｆｉｉｉｆ　
   Ｌ／たことを！１１を徴とするディジタルｆｔｔ！Ｉ　
   ａｌ信号の補間回路。 （２）比較器は、−次制御信号に比して二次制御信号が
   大きいときにはカウンタをダウンカウント動作ぜしめ、
   二次＋＋ｉ制御信号が小さいときにｄ前記カウンタをア
   ップカウント動作せしめ、上記−次ｊｉｊ’ｊ御信号と
   二次制御信号とが等しくなったときカウンタの計数動作
   を停止制御するものである特許請求の範囲第１項記載の
   ディジタル制御信号の補間回路。 （３）二次制御信号は、−次制御信号のビット数に等し
   いか、あるいはＭＳＢよりビット対応した上記−次制御
   信号よυ大なるビット数からなるものである特許請求の
   範囲第１項記載のディジタル制御信号の補間回路。