JPH0452661B2 - - Google Patents
Info
- Publication number
- JPH0452661B2 JPH0452661B2 JP58102344A JP10234483A JPH0452661B2 JP H0452661 B2 JPH0452661 B2 JP H0452661B2 JP 58102344 A JP58102344 A JP 58102344A JP 10234483 A JP10234483 A JP 10234483A JP H0452661 B2 JPH0452661 B2 JP H0452661B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- signal
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
- H04H20/47—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95 specially adapted for stereophonic broadcast systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、FMステレオ受信機のFMステレ
オ復調回路に関する。
オ復調回路に関する。
背景技術とその問題点
FMステレオ放送においてコンポジツト信号か
らステレオ復調を行うには、 () コンポジツト信号をサブキヤリア周波数の
スイツチング信号でスイツチングして左及び右
チヤンネルのオーデイオ信号を復調する。
らステレオ復調を行うには、 () コンポジツト信号をサブキヤリア周波数の
スイツチング信号でスイツチングして左及び右
チヤンネルのオーデイオ信号を復調する。
() この復調されたオーデイオ信号に対してク
ロストークのキヤンセルを行う。
ロストークのキヤンセルを行う。
() さらに、デイエンフアシスも行う。
の信号処理が必要である。
しかし、一般に知られているステレオ復調回路
においては、電源電圧が低いとき、大振幅の動作
を行うと歪みが多くなつてしまうので、電池で動
作させようとすると、信号レベルを小さくしなけ
ればならず、このため、Ｓ／Ｎの点で不利であつ
た。
においては、電源電圧が低いとき、大振幅の動作
を行うと歪みが多くなつてしまうので、電池で動
作させようとすると、信号レベルを小さくしなけ
ればならず、このため、Ｓ／Ｎの点で不利であつ
た。
発明の目的
このような点にかんがみ、この発明は、低電圧
動作が可能であると共に、Ｓ／Ｎが良く、しかも
IC化に適したステレオ復調回路を提供しようと
するものである。
動作が可能であると共に、Ｓ／Ｎが良く、しかも
IC化に適したステレオ復調回路を提供しようと
するものである。
発明の概要
このため、この発明においては、ステレオ復調
の信号処理を電流動作により行うようにしたもの
である。
の信号処理を電流動作により行うようにしたもの
である。
実施例
第１図において、１はダブルバランス型のスイ
ツチング回路を示す。すなわち、トランジスタ
Q1，Q2のエミツタが互いに接続され、このエミ
ツタと接地との間に定電流源用のトランジスタ
Q3のコレクタ・エミツタ間と抵抗器R3とが直列
接続されると共に、トランジスタQ4〜Q6及び抵
抗器R6が同様に接続される。さらに、トランジ
スタQ1，Q5のベースが互いに接続され、トラン
ジスタQ2，Q4のベースが互いに接続され、トラ
ンジスタQ1，Q4のコレクタが互いに接続され、
トランジスタQ2，Q5のコレクタが互いに接続さ
れると共に、トランジスタQ6のベースはバイア
ス電源V6に接続され、トランジスタQ3のベース
はトランジスタQ0のベースに接続される。
ツチング回路を示す。すなわち、トランジスタ
Q1，Q2のエミツタが互いに接続され、このエミ
ツタと接地との間に定電流源用のトランジスタ
Q3のコレクタ・エミツタ間と抵抗器R3とが直列
接続されると共に、トランジスタQ4〜Q6及び抵
抗器R6が同様に接続される。さらに、トランジ
スタQ1，Q5のベースが互いに接続され、トラン
ジスタQ2，Q4のベースが互いに接続され、トラ
ンジスタQ1，Q4のコレクタが互いに接続され、
トランジスタQ2，Q5のコレクタが互いに接続さ
れると共に、トランジスタQ6のベースはバイア
ス電源V6に接続され、トランジスタQ3のベース
はトランジスタQ0のベースに接続される。
このトランジスタQ0は、トランジスタQ3と共
に、接地を基準電位点とし、かつ、このトランジ
スタQ0を入力側としたカレントミラー回路１０
を構成しているもので、そのエミツタは抵抗器
R0を通じて接地され、そのベースはコレクタに
接続される。
に、接地を基準電位点とし、かつ、このトランジ
スタQ0を入力側としたカレントミラー回路１０
を構成しているもので、そのエミツタは抵抗器
R0を通じて接地され、そのベースはコレクタに
接続される。
そして、電源端子T1とトランジスタQ0のコレ
クタとの間に、定電流信号源Scが接続されると共
に、トランジスタQ2，Q4のベースと、トランジ
スタQ1，Q5のベースとの間に信号源S38が接続さ
れる。この場合、信号Scは、コンポジツト信号、
すなわち、 ic＝（Ｌ＋Ｒ）＋（Ｌ−Ｒ）sinωt 〔Ｌ：左チヤンネルのオーデイオ信号 Ｒ：右チヤンネルのオーデイオ信号 ω：サブキヤリアの角周波数〕 （ω＝2π×38kHz） で示されるコンポジツト信号電流icと直流分とを
供給するものであり、信号S38はパイロツト信号
に同期したサブキヤリア周波数38kHzのスイツチ
ング信号を供給するものである。また、トランジ
スタQ3，Q6のコレクタ電流の直流分は互いに等
しくされる。
クタとの間に、定電流信号源Scが接続されると共
に、トランジスタQ2，Q4のベースと、トランジ
スタQ1，Q5のベースとの間に信号源S38が接続さ
れる。この場合、信号Scは、コンポジツト信号、
すなわち、 ic＝（Ｌ＋Ｒ）＋（Ｌ−Ｒ）sinωt 〔Ｌ：左チヤンネルのオーデイオ信号 Ｒ：右チヤンネルのオーデイオ信号 ω：サブキヤリアの角周波数〕 （ω＝2π×38kHz） で示されるコンポジツト信号電流icと直流分とを
供給するものであり、信号S38はパイロツト信号
に同期したサブキヤリア周波数38kHzのスイツチ
ング信号を供給するものである。また、トランジ
スタQ3，Q6のコレクタ電流の直流分は互いに等
しくされる。
また、トランジスタQ2，Q5のコレクタがトラ
ンジスタQ11のコレクタに接続される。このトラ
ンシスタQ11は、トランジスタQ12及び差動アン
プ１３と共に、端子T1を基準電位点とし、かつ、
このトランジスタQ11を入力側としてカレントミ
ラー回路１１を構成しているもので、そのエミツ
タは抵抗器R11及びコンデンサC11の並列回路を通
じて端子T1に接続され、そのベースはトランジ
スタQ12のベースに接続され、このトランジスタ
Q12のエミツタは抵抗器R12を通じて端子T1に接
続される。
ンジスタQ11のコレクタに接続される。このトラ
ンシスタQ11は、トランジスタQ12及び差動アン
プ１３と共に、端子T1を基準電位点とし、かつ、
このトランジスタQ11を入力側としてカレントミ
ラー回路１１を構成しているもので、そのエミツ
タは抵抗器R11及びコンデンサC11の並列回路を通
じて端子T1に接続され、そのベースはトランジ
スタQ12のベースに接続され、このトランジスタ
Q12のエミツタは抵抗器R12を通じて端子T1に接
続される。
さらに、トランジスタQ13，Q14のエミツタが
互いに接続されると共に、このエミツタと接地と
の間に定電流源Q15が接続されて差動アンプ１３
が構成される。そして、トランジスタQ13のベー
スがトランジスタQ11のコレクタに接続され、ト
ランジスタQ13のコレクタが端子T1に接続され、
トランジスタQ14のコレクタがトランジスタQ16
のコレクタ及びベースに接続されると共に、この
トランジスタ16のベースがトランジスタQ11，Q12
のベースに接続され、トランジスタQ16のエミツ
タが抵抗器R16を通じて端子T1に接続される。
互いに接続されると共に、このエミツタと接地と
の間に定電流源Q15が接続されて差動アンプ１３
が構成される。そして、トランジスタQ13のベー
スがトランジスタQ11のコレクタに接続され、ト
ランジスタQ13のコレクタが端子T1に接続され、
トランジスタQ14のコレクタがトランジスタQ16
のコレクタ及びベースに接続されると共に、この
トランジスタ16のベースがトランジスタQ11，Q12
のベースに接続され、トランジスタQ16のエミツ
タが抵抗器R16を通じて端子T1に接続される。
また、端子T1と接地との間に、ダイオードD1，
D2と定電流源Q9とが直列接続され、ダイオード
D1，D2の接続中点にトランジスタQ14のベースが
接続される。
D2と定電流源Q9とが直列接続され、ダイオード
D1，D2の接続中点にトランジスタQ14のベースが
接続される。
なお、例えば抵抗器R11，R12の比を選定する
ことによりトランジスタQ11のコレクタ電流I11と
トランジスタQ12のコレクタ電流I12とは、 I11：I12＝１：γ ……（） γ＝2π／（π−２） とされる。
ことによりトランジスタQ11のコレクタ電流I11と
トランジスタQ12のコレクタ電流I12とは、 I11：I12＝１：γ ……（） γ＝2π／（π−２） とされる。
さらに、トランジスタQ21〜Q24により電流加
算回路２１が構成される。すなわち、ダミー用の
トランジスタQ21，Q22のコレクタ・エミツタ間
が並列接続され、そのコレクタがトランジスタ
Q12のコレクタに接続され、トランジスタQ21，
Q22のエミツタと接地との間に、トランジスタ
Q23のコレクタ・エミツタ間と抵抗器R23とが直
列接続され、トランジスタQ23のベースがトラン
ジスタQ0のベースに接続され、トランジスタ
Q21，Q22のベースがトランジスタQ5，Q4のベー
スにそれぞれ接続される。さらに、トランジスタ
Q24のエミツタがトランジスタQ21，Q22のコレク
タに接続され、トランジスタQ24のベースがダイ
オードD2と定電流源Q9との接続点に接続され、
トランジスタQ24のコレクタと接地との間に、デ
イエンフアシス用のコンデンサC24及び抵抗器R24
が並列接続されると共に、このコレクタが右チヤ
ンネルの出力端子T21に接続される。
算回路２１が構成される。すなわち、ダミー用の
トランジスタQ21，Q22のコレクタ・エミツタ間
が並列接続され、そのコレクタがトランジスタ
Q12のコレクタに接続され、トランジスタQ21，
Q22のエミツタと接地との間に、トランジスタ
Q23のコレクタ・エミツタ間と抵抗器R23とが直
列接続され、トランジスタQ23のベースがトラン
ジスタQ0のベースに接続され、トランジスタ
Q21，Q22のベースがトランジスタQ5，Q4のベー
スにそれぞれ接続される。さらに、トランジスタ
Q24のエミツタがトランジスタQ21，Q22のコレク
タに接続され、トランジスタQ24のベースがダイ
オードD2と定電流源Q9との接続点に接続され、
トランジスタQ24のコレクタと接地との間に、デ
イエンフアシス用のコンデンサC24及び抵抗器R24
が並列接続されると共に、このコレクタが右チヤ
ンネルの出力端子T21に接続される。
また、回路３１，３３，４１が、トランジスタ
Q31〜Q44などにより回路１１，１３，２１と同
様に構成され、トランジスタQ1，Q4のコレクタ
がカレントミラー回路３１に接続され、加算回路
４１から左チヤンネルの出力端子T41が引き出さ
れる。
Q31〜Q44などにより回路１１，１３，２１と同
様に構成され、トランジスタQ1，Q4のコレクタ
がカレントミラー回路３１に接続され、加算回路
４１から左チヤンネルの出力端子T41が引き出さ
れる。
このような構成によれば、信号源Scからのコン
ポジエツト信号電流icが、カレントミラー回路１
０を通じてトランジスタQ1，Q2のエミツタに供
給されると共に、信号源S38からのスイツチング
信号がトランジスタQ1，Q2のベースに供給され
るので、スイツチング回路１においてスイツチグ
復調が行われ、トランジスタQ1，Q2のコレクタ
には、 i1＝π＋２／2πＬ＋π−２／2πＲ i2＝π＋２／2πＲ＋π−２／2πＬ で示される信号電流i1，i2が流れる。また、この
とき、トランジスタQ3，Q6のコレクタ電流の直
流分は大きさが等しく、かつ、トランジスタQ1，
Q2のコレクタ電流は、トランジスタQ4，Q5のコ
レクタ電流とは逆相でスイツチングされているの
で、トランジスタQ1とQ4，Q2とQ5との合成コレ
クタ電流にはスイツチング信号成分は含まれな
い。
ポジエツト信号電流icが、カレントミラー回路１
０を通じてトランジスタQ1，Q2のエミツタに供
給されると共に、信号源S38からのスイツチング
信号がトランジスタQ1，Q2のベースに供給され
るので、スイツチング回路１においてスイツチグ
復調が行われ、トランジスタQ1，Q2のコレクタ
には、 i1＝π＋２／2πＬ＋π−２／2πＲ i2＝π＋２／2πＲ＋π−２／2πＬ で示される信号電流i1，i2が流れる。また、この
とき、トランジスタQ3，Q6のコレクタ電流の直
流分は大きさが等しく、かつ、トランジスタQ1，
Q2のコレクタ電流は、トランジスタQ4，Q5のコ
レクタ電流とは逆相でスイツチングされているの
で、トランジスタQ1とQ4，Q2とQ5との合成コレ
クタ電流にはスイツチング信号成分は含まれな
い。
そして、信号電流i2がカレントミラー回路１１
に供給される。すなわち、トランジスタQ14のベ
ースは、ダイオードD1を通じて交流的に接地さ
れているので、トランジスタQ13，Q14が差動ア
ンプ１３として働き、トランジスタQ13のベース
電流が、この差動アンプ１３により増幅されてか
らトランジスタQ16を通じてトランジスタQ11，
Q12にベース電流として供給される。従つて、ト
ランジスタQ11，Q12は、トランジスタQ11を入力
側とするカレントミラー回路１１として働く。そ
して、このとき、信号電流i2がトランジスタQ11
に供給されると共に、トランジスタQ11，Q12の
コレクタ電流は（）式のように設定されている
ので、トランジスタQ12のコレクタには電流増幅
された信号電流γi2が流れる。
に供給される。すなわち、トランジスタQ14のベ
ースは、ダイオードD1を通じて交流的に接地さ
れているので、トランジスタQ13，Q14が差動ア
ンプ１３として働き、トランジスタQ13のベース
電流が、この差動アンプ１３により増幅されてか
らトランジスタQ16を通じてトランジスタQ11，
Q12にベース電流として供給される。従つて、ト
ランジスタQ11，Q12は、トランジスタQ11を入力
側とするカレントミラー回路１１として働く。そ
して、このとき、信号電流i2がトランジスタQ11
に供給されると共に、トランジスタQ11，Q12の
コレクタ電流は（）式のように設定されている
ので、トランジスタQ12のコレクタには電流増幅
された信号電流γi2が流れる。
また、トランジスタQ23もトランジスタQ0を入
力側とするカレントミラー回路１０の一部である
からトランジスタQ23のコレクタにも信号電流ic
が流れると共に、トランジスタQ21，Q22はスイ
ツチング信号Scによりどちらかがオンであるから
トランジスタQ21，Q22のコレクタに信号電流icが
流れる。
力側とするカレントミラー回路１０の一部である
からトランジスタQ23のコレクタにも信号電流ic
が流れると共に、トランジスタQ21，Q22はスイ
ツチング信号Scによりどちらかがオンであるから
トランジスタQ21，Q22のコレクタに信号電流icが
流れる。
従つて、トランジスタQ24のエミツタには、ト
ランジスタQ12の信号電流γi2と、トランジスタ
Q21，Q22の信号電流icとの差の信号電流i24が流れ
る。このとき、 i24＝γi2−ic ……（） ＝2π／π−２（π＋２／2πＲ＋π−２／2πＬ） −｛（Ｌ＋Ｒ）＋（Ｌ−Ｒ）sinωt｝ ＝４／π−２Ｒ−（Ｌ−Ｒ）sinωt である。
ランジスタQ12の信号電流γi2と、トランジスタ
Q21，Q22の信号電流icとの差の信号電流i24が流れ
る。このとき、 i24＝γi2−ic ……（） ＝2π／π−２（π＋２／2πＲ＋π−２／2πＬ） −｛（Ｌ＋Ｒ）＋（Ｌ−Ｒ）sinωt｝ ＝４／π−２Ｒ−（Ｌ−Ｒ）sinωt である。
そして、トランジスタQ24は、そのベースがダ
イオードD1，D2を通じて交流的に接地されてい
てベース接地としての働くので、トランジスタ
Q24のコレクタに信号電流i24が流れる。
イオードD1，D2を通じて交流的に接地されてい
てベース接地としての働くので、トランジスタ
Q24のコレクタに信号電流i24が流れる。
そして、この信号電流i24は、さらに抵抗器R24
を流れるので、これにより信号電圧に変換される
と共に、このとき、抵抗器R24にはコンデンサC24
が並列接続されているので、角周波数ωのサブチ
ヤンネル信号成分がバイパスされる。従つて、端
子T21には右チヤンネルの信号Ｒが得られる。ま
た、このとき、この信号Ｒは、コンデンサC24に
よりデイエンフアシスが行われている。
を流れるので、これにより信号電圧に変換される
と共に、このとき、抵抗器R24にはコンデンサC24
が並列接続されているので、角周波数ωのサブチ
ヤンネル信号成分がバイパスされる。従つて、端
子T21には右チヤンネルの信号Ｒが得られる。ま
た、このとき、この信号Ｒは、コンデンサC24に
よりデイエンフアシスが行われている。
さらに、信号電流i1においては、信号Ｌ，Ｒ
が、信号i2とは逆の関係なので、同様にして端子
T41にはデイエンフアシスされた左チヤンネルの
信号Ｌが得られる。
が、信号i2とは逆の関係なので、同様にして端子
T41にはデイエンフアシスされた左チヤンネルの
信号Ｌが得られる。
こうして、端子T41，T21には、コンポジツト
信号電流icからスイツチング復調され、かつ、ク
ロストークがキヤンセルされていると共に、デイ
エンフアシスの行われている左及び右チヤンネル
のオーデイオ信号Ｌ，Ｒが取り出される。
信号電流icからスイツチング復調され、かつ、ク
ロストークがキヤンセルされていると共に、デイ
エンフアシスの行われている左及び右チヤンネル
のオーデイオ信号Ｌ，Ｒが取り出される。
そして、この場合、この発明によれば、すべて
が電流動作なので、端子T1の電源電圧Vccが低
くても大振幅で、低歪みにでき、従つて、Ｓ／Ｎ
が良好で、しかも、歪みの少ないオーデイオ信号
Ｌ，Ｒを得ることができる。実験によれば、Vcc
＝1.8Vで十分なＳ／Ｎ及び歪み特性を得ること
ができた。また、この発明の回路は、信号電流γi
２（γi１）のスイツチングされた信号から差の形
で信号を加えクロストークキヤンセルを行う為、
出力ラインの信号電流ｉ２４（ｉ４４）の直流成
分が小さくなり、消費電流が少ない。又、出力端
子T21（T41）の直流電圧が高くなりすぎる事がな
く、トランジスタQ24（Q44）が飽和せず、低電圧
動作が可能である。
が電流動作なので、端子T1の電源電圧Vccが低
くても大振幅で、低歪みにでき、従つて、Ｓ／Ｎ
が良好で、しかも、歪みの少ないオーデイオ信号
Ｌ，Ｒを得ることができる。実験によれば、Vcc
＝1.8Vで十分なＳ／Ｎ及び歪み特性を得ること
ができた。また、この発明の回路は、信号電流γi
２（γi１）のスイツチングされた信号から差の形
で信号を加えクロストークキヤンセルを行う為、
出力ラインの信号電流ｉ２４（ｉ４４）の直流成
分が小さくなり、消費電流が少ない。又、出力端
子T21（T41）の直流電圧が高くなりすぎる事がな
く、トランジスタQ24（Q44）が飽和せず、低電圧
動作が可能である。
また、IC化した場合、各素子の絶対値がばら
ついても相対値はばらつかないので、クロストー
ク特性などがばらつくことがなく、良好になる。
さらに、上述した低電圧動作、低消費電流の点か
らも、IC化に適している。
ついても相対値はばらつかないので、クロストー
ク特性などがばらつくことがなく、良好になる。
さらに、上述した低電圧動作、低消費電流の点か
らも、IC化に適している。
なお、上述において、セパレーシヨンの調整を
行う必要があるときには、抵抗器R23の値を変更
して（）式における電流icの大きさを変化させ
ればよい。あるいは、第２図または第３図に示す
ように、セパレーシヨン調整用の可変抵抗器VR
を接続すればよい。
行う必要があるときには、抵抗器R23の値を変更
して（）式における電流icの大きさを変化させ
ればよい。あるいは、第２図または第３図に示す
ように、セパレーシヨン調整用の可変抵抗器VR
を接続すればよい。
発明の効果
電源電圧が低くても、Ｓ／Ｎが良好で、しかも
歪み特性にも優れている。また、特性のばらつき
がほとんどなく、IC化にも好適である。
歪み特性にも優れている。また、特性のばらつき
がほとんどなく、IC化にも好適である。
第１図はこの発明の一例の接続図、第２図及び
第３図はこの発明の他の例の一部の接続図であ
る。 Sc，S38は信号源、T21，T41は出力端子である。
第３図はこの発明の他の例の一部の接続図であ
る。 Sc，S38は信号源、T21，T41は出力端子である。
Claims (1)
- １ 第１〜第４のトランジスタQ1，Q2，Q4，Q5
によりダブルバランス型のスイツチング回路１が
構成され、第５〜第８のトランジスタQ0，Q3，
Q23，Q43を有して上記第５のトランジスタQ0を
入力側とした第１のカレントミラー回路１０が構
成され、第９及び第10のトランジスタQ11，Q12
を有して上記第９のトランジスタQ11を入力側と
した第２のカレントミラー回路１１が構成され、
第11及び第12のトランジスタQ31，Q32を有して
上記第11のトランジスタQ31を入力側とした第３
のカレントミラー回路３１が構成され、上記第５
のトランジスタQ0にコンポジツト信号電流が供
給され、上記第６のトランジスタQ3の出力電流
が上記スイツチング回路１に供給されると共に、
スイツチング信号が上記スイツチング回路１に供
給され、このスイツチング回路１の各スイツチン
グ出力が上記第９及び第11のトランジスタQ11，
Q31にそれぞれ供給されると共に、上記第10及び
第12のトランジスタQ12，Q32の各出力電流と、
上記第７及び第８のトランジスタQ23，Q43の各
出力電流とがそれぞれ減算されて上記コンポジツ
ト信号電流のステレオ復調出力が取り出される
FMステレオ復調回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58102344A JPS59226531A (ja) | 1983-06-08 | 1983-06-08 | Ｆｍステレオ復調回路 |
| GB08414290A GB2142807B (en) | 1983-06-08 | 1984-06-05 | Fm stereomultiplex demodulator |
| CA000455885A CA1211237A (en) | 1983-06-08 | 1984-06-05 | Fm stereo multiplex demodulator |
| NL8401816A NL191920C (nl) | 1983-06-08 | 1984-06-06 | Stereodemodulatieschakeling. |
| US06/618,218 US4578807A (en) | 1983-06-08 | 1984-06-07 | FM stereo multiplex demodulator |
| DE3421444A DE3421444C2 (de) | 1983-06-08 | 1984-06-08 | FM-Stereo-Multiplexdemodulator |
| FR8409078A FR2547477B1 (fr) | 1983-06-08 | 1984-06-08 | Appareil de demodulation d'un signal multiplex stereophonique en modulation de frequence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58102344A JPS59226531A (ja) | 1983-06-08 | 1983-06-08 | Ｆｍステレオ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59226531A JPS59226531A (ja) | 1984-12-19 |
| JPH0452661B2 true JPH0452661B2 (ja) | 1992-08-24 |
Family
ID=14324873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58102344A Granted JPS59226531A (ja) | 1983-06-08 | 1983-06-08 | Ｆｍステレオ復調回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4578807A (ja) |
| JP (1) | JPS59226531A (ja) |
| CA (1) | CA1211237A (ja) |
| DE (1) | DE3421444C2 (ja) |
| FR (1) | FR2547477B1 (ja) |
| GB (1) | GB2142807B (ja) |
| NL (1) | NL191920C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134929A (ja) * | 1990-09-26 | 1992-05-08 | Pioneer Electron Corp | マルチパス検出器 |
| DE4335424C2 (de) * | 1993-10-18 | 2000-07-06 | Temic Semiconductor Gmbh | Stereodekodierschaltung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216102A (en) * | 1975-07-30 | 1977-02-07 | Hitachi Ltd | Transistor switching circuit |
| GB1529080A (en) * | 1975-10-09 | 1978-10-18 | Sony Corp | Mpx stereo signal demodulators |
| JPS5255301A (en) * | 1975-10-30 | 1977-05-06 | Sony Corp | Stereo demodulation circuit |
| JPS5847108B2 (ja) * | 1975-11-18 | 1983-10-20 | ソニー株式会社 | ステレオ復調装置の同期検波回路 |
| JPS5326554A (en) * | 1976-08-24 | 1978-03-11 | Sony Corp | Tr ansistor circuit |
| JPS5921233B2 (ja) * | 1976-09-14 | 1984-05-18 | ソニー株式会社 | ステレオ復調回路 |
| US4115663A (en) * | 1976-10-04 | 1978-09-19 | Zenith Radio Corporation | Doubly balanced demodulator for multiple channel FM stereo system |
| US4198543A (en) * | 1979-01-19 | 1980-04-15 | General Motors Corporation | Stereo composite processor for stereo radio receiver |
| JPS5636246A (en) * | 1979-08-31 | 1981-04-09 | Nec Corp | Stereo signal demodulating circuit |
| GB2061675B (en) * | 1980-08-29 | 1983-11-09 | Nippon Electric Co | Stereo signal demodulators |
| DE3114761A1 (de) * | 1981-04-11 | 1982-10-28 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Demodulatorschaltung |
| JPS59172846A (ja) * | 1983-03-19 | 1984-09-29 | Rohm Co Ltd | ステレオ復調回路 |
-
1983
- 1983-06-08 JP JP58102344A patent/JPS59226531A/ja active Granted
-
1984
- 1984-06-05 CA CA000455885A patent/CA1211237A/en not_active Expired
- 1984-06-05 GB GB08414290A patent/GB2142807B/en not_active Expired
- 1984-06-06 NL NL8401816A patent/NL191920C/xx not_active IP Right Cessation
- 1984-06-07 US US06/618,218 patent/US4578807A/en not_active Expired - Lifetime
- 1984-06-08 DE DE3421444A patent/DE3421444C2/de not_active Expired - Fee Related
- 1984-06-08 FR FR8409078A patent/FR2547477B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2547477B1 (fr) | 1993-02-19 |
| JPS59226531A (ja) | 1984-12-19 |
| NL8401816A (nl) | 1985-01-02 |
| CA1211237A (en) | 1986-09-09 |
| GB2142807B (en) | 1987-01-28 |
| NL191920B (nl) | 1996-06-03 |
| DE3421444C2 (de) | 1995-05-11 |
| GB2142807A (en) | 1985-01-23 |
| GB8414290D0 (en) | 1984-07-11 |
| DE3421444A1 (de) | 1984-12-20 |
| US4578807A (en) | 1986-03-25 |
| FR2547477A1 (fr) | 1984-12-14 |
| NL191920C (nl) | 1996-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4140878A (en) | Stereo demodulator system | |
| US4074075A (en) | Circuit for demodulating a stereo signal | |
| US4049918A (en) | MPX stereo signal demodulator | |
| JPH0452661B2 (ja) | ||
| US4944010A (en) | Stereo demodulator and a demodulating method thereof | |
| JP2757377B2 (ja) | ステレオ復調回路 | |
| US4449230A (en) | Apparatus for demodulating an AM stereophonic signal | |
| US4224471A (en) | FM Radio receiver | |
| US4251690A (en) | Frequency-modulation stereophonic receiver | |
| US4215316A (en) | AM stereo signal demodulation circuit | |
| JPH0573319B2 (ja) | ||
| JPH0423853B2 (ja) | ||
| US5706350A (en) | Stereophonic decoder | |
| JPS6221301B2 (ja) | ||
| JPS6238364Y2 (ja) | ||
| JPS6322748Y2 (ja) | ||
| JP3230702B2 (ja) | 乗算回路 | |
| US4651106A (en) | Multiplex stereo demodulator | |
| JPH03768Y2 (ja) | ||
| JPH03767Y2 (ja) | ||
| JPH0424669Y2 (ja) | ||
| JPS6013523B2 (ja) | 信号断続回路 | |
| JPH047129B2 (ja) | ||
| JPS587096B2 (ja) | ステレオフクチヨウカイロ | |
| JPS59131276A (ja) | テレビジヨン音声受信機 |