JPS587096B2 - ステレオフクチヨウカイロ - Google Patents

ステレオフクチヨウカイロ

Info

Publication number
JPS587096B2
JPS587096B2 JP12964475A JP12964475A JPS587096B2 JP S587096 B2 JPS587096 B2 JP S587096B2 JP 12964475 A JP12964475 A JP 12964475A JP 12964475 A JP12964475 A JP 12964475A JP S587096 B2 JPS587096 B2 JP S587096B2
Authority
JP
Japan
Prior art keywords
signal
circuit
current
transistors
stereo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12964475A
Other languages
English (en)
Other versions
JPS5253601A (en
Inventor
坂田忠雄
大沢光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12964475A priority Critical patent/JPS587096B2/ja
Publication of JPS5253601A publication Critical patent/JPS5253601A/ja
Publication of JPS587096B2 publication Critical patent/JPS587096B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2227Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【発明の詳細な説明】 本発明はFMラジオ受信機のステレオ復調回路に関する
先ず、第1図乃至第3図について、従来のこの種ステレ
オ復調回路の2つの例を説明する。
第1図に於て、t2はパイロットトーン方式の複合ステ
レオ信号の供給される入力端子、t5は38kHzの副
搬送波信号の供給される入力端子、TL及びTRは夫々
左及び右信号の出力端子、+Bは電源である。
DMは複合ステレオ信号及び38kHzの副搬送波信号
を供給して副チャンネル信号即ち、左及び右信号の差信
号を得る復調器を構成する二重差動増巾回路である。
Q5及びQ6はコールドエンド側の一対の増巾用トラン
ジスタであって、Q5のベースには固定バイアスが与え
られ、トランジスタQ6のベースが端子t2に接続され
て、これより複合ステレオ信号が供給されるようになさ
れている。
Q7は定電流源回路を構成する定電流用トランジスタで
、各トランジスタQ5及びQ6の各エミッタは夫々抵抗
器6及び7を通じて、トランジスタQ7のコレクタに接
続される。
Q1乃至Q4はホットエンド側の二対の増巾用トランジ
スタで、トランジスタQ2及びQ3の各ベースに固定バ
イアスが与えられると共に、Q1及びQ4の各ベースが
端子t5に接続されて之より38kHzの副搬送波信号
が供給されるようになされている。
トランジスタQ1及びQ3の各コレクタが負荷抵抗器1
を通じて電源十Bに接続されると共に、高周波信号除去
用のコンデンサ3を通じて接地され、更に左信号の得ら
れる出力端子TLに接続される。
トランジスタQ2及びQ4の各コレクタが負荷抵抗器2
を通じて電源十Bに接続され、高周波信号除去用のコン
デンサ4を通じて接地されると共に右信号の得られる出
力端子TRに接続される。
トランジスタQ1及びQ2の各エミッタがトランジスタ
Q5のコレクタに接続され、トランジスタQ3及びQ4
の各エミツタがトランジスタQ6のコレクタに接続され
る。
MAは主チャンネル信号用増巾回路であって、トランジ
スタQ9及びQ1oを有し、そのトランジスタQ9のコ
レクタがトランジスタQ2及びQ4の各コレクタに接続
され、トランジスタQ10のコレクタがトランジスタQ
1及びQ3の各コレクタに接続され、トランジスタQ9
及びQIOの各エミツタが夫々抵抗器9及び10を通じ
て互に接続されると共に、その接続中点がセパレーショ
ン調整用可変抵抗器5を通じて接地される。
更にトランジスタQ9及びQ10の各ベースが複合ステ
レオ信号の供給される入力端子t2に接続される。
次にこの第1図のステレオ復調回路の動作を説明しよう
二重差動増巾回路によって構成される復調器DMに於て
は、出力端子Tr,及びTRに副チャンネル信号即ち、
左及び右信号の互いに逆極性の差信号に基づく電流が夫
々流れ込む。
他方、主チャンネル信号用増巾回路MAよりの主チャン
ネル信号、即ち左及び右信号の和信号に基づく電流がこ
れら互いに極性を異にする副チャンネル信号に基づく電
流に加算され、結局出力端子TL +TRには左及び右
信号が得られるものである。
セパレーション調整用可変抵抗器5を調整することによ
り上述の加算される主チャンネル信号に基づく電流の量
が可変せしめられ、これによってセパレーションの調整
が行われる。
第2図はこの第1図のステレオ復調回路の等価回路を示
したもので、第1図と対応する部分には同一符号を附し
て説明する。
出力端子TLにはL−Rの電流の流れる電流源とk(L
+R)の流れる電流源とが並列に接続され、出力端子T
Rには−(L−R)の電流の流れる電流源とk(L+R
)の電流の流れる電流源とが並列に接続される。
尚、L及びRは夫々左信号及び右信号を示し、kはセパ
レーション調整用可変抵抗器5を可変することによって
き捷る係数を示す。
そして、セパレーション調整用可変抵抗器5を調整する
ことにより、とのkが変化し、セパレーションの調整が
行われるものである。
然し乍ら斯る復調回路は次のような欠点がある。
トランジスタQ5,Qs,Q9及びQ10に対して負荷
抵抗器1及び2を夫々通じて直流電流を流す必要がある
ので、これら負荷抵抗器1及び2の抵抗値をあまり大き
くすることが出来ない。
このためステレオ復調回路全体の利得が小さくなってし
まう。
又、この場合、これら負荷抵抗器1及び2の抵抗値を大
きくして利得を犬にしようとすると、トランジスタQ5
,Qe ,Q9及びQ10に許容される直流電流は大
きく出来ないので、結果的に高周波歪の発生が大きくな
ってしまう。
又、直流電源十Bにリツプルやホワイトノイズが重畳し
ている場合、負荷抵抗器1,2の抵抗値を大きくし得な
いことから、これらがそのまま出力端子TL及びTRに
現われ、出力信号のS/Mが劣化する。
次に第3図を参照してこの種ステレオ復調回路の他の従
来例について説明する。
尚、第1図と対応する部分には同一符号を附して重複説
明を省略する。
この第3図のステレオ復調回路では、パイロットトーン
方式の複合ステレオ信号と38kHzの副搬送波信号と
が供給されて、副チャンネル信号即ち、左及び右信号の
差信号の得られる復調器を構成する二重差動増巾回路D
Mに対しては、トランジスタQ5のベースより導出され
ている入力端子t2を通じて複合ステレオ信号を供給シ
、トランジスタQ6のベースには固定ハイアスが与えら
れている。
又、トランジスタQ1、Q2、Q3及びQ4の各ベース
には、入力端子t5及びt6より副搬送波信号が差動的
に供給されている。
ISは電流供給回路であって、定電流源12にカレント
ミラ−回路を構成するコレクタ及びベースの接続された
トランジスタQll及び普通のトランジスタQ12 、
Q13から成っていて、 トランジスタQ12及びQ
13のコレクタ電流たる同じ一定の直流電流をトランジ
スタQ5及びQ6に供給するようにしている。
その直光眠流は定電流源12の定電流に他ならない。
更に第1図の場合は一個であった二重差動増巾回路DM
の定電流用トランジスタをQ7及びQ8と2つ設け、夫
々トランジスタQ5及びQ,のエミッタ側に接続してい
る。
その他の構成は第1図と同様である。
この第3図のステレオ復調回路では、電流供給回路IS
を設けて、復調器を構成する二重差動増巾回路のコール
ドエンド側の一対のトランジスタQ5,Qeに負荷抵抗
器1及び2を経ずして直流電流を供給するようにしてい
るので、この直流電流に無関係に負荷抵抗器1及び2を
ある程度大きくとることが出来るので、利得を大きくな
し得、高周波歪の発生を大きくなるのを回避することが
出来るものである。
然し乍らトランジスタQ1乃至Q4に、負荷抵抗器1,
2を介して直流電流を供給していることにより、負荷抵
抗器1 ,2はそんなには大きくできないので電源十B
の出力直流電圧にリツプルやホワイトノイズがのってい
る場合には、やはりそれはその儒左及び右信号出力端子
TL ,TRに得られるという欠点を有する。
斯る点に鑑み、本発明は上述の欠点をいづれも有しない
ステレオ復調回路を提案せんとするものである。
以下に第4図及び第5図を参照して本発明をその一実施
例につき詳細に説明しよう。
第4図は本発明によるステレオ復調回路の一実施例であ
って、第1図及び第3図と対応する部分には同一符号を
付して説明する。
DMはパイロットトーン方式の複合ステレオ信号がコー
ルドエンド側の一対の増巾用トランジスタQ5 ,Q6
の少なくとも一方に供給されると共に、副搬送波信号が
ホットエンド側の二対の増巾用トランジスタの少なくと
も一対の各ベースに供給される二重差動増巾回路である
ISは同じ値の直流電流に複合ステレオ信号に基く所望
レベルの交流電流を重畳した電流を二重差動増巾回路D
Mの二対の増巾用トランジスタQ1乃至Q4の夫々に供
給する電流供給回路である。
そして二重差動増巾回路DMよりの互いに逆極性の主チ
ャンネル信号と電流供給回路ISの主チャンネル信号と
が加算されて左及び右信号が得られるようになされてい
るものである。
このステレオ復調回路は大部分モノリシツクIC回路に
よって構成されており、第4図に於て、破線の内部がそ
のモノリシツクIC回路を示す。
t1乃至t7はそのIC回路の外部端子である。
端子t1は高周波信号除去用のコンデンサ3を通じて接
地されると共に、左信号出力端子TLに接続され、端子
t4は高周波信号除去用のコンデンサ4を通じて接地さ
れると共に、右信号出力端子TRに接続される。
t2は複合ステレオ信号の供給される入力端子となる。
t3は電源十Bよりの直流電圧の供給さわる端子となる
t5及びt6は38kHzの副搬送波信号の供給される
入力端子となる。
t7は接地端子となる。t8はセパレーション調整用可
変抵抗器5の接続される端子となる。
次に二重差動増巾回路よりなる復調器DMについて説明
する。
Q5及びQ6はコールドエンド側の一対の増巾用トラン
ジスタであって、トランジスタQ6のベースに固定バイ
アスが与えられ、トランジスタQ5のベースが端子t2
に接続されて、これより複合ステレオ信号が供給される
ようになされている。
トランジスタQ5及びQ6の各エミツタ夫々の抵抗器6
及び7を通じて互に接続され、その接続中点が定電流用
トランジスタQ7及びこれと直列関係にある抵抗器8を
通じて接地される。
Q1乃至Q4はホットエンド側の二対の増巾用トランジ
スタであって、トランジスタQl,Q4の各ベースが端
子t6に接続され、トランジスタQ2及びQ3の各ベー
スが端子t5に接続される。
トランジスタQl,Q2の各エミツタがトランジスタQ
5の各コレクタに接続され、トランジスタQ3及びQ4
の各エミツタがトランジスタQ6のコレクタに接続され
る。
又トランジスタQ1及びQ2の各コレクタh端子t1に
接続されると共に、負荷抵抗器1を通じて端子L3に接
続される。
トランジスタQ2及びQ4の各コレクタは端子t4に接
続されると共に、負荷抵抗器2を通じて端子L3に接続
される。
次に電流供給回路ISについて説明する。
これは、マルチコレクタトランジスタQ14にて構成さ
れ、3つのコレクタの内、その一つがベースに接続され
、二つのコレクタが夫々一方がトランジスタQ1及びQ
3の各コレクタに、他方のコレクタがトランジスタQ2
及びQ4の各コレクタに接続され、エミツタが端子t3
に接続されている。
MAは主チャンネル信号用増巾回路であって、トランジ
スタQ15及びQ16を有しており、トランジスタQr
eのペースには固定バイアスが与えらわ。
トランジスタQ15のベースが端子t2に接続されて、
これより複合ステレオ信号が供給されるようになされて
いる。
トランジスタQ15 + Q16の各エミツタは夫々抵
抗器13.14を通じて互いに接続されると共に、その
接続中点が抵抗器15を通じて端子t8に接続される。
端子t8が上述のセパレーション調整用可変抵抗器5を
通じて接地される。
トランジスタQ16のコレクタは端子t3に接続され、
トランジスタQ 15のコレクタは上述の電流供給回路
■SのマルチコレクタトランジスタQ140ベースに接
続される。
次にこの第4図のステレオ復調回路の動作を説明しよう
二重差動増巾回路DMに於ではパイロットトーン方式の
複合ステレオ信号と38kHzの副搬送波信号が供給さ
れ、左及び右信号出力端子TL tTRには互いに逆
極性の副チャンネル信号即ち、左及び右信号の差信号の
電流が流れる。
他方、電流供給回路ISによって、トランジスタQ1,
Q2 ,Q3及びQ4には同じ値の直訛覗流と共に主チ
ャンネル信号に応じた交流電流も流れる。
しかも、その交流電流のレベルはセパレーション調整用
可変抵抗器5の調整によって可変せしめられる。
斯くして、これら、互いに極性を異にする副チャンネル
信号と主チャンネル信号とが加算されて、左右信号出力
端子TL及びTRに左及び右信号が復調して得られる。
この第4図の復調ステレオ回路の等価回路を第5図に示
し、第4図と対応する部分には同一符号を付す。
左信号出力端子TLはL−Rの電流の流れる電流源を通
じて接地されると共に、k(L+B)の電流の流れる電
流源を通じて電源十Bに接続される。
右信号出力端子TRは−(L−R)の電流の流れる電流
源を通じて接地されると共に、k(L十R)の電流の流
れる電流源を通じて電源十Bに接続される。
尚、L及びRは夫々左及び右信号を示し、kはセパレー
ション調整可変抵抗器5の調整に応じた係数である。
そしてこの可変抵抗器5の調整によって、kの値が可変
せしめられる。
上述せる本発明ステレオ復調回路によれば、電流供給回
路ISによって二重差動増巾回路の増巾用トランジスタ
Q1乃至Q4に同じ値の直流電流を供給するので、負荷
抵抗器1及び2を頗る大きく出来、このためステレオ復
調回路の利得を犬とすることが出来ると共に、高周波歪
の発生を押えることが出来る。
又、更に、二重差動増巾回路に流す直流電流はすべて電
流供給回路によって規定され、負荷抵抗器の抵抗値はこ
れと無関係に上述の如く頗る大きく選ぶことが出来るの
で、上述の如く、電源よりの電圧にリップルやホワイト
ノイズが重畳していても、出力端子TL ,TRにこれ
らリツプルやホワイトノイズが出力として出て、S/N
が低下するおそれは少なくなる。
又、回路構成も上述の従来例にくらべて簡単となる。
【図面の簡単な説明】
第1図は従来のステレオ復調回路の一例を示す回路図、
第2図はその等価回路を示す回路図、第3図は従来のス
テレオ復調回路の他の例を示す回路図、第4図は本発明
ステレオ復調回路の一実施例を示す回路図、第5図はそ
の等価回路を示す回路図である。 DMは二重差動増巾回路(復調器)、MAは主チャンネ
ル信号用増巾回路、■Sは電流供給回路、5はセパレー
ション調整用可変抵抗器。

Claims (1)

    【特許請求の範囲】
  1. 1 パイロットトーン方式の複合ステレオ信号がコール
    ドエンド側の一対の増巾用トランジスタの少なくとも一
    方に供給されると共に副搬送波信号がホントエンド側の
    二対の増巾用トランジスタの少なくとも一対の各ベース
    に供給される二重差動増巾回路と、同じ値の直流電流に
    上記複合ステレオ信号に基づく所望レベルの交流電流を
    重畳した電流を上記二重差動増巾回路の上記二対の増巾
    用トランジスタ夫々に供給する電流供給回路とを有し、
    上記二重差動増巾回路よりの互いに逆極性の副チャンネ
    ル信号と上記電流供給回路よりの主チャンネル信号とが
    加算されて左及び右信号が得られるようにしたことを特
    徴とするステレオ復調回路。
JP12964475A 1975-10-28 1975-10-28 ステレオフクチヨウカイロ Expired JPS587096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12964475A JPS587096B2 (ja) 1975-10-28 1975-10-28 ステレオフクチヨウカイロ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12964475A JPS587096B2 (ja) 1975-10-28 1975-10-28 ステレオフクチヨウカイロ

Publications (2)

Publication Number Publication Date
JPS5253601A JPS5253601A (en) 1977-04-30
JPS587096B2 true JPS587096B2 (ja) 1983-02-08

Family

ID=15014599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12964475A Expired JPS587096B2 (ja) 1975-10-28 1975-10-28 ステレオフクチヨウカイロ

Country Status (1)

Country Link
JP (1) JPS587096B2 (ja)

Also Published As

Publication number Publication date
JPS5253601A (en) 1977-04-30

Similar Documents

Publication Publication Date Title
JPH0414525B2 (ja)
JP3429840B2 (ja) 四象限乗算回路及びこの回路を有するfm受信機
JPH0326563B2 (ja)
EP0225332B1 (en) Balanced variable reactance circuit and method of producing the same
US4864248A (en) Amplifier arrangement with controllable gain
US3899744A (en) Transistor amplifier circuit
US4049918A (en) MPX stereo signal demodulator
US4431970A (en) Quadrature detector using a double balanced differential circuit and a constant current circuit
KR960012794B1 (ko) 스테레오 복조회로
JPS6341446B2 (ja)
JPS587096B2 (ja) ステレオフクチヨウカイロ
JPS5847108B2 (ja) ステレオ復調装置の同期検波回路
JPS6125242B2 (ja)
JPS5845861B2 (ja) ステレオフクチヨウカイロ
JPH0452661B2 (ja)
JPS58171105A (ja) 振幅変調器
US4278944A (en) Chopper type switching circuit
JPS6238333Y2 (ja)
JPH0431610B2 (ja)
JPS5911286B2 (ja) トランジスタ回路
JP3230702B2 (ja) 乗算回路
JPH0221783Y2 (ja)
JPS6221301B2 (ja)
JPS6322748Y2 (ja)
JP3258838B2 (ja) レベル制御回路