JPH0453022Y2 - - Google Patents
Info
- Publication number
- JPH0453022Y2 JPH0453022Y2 JP1987142292U JP14229287U JPH0453022Y2 JP H0453022 Y2 JPH0453022 Y2 JP H0453022Y2 JP 1987142292 U JP1987142292 U JP 1987142292U JP 14229287 U JP14229287 U JP 14229287U JP H0453022 Y2 JPH0453022 Y2 JP H0453022Y2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- via holes
- board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
〔概要〕
表面実装用プリント基板の構造に関し、
プリント基板の改造を行う際に、新たに行われ
る布線がプロービングテストを妨害しないように
予防することを目的とし、 多数のバイアホール,専用パツド及び電気部品
の端子7(以下バイアホール等と称する)が、実
質的に基板の表面と同一平面上に配置された表面
実装用プリント基板であつて、前記バイアホール
等の中で、プロービングテスト時にテスタのピン
が接触すべき個所にあるものに、基板表面から視
認可能な識別標識が付されるように構成する。
る布線がプロービングテストを妨害しないように
予防することを目的とし、 多数のバイアホール,専用パツド及び電気部品
の端子7(以下バイアホール等と称する)が、実
質的に基板の表面と同一平面上に配置された表面
実装用プリント基板であつて、前記バイアホール
等の中で、プロービングテスト時にテスタのピン
が接触すべき個所にあるものに、基板表面から視
認可能な識別標識が付されるように構成する。
本考案はコンピユータ等のプリント基板の構造
に関し、更に詳しくは、表面実装用のプリント基
板におけるバイアホールや部品端子の位置の識別
に関する。
に関し、更に詳しくは、表面実装用のプリント基
板におけるバイアホールや部品端子の位置の識別
に関する。
コンピユータ等に使用されるプリント基板に部
品を実装した後、性能検査のために、所定個所に
実装配置された部品端子に対してプロービングテ
ストが行われ、この個所における信号の波形等が
チエツクされる。このプロービングテストは、テ
ストに具えられた多数のテストピンを一斉にこれ
らの端子に接触させて自動的に行われる。
品を実装した後、性能検査のために、所定個所に
実装配置された部品端子に対してプロービングテ
ストが行われ、この個所における信号の波形等が
チエツクされる。このプロービングテストは、テ
ストに具えられた多数のテストピンを一斉にこれ
らの端子に接触させて自動的に行われる。
従来のプリント基板の多くは、電気部品3を実
装するに際し、第2図に示すように、そのリード
1を基板2の表面に配置された取付け用ホールに
挿入し、表面から僅かに先端1aを突出させた状
態で端子を形成して固定している。そのため前述
のプロービングテストも、平坦な頭部を有するテ
ストピン4をこの突出したリード1aの先端に裏
面から触れさせて行うように構成されていた。こ
のような従来型の基板においては、プリント基板
を改造するために、人手によつてプリント基板上
に導線を新たに配線した場合にも、この改造用布
線5は如何なる位置に設けられようと、突出して
いるリードの先端1aよりも低い位置にあるの
で、前述のプロービングテストを阻害することが
なかつた。
装するに際し、第2図に示すように、そのリード
1を基板2の表面に配置された取付け用ホールに
挿入し、表面から僅かに先端1aを突出させた状
態で端子を形成して固定している。そのため前述
のプロービングテストも、平坦な頭部を有するテ
ストピン4をこの突出したリード1aの先端に裏
面から触れさせて行うように構成されていた。こ
のような従来型の基板においては、プリント基板
を改造するために、人手によつてプリント基板上
に導線を新たに配線した場合にも、この改造用布
線5は如何なる位置に設けられようと、突出して
いるリードの先端1aよりも低い位置にあるの
で、前述のプロービングテストを阻害することが
なかつた。
しかし、最近のプリント基板は、軽薄短小化の
趨勢のために、部品を表面実装する方式に変わり
つつある。第3図に示すように、この方式による
と部品のリード1は裏面側に突出することなく、
表面側にこれと実質的に同一内面に偏平な端子7
として配置され、プロービングテストは、これら
の端子7やプリント回路同士を接続する多数のバ
イアホール8の中の所定のものに対して行われる
ように構成されている。又、同じく表面側にはプ
ロービングテスト専用の背の低いパツト6も設ら
れている。
趨勢のために、部品を表面実装する方式に変わり
つつある。第3図に示すように、この方式による
と部品のリード1は裏面側に突出することなく、
表面側にこれと実質的に同一内面に偏平な端子7
として配置され、プロービングテストは、これら
の端子7やプリント回路同士を接続する多数のバ
イアホール8の中の所定のものに対して行われる
ように構成されている。又、同じく表面側にはプ
ロービングテスト専用の背の低いパツト6も設ら
れている。
上述の表面実装型プリント基板に対して改造用
の布線を施した場合、第3図に示すように、これ
らの布線4は往々にして、基板表面から突出する
ことなく配置されている前記テスト用の部品端子
7,専用パツド6,バイアホール8の上を通つて
配線される可能性がある。このような場合には、
プロービングテストの際、当然テストピン4がこ
の布線5に妨害されて端子等にアクセスできず、
所望のテストが実施できない欠点があつた。
の布線を施した場合、第3図に示すように、これ
らの布線4は往々にして、基板表面から突出する
ことなく配置されている前記テスト用の部品端子
7,専用パツド6,バイアホール8の上を通つて
配線される可能性がある。このような場合には、
プロービングテストの際、当然テストピン4がこ
の布線5に妨害されて端子等にアクセスできず、
所望のテストが実施できない欠点があつた。
本考案はこのような従来技術の問題点を解決す
ることを目的とし、改造用布線を施した場合にも
プロービングテストが円滑に実施可能な基板の構
造を提供するものである。
ることを目的とし、改造用布線を施した場合にも
プロービングテストが円滑に実施可能な基板の構
造を提供するものである。
本考案は、多数のバイアホール,専用パツト及
び電気部品の端子(以下バイアホール等と称す
る)が、実質的に基板の表面と同一平面上に配置
された表面実装用プリント基板であつて、前記バ
イアホール等の中で、プロービングテスト時にテ
スタのピンが接触すべき個所にあるものに、基板
表面から視認可能な識別標識が付されたことを特
徴とするプリント基板の構造である。
び電気部品の端子(以下バイアホール等と称す
る)が、実質的に基板の表面と同一平面上に配置
された表面実装用プリント基板であつて、前記バ
イアホール等の中で、プロービングテスト時にテ
スタのピンが接触すべき個所にあるものに、基板
表面から視認可能な識別標識が付されたことを特
徴とするプリント基板の構造である。
以下、図面に示す好適例に基づいて、本考案を
更に詳細に説明する。
更に詳細に説明する。
第1図は、本考案を適用した表面実装用プリン
ト基板の平面図の一部を示す。公知のように、基
板2の表面には随所にプリント配線同士を接続す
るための多数のバイアホール8が配置され、又、
電気部品3がそのリード1を基板表面の端子7に
固定されて実装されている。更にプロービングテ
スト専用パツト6も設けられている。これらのバ
イアホール,端子並びにパツト(以下、バイアホ
ール等と称する)は前述の通り基板の表面と実質
的に同一面内に、即ち、表面から殆ど突出しない
状態で配置されている。
ト基板の平面図の一部を示す。公知のように、基
板2の表面には随所にプリント配線同士を接続す
るための多数のバイアホール8が配置され、又、
電気部品3がそのリード1を基板表面の端子7に
固定されて実装されている。更にプロービングテ
スト専用パツト6も設けられている。これらのバ
イアホール,端子並びにパツト(以下、バイアホ
ール等と称する)は前述の通り基板の表面と実質
的に同一面内に、即ち、表面から殆ど突出しない
状態で配置されている。
本考案においては、この基板2の改造に際し
て、新たな布線5がプロービングテスト用に必要
なバイアホール等と干渉しない位置に配置される
ように、作業者の注意を喚起する識別標識10を
所定のバイアホール8,パツト6並びに端子7に
付したものである。この標識10は基板2の表面
から視認できるような明確なものであることが必
要で、例えば、○,△,□等の信号や、赤,青等
の色分けが利用される。
て、新たな布線5がプロービングテスト用に必要
なバイアホール等と干渉しない位置に配置される
ように、作業者の注意を喚起する識別標識10を
所定のバイアホール8,パツト6並びに端子7に
付したものである。この標識10は基板2の表面
から視認できるような明確なものであることが必
要で、例えば、○,△,□等の信号や、赤,青等
の色分けが利用される。
改造用布線を設置する場合、作業者はこの標識
10を確認して、布線がこの標識の付されたバイ
アホール等の上を通ることを避けるように留意し
て配線を行えばよい。
10を確認して、布線がこの標識の付されたバイ
アホール等の上を通ることを避けるように留意し
て配線を行えばよい。
このように留意して配線されたプリント基板2
は、プロービングテストに必要な個所には改造用
布線5が設けられていないので、テスタのピンは
妨害されることなく所定のバイアホール等にアク
セス可能となる。
は、プロービングテストに必要な個所には改造用
布線5が設けられていないので、テスタのピンは
妨害されることなく所定のバイアホール等にアク
セス可能となる。
本考案によれば、プロービングテストに必要な
バイアホール等の位置が識別標識によつて他のも
のと一見して区別されているので、作業者はこれ
を避けて改造布線を行うことができる。これによ
つて、従来、しばしば生じていた改造布線による
プロービングテストに対する干渉が防止でき、円
滑なテストが行える。
バイアホール等の位置が識別標識によつて他のも
のと一見して区別されているので、作業者はこれ
を避けて改造布線を行うことができる。これによ
つて、従来、しばしば生じていた改造布線による
プロービングテストに対する干渉が防止でき、円
滑なテストが行える。
第1図は本考案によるプリント基板の部分平面
図、第2図は従来のプロービングテストの一方法
を示す側面図、第3図は従来の表面実装型プリン
ト基板における改造用布線によるプロービングテ
ストの妨害状況を示す側面図である。 1……リード、2……プリント基板、3……電
気部品、4……テストピン、5……改造用布線、
6……専用パツト、7……端子、8……バイアホ
ール、10……識別標識。
図、第2図は従来のプロービングテストの一方法
を示す側面図、第3図は従来の表面実装型プリン
ト基板における改造用布線によるプロービングテ
ストの妨害状況を示す側面図である。 1……リード、2……プリント基板、3……電
気部品、4……テストピン、5……改造用布線、
6……専用パツト、7……端子、8……バイアホ
ール、10……識別標識。
Claims (1)
- 多数のバイアホール8,専用パツド6及び電気
部品3の端子7(以下バイアホール等と称する)
が、実質的に基板2の表面と同一平面上に配置さ
れた表面実装用プリント基板であつて、前記バイ
アホール等8,6,7の中で、プロービングテス
ト時にテスタのピンが接触すべき個所にあるもの
に、基板2表面から視認可能な識別標識10が付
されたことを特徴とするプリント基板の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987142292U JPH0453022Y2 (ja) | 1987-09-19 | 1987-09-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987142292U JPH0453022Y2 (ja) | 1987-09-19 | 1987-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6448064U JPS6448064U (ja) | 1989-03-24 |
| JPH0453022Y2 true JPH0453022Y2 (ja) | 1992-12-14 |
Family
ID=31408116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987142292U Expired JPH0453022Y2 (ja) | 1987-09-19 | 1987-09-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453022Y2 (ja) |
-
1987
- 1987-09-19 JP JP1987142292U patent/JPH0453022Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6448064U (ja) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0453022Y2 (ja) | ||
| JPH04303988A (ja) | 印刷配線板 | |
| JPS63241983A (ja) | 回路配線基板 | |
| JPS6380595A (ja) | プリント配線板 | |
| JPH02237091A (ja) | 印刷配線板 | |
| JP2543126B2 (ja) | 基板間の電気的コネクト構造 | |
| JPH04170081A (ja) | 印刷配線板 | |
| JP2594048Y2 (ja) | Lsiテスタ | |
| JPS6112699Y2 (ja) | ||
| JPH04221884A (ja) | プリント基板 | |
| JPH01155681A (ja) | 印刷配線基板装置 | |
| JP2926759B2 (ja) | 半導体集積回路測定治具 | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPS60259971A (ja) | 印刷回路基板の検査方法 | |
| JPS59150489A (ja) | 印刷配線板の合否判定方法 | |
| JPS6286787A (ja) | 面付実装用プリント基板 | |
| JPH01121876U (ja) | ||
| JPH0269682A (ja) | 測定用接続基板 | |
| JPS61222194A (ja) | 電子部品 | |
| JPH07221428A (ja) | 面実装用基板への接続構造 | |
| JPH04192535A (ja) | 半導体装置 | |
| JPH06268105A (ja) | 部品パッケージの構造、および、部品パッケージを用いた電子回路の製造方法 | |
| JPS63175459A (ja) | 高密度多層配線基板実装構造 | |
| JPS62117284A (ja) | 電気装置構造 | |
| JPH01236638A (ja) | 半導体チップ用テープキャリア及びそれを用いた半導体装置の製造方法 |