JPH0453068Y2 - - Google Patents
Info
- Publication number
- JPH0453068Y2 JPH0453068Y2 JP1986195546U JP19554686U JPH0453068Y2 JP H0453068 Y2 JPH0453068 Y2 JP H0453068Y2 JP 1986195546 U JP1986195546 U JP 1986195546U JP 19554686 U JP19554686 U JP 19554686U JP H0453068 Y2 JPH0453068 Y2 JP H0453068Y2
- Authority
- JP
- Japan
- Prior art keywords
- window
- window function
- signal
- linear pcm
- pcm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
この考案は、デルタシグマ変調された信号を、
リニアPCM信号に変換する際に用いて好適なデ
シメイシヨン回路に関する。
リニアPCM信号に変換する際に用いて好適なデ
シメイシヨン回路に関する。
「従来の技術」
アナログ／デジタル変換技術の一つとして、デ
ルタシグマ変調が知られている。
ルタシグマ変調が知られている。
第４図は、デルタシグマ変調回路の構成を示す
ブロツク図であり、図において、１は入力アナロ
グ信号SXと帰還量子化信号（＋Ｖ／−Ｖ）の偏
差を積分する積分回路である。２は高速のクロツ
ク信号ckl（１〜4MHz）で動作する比較回路であ
り、積分回路の出力信号が負のときは“０”信
号、正のときは“１”信号をＡ／Ｄ変換信号SYと
して出力する。また、比較回路２は、積分回路１
の出力信号極性の正負により、Ａ／Ｄ変換する信
号の最大のレベルである＋Ｖあるいは−Ｖを量子
化信号として偏差検出点３に帰還する。上記回路
構成によれば、帰還される量子化信号の平均電力
がアナログ入力信号SXの平均電力と等しくなる。
この場合、デルタシグマ変調回路は、１ビツトの
Ａ／Ｄコンバータと考えることができる。
ブロツク図であり、図において、１は入力アナロ
グ信号SXと帰還量子化信号（＋Ｖ／−Ｖ）の偏
差を積分する積分回路である。２は高速のクロツ
ク信号ckl（１〜4MHz）で動作する比較回路であ
り、積分回路の出力信号が負のときは“０”信
号、正のときは“１”信号をＡ／Ｄ変換信号SYと
して出力する。また、比較回路２は、積分回路１
の出力信号極性の正負により、Ａ／Ｄ変換する信
号の最大のレベルである＋Ｖあるいは−Ｖを量子
化信号として偏差検出点３に帰還する。上記回路
構成によれば、帰還される量子化信号の平均電力
がアナログ入力信号SXの平均電力と等しくなる。
この場合、デルタシグマ変調回路は、１ビツトの
Ａ／Ｄコンバータと考えることができる。
このデルタシグマ変調回路の出力信号は、高い
クロツクレート（１〜4MHz）であるため、この
ままでは、後段の回路における処理が大変であ
る。そこで、デルタシグマ変調回路の後には、そ
の出力信号の低速のリニアPCM信号に変換する
デシメイシヨン回路が設けられ、ここで、10KHz
程度のリニアPCM信号に変換される。
クロツクレート（１〜4MHz）であるため、この
ままでは、後段の回路における処理が大変であ
る。そこで、デルタシグマ変調回路の後には、そ
の出力信号の低速のリニアPCM信号に変換する
デシメイシヨン回路が設けられ、ここで、10KHz
程度のリニアPCM信号に変換される。
第５図は、従来のデシメイシヨン回路の構成を
示すブロツク図であり、図において５は、信号SY
が“１”信号のとき開、“０”信号のとき閉とな
るゲートである。このゲートには重み関数発生回
路６から高速クロツクcklに同期して三角窓関数
（第６図ニ）の各値が順次供給されるようになつ
ており、開状態のときは窓関数の値が出力され、
閉状態のときは“０”信号が出力されるようにな
つている。ゲート５の出力信号はアキユームレー
タ７とデイレイ８からなる帰還ループにより所定
周期毎に累算され、これにより、リニアなPCM
信号Szが作成される。この場合、アキユームレー
タ７およびデイレイ８の累算周期は、リセツト信
号Ｒ（第６図ハ参照）の周期により決定され、ま
た、重み関数発生部６はリセツト信号Ｒの周期毎
に窓関数を出力するようになつている。
示すブロツク図であり、図において５は、信号SY
が“１”信号のとき開、“０”信号のとき閉とな
るゲートである。このゲートには重み関数発生回
路６から高速クロツクcklに同期して三角窓関数
（第６図ニ）の各値が順次供給されるようになつ
ており、開状態のときは窓関数の値が出力され、
閉状態のときは“０”信号が出力されるようにな
つている。ゲート５の出力信号はアキユームレー
タ７とデイレイ８からなる帰還ループにより所定
周期毎に累算され、これにより、リニアなPCM
信号Szが作成される。この場合、アキユームレー
タ７およびデイレイ８の累算周期は、リセツト信
号Ｒ（第６図ハ参照）の周期により決定され、ま
た、重み関数発生部６はリセツト信号Ｒの周期毎
に窓関数を出力するようになつている。
上述のように窓関数を用いてリニアPCM信号
化するのは、デルタシグマ変調信号からリニア
PCM信号に変換する際サンプリング周波数が
１／Ｎ（Ｎ＝デルタシグマ変調信号のクロツク／
リニアPCM信号のクロツク）になることにより
発生する折り返し歪み等の高周波雑音を除去する
ためである。
化するのは、デルタシグマ変調信号からリニア
PCM信号に変換する際サンプリング周波数が
１／Ｎ（Ｎ＝デルタシグマ変調信号のクロツク／
リニアPCM信号のクロツク）になることにより
発生する折り返し歪み等の高周波雑音を除去する
ためである。
「考案が解決しようとする問題点」
ところで、上述した従来のデシメイシヨン回路
においては、窓関数として三角窓を用いているの
で、その出力信号のスペクトラムは第７図に示す
ようになり、副極の減衰量は−27dB程度となつ
た。この結果、従来のデシメイシヨン回路とデル
タシグマ変調回路とを組み合わせてＡ／Ｄコンバ
ータを構成したとすると、有効に使えるビツト数
は、４〜５ビツト程度となり、とても実用には耐
え得なかつた。
においては、窓関数として三角窓を用いているの
で、その出力信号のスペクトラムは第７図に示す
ようになり、副極の減衰量は−27dB程度となつ
た。この結果、従来のデシメイシヨン回路とデル
タシグマ変調回路とを組み合わせてＡ／Ｄコンバ
ータを構成したとすると、有効に使えるビツト数
は、４〜５ビツト程度となり、とても実用には耐
え得なかつた。
この考案は、上述した事情に鑑みてなされたも
ので、デルタシグマ変調回路との組み合わせによ
りＡ／Ｄコンバータを構成する際において、実用
に耐え得る有効ビツト数を得ることができるデシ
メイシヨン回路を提供することを目的としてい
る。
ので、デルタシグマ変調回路との組み合わせによ
りＡ／Ｄコンバータを構成する際において、実用
に耐え得る有効ビツト数を得ることができるデシ
メイシヨン回路を提供することを目的としてい
る。
「問題点を解決するための手段」
この考案は、上記問題点を解決するために、出
力リニアPCM信号の発生周期と同一周期を有す
る窓関数を窓関数発生部によつて発生し、この窓
関数とデルタシグマ変調された入力リニアPCM
信号とを乗じて累算することにより、前記入力リ
ニアPCM信号を前記出力リニアPCM信号に変換
するデシメイシヨン回路において、前記窓関数発
生部として副極の減衰量が三角窓よりも大きい窓
関数を発生するものを用いたことを特徴としてい
る。
力リニアPCM信号の発生周期と同一周期を有す
る窓関数を窓関数発生部によつて発生し、この窓
関数とデルタシグマ変調された入力リニアPCM
信号とを乗じて累算することにより、前記入力リ
ニアPCM信号を前記出力リニアPCM信号に変換
するデシメイシヨン回路において、前記窓関数発
生部として副極の減衰量が三角窓よりも大きい窓
関数を発生するものを用いたことを特徴としてい
る。
「作用」
デルタシグマ変調された信号に、副極の減衰量
が大きな窓関数が乗じられるので、好調波雑音が
抑制され、これにより、Ａ／Ｄコンバータを構成
した際の有効ビツト数を多くとることができる。
が大きな窓関数が乗じられるので、好調波雑音が
抑制され、これにより、Ａ／Ｄコンバータを構成
した際の有効ビツト数を多くとることができる。
「実施例」
以下、図面を参照してこの考案の実施例につい
て説明する。
て説明する。
第１図は、この考案の一実施例の構成を示すブ
ロツク図であり、前述した第４図、第５図の各部
と対応する部分には同一の符号を付し、その説明
省略する。
ロツク図であり、前述した第４図、第５図の各部
と対応する部分には同一の符号を付し、その説明
省略する。
第１図において、１０はブラツクマンハリス窓
発生部であり、第２図に示すようなブラツクマン
ハリス窓の各値を高速クロツクcklのタイミング
に同期して発生する。また、ブラツクマンハリス
窓発生部１０は、リセツト信号Ｒ（第６図ハ参照）
の周期毎に繰り返して窓関数を発生する。
発生部であり、第２図に示すようなブラツクマン
ハリス窓の各値を高速クロツクcklのタイミング
に同期して発生する。また、ブラツクマンハリス
窓発生部１０は、リセツト信号Ｒ（第６図ハ参照）
の周期毎に繰り返して窓関数を発生する。
上記構成によれば、出力信号SZのスペクトラム
は第３図に示すようになり、副極の減衰量は−
67dB以上となる。したがつて、第１図に示すデ
シメイシヨン回路とデルタシグマ変調回路とを組
み合わせてＡ／Ｄコンバータを構成した場合おい
ては、最大値から67dB以上減衰するまでは高調
波雑音が混入しないから、11〜12ビツト程度まで
有効に使用することができる。
は第３図に示すようになり、副極の減衰量は−
67dB以上となる。したがつて、第１図に示すデ
シメイシヨン回路とデルタシグマ変調回路とを組
み合わせてＡ／Ｄコンバータを構成した場合おい
ては、最大値から67dB以上減衰するまでは高調
波雑音が混入しないから、11〜12ビツト程度まで
有効に使用することができる。
なお、上記実施例においては、窓関数としてブ
ラツクマンハリス窓を用いたが、これに代えて、
ハミング窓、ブラツクマン窓等を使用してもよ
い。この場合の減衰量は、前者が−43dB、後者
が−58dBである。
ラツクマンハリス窓を用いたが、これに代えて、
ハミング窓、ブラツクマン窓等を使用してもよ
い。この場合の減衰量は、前者が−43dB、後者
が−58dBである。
上記実施例に使用して好適なハミング窓、ブラ
ツクマン窓およびブラツクマンハリス窓は、下記
式(1)〜(3)によつて各々定義される。
ツクマン窓およびブラツクマンハリス窓は、下記
式(1)〜(3)によつて各々定義される。
＜ハミング窓＞
ω（ｎ）＝0.54348−0.45652・COS｛2πn／（Ｎ−
１）｝ ……(1) ＜ブラツクマン窓＞ ω（ｎ）＝0.42659−0.49656・COS｛2πn／（Ｎ−
１）｝ ＋0.07685・COS｛4πn／（Ｎ−１）｝ ……(2) ＜ブラツクマンハリス窓＞ ω（ｎ）＝0.35875−0.48829・COS｛2πn／（Ｎ−
１）｝ ＋0.14128・COS｛4πn／（Ｎ−１）｝ −0.01168・COS｛6πn／（Ｎ−１）｝ ……(3) 上記式(1)〜(3)において、Ｎは整数定数のであ
る。また、ｎは時間経過に対応した整数の変数で
ある。
１）｝ ……(1) ＜ブラツクマン窓＞ ω（ｎ）＝0.42659−0.49656・COS｛2πn／（Ｎ−
１）｝ ＋0.07685・COS｛4πn／（Ｎ−１）｝ ……(2) ＜ブラツクマンハリス窓＞ ω（ｎ）＝0.35875−0.48829・COS｛2πn／（Ｎ−
１）｝ ＋0.14128・COS｛4πn／（Ｎ−１）｝ −0.01168・COS｛6πn／（Ｎ−１）｝ ……(3) 上記式(1)〜(3)において、Ｎは整数定数のであ
る。また、ｎは時間経過に対応した整数の変数で
ある。
第８図にハミング窓W1、ブラツクマン窓W2、
ブラツクマンハリス窓W3を各々示す。これらは、
Ｎ＝102である場合について、上記式(1)〜(3)を用
いて各窓関数ω（ｎ）の値を演算し、その結果を
プロツトしたものである。
ブラツクマンハリス窓W3を各々示す。これらは、
Ｎ＝102である場合について、上記式(1)〜(3)を用
いて各窓関数ω（ｎ）の値を演算し、その結果を
プロツトしたものである。
「考案の効果」
以上説明したように、この考案によれば、出力
リニアPCM信号の発生周期と同一周期を有する
窓関数を窓関数発生部によつて発生し、この窓関
数とデルタシグマ変調された入力リニアPCM信
号とを乗じて累算することにより、前記入力リニ
アPCM信号を前記出力リニアPCM信号に変換す
るデシメイシヨン回路において、前記窓関数発生
部として副極の減衰量が三角窓よりも大きい窓関
数を発生するものを用いたので、高調波雑音を著
しく抑制することができ、Ａ／Ｄコンバータを構
成した際に実用性あるものとすることができる。
リニアPCM信号の発生周期と同一周期を有する
窓関数を窓関数発生部によつて発生し、この窓関
数とデルタシグマ変調された入力リニアPCM信
号とを乗じて累算することにより、前記入力リニ
アPCM信号を前記出力リニアPCM信号に変換す
るデシメイシヨン回路において、前記窓関数発生
部として副極の減衰量が三角窓よりも大きい窓関
数を発生するものを用いたので、高調波雑音を著
しく抑制することができ、Ａ／Ｄコンバータを構
成した際に実用性あるものとすることができる。
第１図はこの考案の一実施例の構成を示すブロ
ツク図、第２図は同実施例において用いるブラツ
クマンナリス窓を示す波形図、第３図は同実施例
のデシメイシヨン回路で用いられるブラツクマン
ハリス窓のスペクトラムを示す特性図、第４図は
デルタシグマ変調回路の構成を示すブロツク図、
第５図は従来のデシメイシヨン回路の構成を示す
ブロツク図、第６図は従来のデシメイシヨン回路
の各部の波形を示す波形図、第７図は従来のデシ
メイシヨン回路で用いられる三角波形窓のスペク
トラムを示す特性図、第８図はこの考案に適用し
て好適なハミング窓、ブラツクマン窓およびブラ
ツクマンハリス窓を示す図である。 １０……ブラツクマンハリス窓発生部（窓関数
発生部）。
ツク図、第２図は同実施例において用いるブラツ
クマンナリス窓を示す波形図、第３図は同実施例
のデシメイシヨン回路で用いられるブラツクマン
ハリス窓のスペクトラムを示す特性図、第４図は
デルタシグマ変調回路の構成を示すブロツク図、
第５図は従来のデシメイシヨン回路の構成を示す
ブロツク図、第６図は従来のデシメイシヨン回路
の各部の波形を示す波形図、第７図は従来のデシ
メイシヨン回路で用いられる三角波形窓のスペク
トラムを示す特性図、第８図はこの考案に適用し
て好適なハミング窓、ブラツクマン窓およびブラ
ツクマンハリス窓を示す図である。 １０……ブラツクマンハリス窓発生部（窓関数
発生部）。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 出力リニアPCM信号の発生周期と同一周期
を有する窓関数を窓関数発生部によつて発生
し、この窓関数とデルタシグマ変調された入力
リニアPCM信号とを乗じて累算することによ
り、前記入力リニアPCM信号を前記出力リニ
アPCM信号に変換するデシメイシヨン回路に
おいて、 前記窓関数発生部として副極の減衰量が三角
窓よりも大きい窓関数を発生するものを用いた
ことを特徴とするデシメイシヨン回路。 (2) 前記窓関数発生部はブラツクマンハリス窓を
発生するものであることを特徴とする特許請求
の範囲第１項記載のデシメイシヨン回路。 (3) 前記窓関数発生部はハミング窓を発生するも
のであることを特徴とする特許請求の範囲第１
項記載のデシメイシヨン回路。 (4) 前記窓関数発生部はブラツクマン窓を発生す
るものであることを特徴とする特許請求の範囲
第１項記載のデシメイシヨン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986195546U JPH0453068Y2 (ja) | 1986-12-19 | 1986-12-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986195546U JPH0453068Y2 (ja) | 1986-12-19 | 1986-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399436U JPS6399436U (ja) | 1988-06-28 |
| JPH0453068Y2 true JPH0453068Y2 (ja) | 1992-12-14 |
Family
ID=31153534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986195546U Expired JPH0453068Y2 (ja) | 1986-12-19 | 1986-12-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453068Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2505578A1 (fr) * | 1981-05-07 | 1982-11-12 | Enertec | Filtres de decimation |
-
1986
- 1986-12-19 JP JP1986195546U patent/JPH0453068Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6399436U (ja) | 1988-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5793726A (en) | A/d converter | |
| JPH0453068Y2 (ja) | ||
| JPH0430832Y2 (ja) | ||
| US4025852A (en) | Method and arrangement for controlling delta modulator idle-channel noise | |
| JPS62112222U (ja) | ||
| JPS63257331A (ja) | Ｄ／ａ変換装置 | |
| JPS568922A (en) | A-d converting circuit | |
| JPH0295024A (ja) | マルチプレクサ付σ△変調形ａ／ｄ変換器 | |
| JPS5926688Y2 (ja) | 信号変換装置 | |
| RU93029194A (ru) | Аналого-цифровой преобразователь | |
| JP3001238B2 (ja) | 電力量計 | |
| JP2525218B2 (ja) | 積分回路 | |
| JP2581826Y2 (ja) | デルタシグマａ／ｄ変換回路 | |
| JP2525979Y2 (ja) | 簡易形デジタルフィルタ | |
| JPH03109173U (ja) | ||
| JPH061864B2 (ja) | 音声信号処理回路 | |
| JPS5590133A (en) | Pulse-width modulator | |
| RU97109716A (ru) | Способ и устройство преобразования аналоговых сигналов | |
| SU1689973A1 (ru) | Функциональный преобразователь | |
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 | |
| RU1817245C (ru) | Цифроаналоговый преобразователь | |
| SU836791A1 (ru) | Способ преобразовани кода в посто нныйСигНАл | |
| SU982193A1 (ru) | Устройство дельта-модул ции с двойным интегрированием | |
| SCHLEIFER | Digital to analog and analog to digital conversion using pulse duration modulation(DIGITAL-ANALOG- UND ANALOG-DIGITAL-WANDLUNG MIT HILFE PULS-DAUER-MODULATION)(Ph. D. Thesis) | |
| JPS5962217A (ja) | 信号処理装置 |