JPH0453155B2 - - Google Patents
Info
- Publication number
- JPH0453155B2 JPH0453155B2 JP58220840A JP22084083A JPH0453155B2 JP H0453155 B2 JPH0453155 B2 JP H0453155B2 JP 58220840 A JP58220840 A JP 58220840A JP 22084083 A JP22084083 A JP 22084083A JP H0453155 B2 JPH0453155 B2 JP H0453155B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- data
- data stream
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、デイジタルのカラー信号を発生する
信号処理装置を有するテレビジヨン受像機に関す
る。
信号処理装置を有するテレビジヨン受像機に関す
る。
デイジタル・テレビジヨン受像機において、ア
ナログ・ベースバンド・ビデオ信号は、アナロ
グ・デイジタル変換器によつて標本化され、標本
化されたサンプルはデイジタル・サンプルに変換
される。このデイジタル・サンプルは、分離され
たルミナンスおよびクロミナンス情報を表わすデ
イジタル信号を発生するようにデイジタルくし型
フイルタで処理される。次いで、信号を含んでい
るデイジタルのルミナンスおよびクロミナンス情
報は、ＩおよびＱ信号およびデイジタルのルミナ
ンスすなわちＹ信号のようなデイジタルのカラー
混合信号を発生するために、デイジタル信号処理
回路の各々のチヤネルで処理される。
ナログ・ベースバンド・ビデオ信号は、アナロ
グ・デイジタル変換器によつて標本化され、標本
化されたサンプルはデイジタル・サンプルに変換
される。このデイジタル・サンプルは、分離され
たルミナンスおよびクロミナンス情報を表わすデ
イジタル信号を発生するようにデイジタルくし型
フイルタで処理される。次いで、信号を含んでい
るデイジタルのルミナンスおよびクロミナンス情
報は、ＩおよびＱ信号およびデイジタルのルミナ
ンスすなわちＹ信号のようなデイジタルのカラー
混合信号を発生するために、デイジタル信号処理
回路の各々のチヤネルで処理される。
従来、Ｒ，ＧおよびＢのアナログ信号のような
アナログの受像管駆動信号を発生させるために、
Ｉ，ＱおよびＹのデイジタル信号をデイジタルア
ナログ変換器に供給して対応するアナログのＩ，
ＱおよびＹ信号を発生させていた。次いで、これ
らのアナログ信号を増幅し、抵抗マトリツクスで
マトリツクス処理を行ない、カラー受像管のカソ
ードを駆動するのに必要なアナログのＲ，Ｇおよ
びＢ信号を発生させていた。
アナログの受像管駆動信号を発生させるために、
Ｉ，ＱおよびＹのデイジタル信号をデイジタルア
ナログ変換器に供給して対応するアナログのＩ，
ＱおよびＹ信号を発生させていた。次いで、これ
らのアナログ信号を増幅し、抵抗マトリツクスで
マトリツクス処理を行ない、カラー受像管のカソ
ードを駆動するのに必要なアナログのＲ，Ｇおよ
びＢ信号を発生させていた。
本発明の１つの特徴は、例えば、Ｒ，Ｇおよび
Ｂの駆動信号のようなアナログ駆動信号を表わす
デイジタル信号を発生させるために、Ｉ，Ｑおよ
びＹの段を越えて、デイジタル信号を含んでいる
カラーおよびルミナンスをデイジタル的に処理す
るデイジタル信号処理回路を設けたことである。
デイジタルのＲ，ＧおよびＢ信号が発生された
後、アナログ領域への変換はデイジタル・アナロ
グ変換器によつて行なわれる。
Ｂの駆動信号のようなアナログ駆動信号を表わす
デイジタル信号を発生させるために、Ｉ，Ｑおよ
びＹの段を越えて、デイジタル信号を含んでいる
カラーおよびルミナンスをデイジタル的に処理す
るデイジタル信号処理回路を設けたことである。
デイジタルのＲ，ＧおよびＢ信号が発生された
後、アナログ領域への変換はデイジタル・アナロ
グ変換器によつて行なわれる。
本発明の原理に従つて構成されるテレビジヨン
受像機は、画像を表示するためのアナログ信号
を、デイジタル的に供給される情報信号から発生
させるデイジタル信号処理回路を含んでいる。２
進符号化デイジタル・サンプルは、第１のデー
タ・ストリームを発生させるために、第１の速度
で動作する第１の処理回路によつて処理される。
また、該デイジタル・サンプルは、第２のデー
タ・ストリームを発生させるために、第１の速度
よりも速い第２の速度で動作する第２の処理回路
によつて処理される。補間器が補間信号を前記第
１のデータ・ストリームに挿入し、第２の（速い
方の）データ速度を有する、変形された第１のデ
ータ・ストリームを発生させる。結合手段が、変
形された第１のデータ・ストリームおよび第２の
データ・ストリームを結合させて出力データ・ス
トリームを発生させる。アナログ・デイジタル変
換器は、前記出力データ・ストリームから、画像
を画像表示装置に表示させるためのアナログ信号
を発生させる。
受像機は、画像を表示するためのアナログ信号
を、デイジタル的に供給される情報信号から発生
させるデイジタル信号処理回路を含んでいる。２
進符号化デイジタル・サンプルは、第１のデー
タ・ストリームを発生させるために、第１の速度
で動作する第１の処理回路によつて処理される。
また、該デイジタル・サンプルは、第２のデー
タ・ストリームを発生させるために、第１の速度
よりも速い第２の速度で動作する第２の処理回路
によつて処理される。補間器が補間信号を前記第
１のデータ・ストリームに挿入し、第２の（速い
方の）データ速度を有する、変形された第１のデ
ータ・ストリームを発生させる。結合手段が、変
形された第１のデータ・ストリームおよび第２の
データ・ストリームを結合させて出力データ・ス
トリームを発生させる。アナログ・デイジタル変
換器は、前記出力データ・ストリームから、画像
を画像表示装置に表示させるためのアナログ信号
を発生させる。
〔実施例の説明〕
図において、複数ビツトのデイジタル信号は太
い線で表わされ、単一ビツトのデイジタル信号お
よびアナログ信号は細い線で表わされる。
い線で表わされ、単一ビツトのデイジタル信号お
よびアナログ信号は細い線で表わされる。
第１図に示されるようなデイジタル・テレビジ
ヨン・システムでは、通常のビデオ検波器２４に
よつてアナログの複合ビデオ信号が発生される。
この複合ビデオ信号はアナログ・デイジタル変換
器（以下「AD変換器」という）２５の入力に供
給される。AD変換器２５は複合ビデオ信号を
4SCに等しい速度で標本化し、ビデオ信号のデイ
ジタル・サンプルを発生する。ここで、SCは色
副搬送波基準周波数である。各々のデイジタル・
サンプルは、例えば、２の補数記号法で表わされ
た８ビツトの２進符号語で構成される。従つて、
アナログ・ビデオ信号は、256個の離散レベルの
中のどれか１つに量子化される。クロツク発生器
２７から4SCの標本化クロツク信号がAD変換器
２５に供給され、AD変換器２５は複合ビデオ信
号中に含まれているカラーバースト信号に実質上
同期しているアナログ・ビデオ信号を標本化す
る。
ヨン・システムでは、通常のビデオ検波器２４に
よつてアナログの複合ビデオ信号が発生される。
この複合ビデオ信号はアナログ・デイジタル変換
器（以下「AD変換器」という）２５の入力に供
給される。AD変換器２５は複合ビデオ信号を
4SCに等しい速度で標本化し、ビデオ信号のデイ
ジタル・サンプルを発生する。ここで、SCは色
副搬送波基準周波数である。各々のデイジタル・
サンプルは、例えば、２の補数記号法で表わされ
た８ビツトの２進符号語で構成される。従つて、
アナログ・ビデオ信号は、256個の離散レベルの
中のどれか１つに量子化される。クロツク発生器
２７から4SCの標本化クロツク信号がAD変換器
２５に供給され、AD変換器２５は複合ビデオ信
号中に含まれているカラーバースト信号に実質上
同期しているアナログ・ビデオ信号を標本化す
る。
同期分散器２８は、ビデオ検波器２４によつて
供給されるアナログ・ビデオ信号に応答し、アナ
ログ信号線ＨおよびＶを介して偏向ユニツト３３
にそれぞれ供給される水平および垂直の同期パル
スを発生する。偏向ユニツト３３は、カラー受像
管３５の偏向巻線に水平および垂直の偏向信号を
供給する。
供給されるアナログ・ビデオ信号に応答し、アナ
ログ信号線ＨおよびＶを介して偏向ユニツト３３
にそれぞれ供給される水平および垂直の同期パル
スを発生する。偏向ユニツト３３は、カラー受像
管３５の偏向巻線に水平および垂直の偏向信号を
供給する。
AD変換器２５によつて発生される、デイジタ
ル化されたビデオ信号のサンプルは、4SCのクロ
ツクパルスにより制御されるデイジタルくし型フ
イルタ２６の入力に供給される。くし型フイルタ
２６は、分離されたデイジタル・ルミナンス信号
Y′を発生し、該信号Y′は4SCの速度でクロツク制
御されるルミナンス信号処理回路３２に供給され
る。ルミナンス信号処理回路３２はデイジタル化
されたルミナンス信号Y′を受け取り、第１図に
は図示されていないが、視聴者によつて制御され
るコントラスト制御のような各種の制御信号入力
に従つて処理し、ルミナンス信号処理回路の複数
ビツトの出力データ線に処理されたルミナンス信
号Ｙを発生する。
ル化されたビデオ信号のサンプルは、4SCのクロ
ツクパルスにより制御されるデイジタルくし型フ
イルタ２６の入力に供給される。くし型フイルタ
２６は、分離されたデイジタル・ルミナンス信号
Y′を発生し、該信号Y′は4SCの速度でクロツク制
御されるルミナンス信号処理回路３２に供給され
る。ルミナンス信号処理回路３２はデイジタル化
されたルミナンス信号Y′を受け取り、第１図に
は図示されていないが、視聴者によつて制御され
るコントラスト制御のような各種の制御信号入力
に従つて処理し、ルミナンス信号処理回路の複数
ビツトの出力データ線に処理されたルミナンス信
号Ｙを発生する。
また、くし型フイルタ２６は分離されたデイジ
タル・クロミナンス信号C′を発生し、該信号C′は
4SCの速度でクロツク制御されるクロミナンス処
理回路３１の入力に供給される。クロミナンス処
理回路３１は、第１図には示されていないが、視
聴者によつて制御される色調節信号に応じてクロ
ミナンス信号を増幅するクロミナンス増幅器を含
んでいる。また、クロミナンス処理回路３１は、
第１図には示されていないが、ビデオ検波器２４
に先行する中間周波回路の望ましくない応答特性
を補正するようにクロミナンス信号によつて示さ
れる応答特性を変更するクロマ・デイジタル・ピ
ーカーを含んでいる。クロミナンス処理回路３１
の出力は、＋Ｉ，＋Ｑ，−Ｉ，−Ｑ，＋Ｉ，＋Ｑ，……
という順序で情報を表わす一連のサンプルであ
る。＋Ｉ，＋Ｑ，−Ｉ，−Ｑというサンプルの順序
は、色バーストの＋Ｉ，＋Ｑ，−Ｉおよび−Ｑ軸の
位相点にそれぞれ同期している。各位相点は、そ
の後に続くものと位相が90゜だけ異なる関係にあ
る。
タル・クロミナンス信号C′を発生し、該信号C′は
4SCの速度でクロツク制御されるクロミナンス処
理回路３１の入力に供給される。クロミナンス処
理回路３１は、第１図には示されていないが、視
聴者によつて制御される色調節信号に応じてクロ
ミナンス信号を増幅するクロミナンス増幅器を含
んでいる。また、クロミナンス処理回路３１は、
第１図には示されていないが、ビデオ検波器２４
に先行する中間周波回路の望ましくない応答特性
を補正するようにクロミナンス信号によつて示さ
れる応答特性を変更するクロマ・デイジタル・ピ
ーカーを含んでいる。クロミナンス処理回路３１
の出力は、＋Ｉ，＋Ｑ，−Ｉ，−Ｑ，＋Ｉ，＋Ｑ，……
という順序で情報を表わす一連のサンプルであ
る。＋Ｉ，＋Ｑ，−Ｉ，−Ｑというサンプルの順序
は、色バーストの＋Ｉ，＋Ｑ，−Ｉおよび−Ｑ軸の
位相点にそれぞれ同期している。各位相点は、そ
の後に続くものと位相が90゜だけ異なる関係にあ
る。
クロミナンス処理回路３１によつて発生され
る、処理されたデイジタル・クロミナンス信号Ｃ
は、次に、Ｉ有限インパルス応答（FIR）の低域
フイルタ（LPF）３７およびＱ有限インパルス
応答（FIR）の低域フイルタ（LPF）３８に供給
される。Ｉ LPF３７はクロツク発生器２７か
ら発生される±Ｉ−クロツク信号（±Ｉ，CK）
によつて2SCの速度でクロツク制御される。Ｉ
LPF３７の出力は、＋Ｉ，−Ｉ，＋Ｉ，−Ｉ……な
る順序の情報を表わす一連のサンプルである。＋
Ｉおよび−Ｉのサンプルは、それぞれ＋Ｉ−クロ
ツク（＋Ｉ，CK）および−Ｉ−クロツク（−Ｉ，
CK）に同期して発生される。クロツク発生器２
７は、複合ビデオ信号中に含まれているカラーバ
ースト信号の＋Ｉ−軸位相点の発生に同期する＋
Ｉ−クロツク信号（＋Ｉ，CK）を発生する。ま
た、クロツク発生器２７は、＋Ｉ−軸位相点と
180゜位相の異なる位相点の発生に同期して−Ｉ−
クロツク信号（−Ｉ，CK）を発生する。Ｑ
LPF３８は、クロツク発生器２７から発生され
る±Ｑクロツク信号（±Ｑ，CK）によつて2SC
の速度でクロツク制御される。Ｑ LPF３８の
出力は、順次＋Ｑ，−Ｑ，＋Ｑ，−Ｑ……なる情報
を表わす一連のサンプルである。＋Ｑおよび−Ｑ
は、それぞれ＋Ｑ−クロツク（＋Ｑ，CK）およ
び−Ｑ−クロツク（−Ｑ，CK）に同期して発生
される。クロツク発生器２７は、カラーバースト
信号の＋Ｑ−軸位相点の発生に同期して＋Ｑ−ク
ロツク信号（＋Ｑ，CK）を発生する。また、ク
ロツク発生器２７は、＋Ｑ−軸位相点と180゜位相
の異なる位相点の発生に同期して−Ｑ−クロツク
信号（−Ｑ，CK）を発生する。
る、処理されたデイジタル・クロミナンス信号Ｃ
は、次に、Ｉ有限インパルス応答（FIR）の低域
フイルタ（LPF）３７およびＱ有限インパルス
応答（FIR）の低域フイルタ（LPF）３８に供給
される。Ｉ LPF３７はクロツク発生器２７か
ら発生される±Ｉ−クロツク信号（±Ｉ，CK）
によつて2SCの速度でクロツク制御される。Ｉ
LPF３７の出力は、＋Ｉ，−Ｉ，＋Ｉ，−Ｉ……な
る順序の情報を表わす一連のサンプルである。＋
Ｉおよび−Ｉのサンプルは、それぞれ＋Ｉ−クロ
ツク（＋Ｉ，CK）および−Ｉ−クロツク（−Ｉ，
CK）に同期して発生される。クロツク発生器２
７は、複合ビデオ信号中に含まれているカラーバ
ースト信号の＋Ｉ−軸位相点の発生に同期する＋
Ｉ−クロツク信号（＋Ｉ，CK）を発生する。ま
た、クロツク発生器２７は、＋Ｉ−軸位相点と
180゜位相の異なる位相点の発生に同期して−Ｉ−
クロツク信号（−Ｉ，CK）を発生する。Ｑ
LPF３８は、クロツク発生器２７から発生され
る±Ｑクロツク信号（±Ｑ，CK）によつて2SC
の速度でクロツク制御される。Ｑ LPF３８の
出力は、順次＋Ｑ，−Ｑ，＋Ｑ，−Ｑ……なる情報
を表わす一連のサンプルである。＋Ｑおよび−Ｑ
は、それぞれ＋Ｑ−クロツク（＋Ｑ，CK）およ
び−Ｑ−クロツク（−Ｑ，CK）に同期して発生
される。クロツク発生器２７は、カラーバースト
信号の＋Ｑ−軸位相点の発生に同期して＋Ｑ−ク
ロツク信号（＋Ｑ，CK）を発生する。また、ク
ロツク発生器２７は、＋Ｑ−軸位相点と180゜位相
の異なる位相点の発生に同期して−Ｑ−クロツク
信号（−Ｑ，CK）を発生する。
同期のとれた±Ｉおよび±Ｑ−クロツク速度で
クロツク制御されるから、LPF３７およびLPF
３８は、デイジタル・クロミナンス信号Ｃを、＋
Ｉ，−Ｉ，＋Ｑ，−Ｑなるデイジタル信号成分に同
期して復調する機能を本質的に有しており、また
同時にFIR低域濾波の機能を有している。Ｉ
LPF３７は直流から約1.5メガヘルツまでの通過
帯域を有し、またＱ LPF３８は直流から約0.5
メガヘルツまでの通過帯域を有する。ＩおよびＱ
のLPFはカラー信号に含まれている高い周波数
の雑音を除去する。LPF３７およびLPF３８を
SCの２倍の速度で動作させることの利点は、重
要なエイリアシングを避けることができ、また信
号対雑音比の低下を避けることができることであ
る。
クロツク制御されるから、LPF３７およびLPF
３８は、デイジタル・クロミナンス信号Ｃを、＋
Ｉ，−Ｉ，＋Ｑ，−Ｑなるデイジタル信号成分に同
期して復調する機能を本質的に有しており、また
同時にFIR低域濾波の機能を有している。Ｉ
LPF３７は直流から約1.5メガヘルツまでの通過
帯域を有し、またＱ LPF３８は直流から約0.5
メガヘルツまでの通過帯域を有する。ＩおよびＱ
のLPFはカラー信号に含まれている高い周波数
の雑音を除去する。LPF３７およびLPF３８を
SCの２倍の速度で動作させることの利点は、重
要なエイリアシングを避けることができ、また信
号対雑音比の低下を避けることができることであ
る。
本発明の原理に従つて、それぞれフイルタ３７
および３８の出力に発生される濾波された±Ｉお
よび±Ｑのデイジタル信号と、ルミナンス信号処
理回路３２の出力に発生されるＹデイジタル信号
は、デイジタル・デコーダ９０によつて異なる一
組のデイジタル・カラー信号、すなわちデータ・
ライン９１ｒ，９１ｇおよび９１ｂに発生される
Ｒ，Ｇ，およびＢデイジタル信号に変換される。
ＩおよびＱの情報を含んでいるデイジタル信号は
2SCの速度でデイジタル・デコーダ９０に供給さ
れるけれども、デイジタルＲ，ＧおよびＢの信号
は以下に説明する方法で4SCの速度で発生され
る。
および３８の出力に発生される濾波された±Ｉお
よび±Ｑのデイジタル信号と、ルミナンス信号処
理回路３２の出力に発生されるＹデイジタル信号
は、デイジタル・デコーダ９０によつて異なる一
組のデイジタル・カラー信号、すなわちデータ・
ライン９１ｒ，９１ｇおよび９１ｂに発生される
Ｒ，Ｇ，およびＢデイジタル信号に変換される。
ＩおよびＱの情報を含んでいるデイジタル信号は
2SCの速度でデイジタル・デコーダ９０に供給さ
れるけれども、デイジタルＲ，ＧおよびＢの信号
は以下に説明する方法で4SCの速度で発生され
る。
デコーダ９０によつて発生されるデイジタルの
Ｒ，ＧおよびＢ信号は、それぞれデイジタル・ア
ナログ変換器（以下「DA変換器」という）５０
ｒ，５０ｇおよび５０ｂに供給され、それぞれア
ナログ低域フイルタ（LPF）５１ｒ，５１ｇお
よび５１ｂによつて低域濾波され、アナログ信号
線５２ｒ，５２ｇ，および５２ｂにアナログの
Ｒ，Ｇ，Ｂの受像管駆動信号を発生する。３つの
アナログ駆動信号は、カラー受像管３５のカソー
ドKR，KG，KBに供給される前に、それぞれ増
幅器AR，AGおよびABによつて増幅され、信号
線５２ｒ，５２ｇ，５２ｂ上のアナログ信号によ
つて表わされる赤、緑および青のカラー画像を発
生させる。
Ｒ，ＧおよびＢ信号は、それぞれデイジタル・ア
ナログ変換器（以下「DA変換器」という）５０
ｒ，５０ｇおよび５０ｂに供給され、それぞれア
ナログ低域フイルタ（LPF）５１ｒ，５１ｇお
よび５１ｂによつて低域濾波され、アナログ信号
線５２ｒ，５２ｇ，および５２ｂにアナログの
Ｒ，Ｇ，Ｂの受像管駆動信号を発生する。３つの
アナログ駆動信号は、カラー受像管３５のカソー
ドKR，KG，KBに供給される前に、それぞれ増
幅器AR，AGおよびABによつて増幅され、信号
線５２ｒ，５２ｇ，５２ｂ上のアナログ信号によ
つて表わされる赤、緑および青のカラー画像を発
生させる。
ＩおよびＱフイルタ３７および３８が、カラー
基準信号の±Ｉおよび±Ｑ軸位相点で生ずるクロ
ツクパルスによつてクロツク制御されているか
ら、先に述べたように、ＩおよびＱデータは2SC
の速度でデコーダ９０に供給される。デコーダ９
０中のＩチヤンネルのデータ速度を増すために、
補間器７０ＩはＩおよび−Ｉのデータに対応する
デイジタル・サンプル（Ij，I′j）を、2SCの速度
で入力データ・ラインIDIに受け取る。補間器７
０Ｉは、これらのサンプルを処理し、デイジタル
語のデータ・ストリーム（Ij1，Ij2，Ij3，Ij4）を、
4SCの速度で出力データ・ラインIDOに発生す
る。同様に、Ｑ補間器７０Ｑは、Ｑおよび−Ｑデ
ータに対応するデイジタル・サンプル（Qj，
Qj′）を、入力データ・ラインQDIに受け取り、
Ｑデータ・ストリーム（Qj1，Qj2，Qj3，Qj4）
を、4SCの速度で出力データ・ラインQDOに発生
する。
基準信号の±Ｉおよび±Ｑ軸位相点で生ずるクロ
ツクパルスによつてクロツク制御されているか
ら、先に述べたように、ＩおよびＱデータは2SC
の速度でデコーダ９０に供給される。デコーダ９
０中のＩチヤンネルのデータ速度を増すために、
補間器７０ＩはＩおよび−Ｉのデータに対応する
デイジタル・サンプル（Ij，I′j）を、2SCの速度
で入力データ・ラインIDIに受け取る。補間器７
０Ｉは、これらのサンプルを処理し、デイジタル
語のデータ・ストリーム（Ij1，Ij2，Ij3，Ij4）を、
4SCの速度で出力データ・ラインIDOに発生す
る。同様に、Ｑ補間器７０Ｑは、Ｑおよび−Ｑデ
ータに対応するデイジタル・サンプル（Qj，
Qj′）を、入力データ・ラインQDIに受け取り、
Ｑデータ・ストリーム（Qj1，Qj2，Qj3，Qj4）
を、4SCの速度で出力データ・ラインQDOに発生
する。
第２図は、第１図の補間器７０Ｉおよび７０Ｑ
のどちらにも使われる補間器７０を示す。補間器
７０は、段SRA，SRBを有し、オアゲート７１
の出力からクロツク・ラインCSに発生される信
号によつてクロツク制御される２段のシフト・レ
ジスタ７８を含んでいる。シフト・レジスタ７８
の段SRAからデータ・ラインAOへの出力および
シフト・レジスタ７８の段SRBからデータ・ラ
インBOへの出力は、加算器７２で加算される。
データ・ライン〓０上の加算器７２の出力は、除
算器の段７３において２で割られる。データ・ラ
インMO上の除算器の段７３の出力およびデー
タ・ラインＭ１上のシフト・レジスタの段SRB
の出力は、通常設計によるマルチプレクサ７４に
供給される。マルチプレクサ７４はデータ出力ラ
インDOにデータ語を出力する。このデータ語
は、マルチプレクサの選択入力端子Ｓの状態が高
いと、ラインＭ１に発生されるデータ語であり、
端子Ｓの状態が低いと、ラインMOに発生される
データ語である。
のどちらにも使われる補間器７０を示す。補間器
７０は、段SRA，SRBを有し、オアゲート７１
の出力からクロツク・ラインCSに発生される信
号によつてクロツク制御される２段のシフト・レ
ジスタ７８を含んでいる。シフト・レジスタ７８
の段SRAからデータ・ラインAOへの出力および
シフト・レジスタ７８の段SRBからデータ・ラ
インBOへの出力は、加算器７２で加算される。
データ・ライン〓０上の加算器７２の出力は、除
算器の段７３において２で割られる。データ・ラ
インMO上の除算器の段７３の出力およびデー
タ・ラインＭ１上のシフト・レジスタの段SRB
の出力は、通常設計によるマルチプレクサ７４に
供給される。マルチプレクサ７４はデータ出力ラ
インDOにデータ語を出力する。このデータ語
は、マルチプレクサの選択入力端子Ｓの状態が高
いと、ラインＭ１に発生されるデータ語であり、
端子Ｓの状態が低いと、ラインMOに発生される
データ語である。
補間器７０Ｉもしくは７０Ｑでさらに処理され
る前に、−Ｉおよび−Ｑクロツク期間に得られる
Ｉ LPF３７およびＱ LPF３８の出力サンプ
ル、すなわち第１のサンプルI′jおよびQ′jは反転
され、すなわち正にされる。さもなければ、−Ｉ
および−Ｑクロツク期間の間に得られる復調Ｉお
よびＱデータは、＋Ｉおよび＋Ｑクロツク期間の
間に得られる復調ＩおよびＱデータによつて表わ
される信号とは位相が180゜異なる信号を表わすこ
とになる。
る前に、−Ｉおよび−Ｑクロツク期間に得られる
Ｉ LPF３７およびＱ LPF３８の出力サンプ
ル、すなわち第１のサンプルI′jおよびQ′jは反転
され、すなわち正にされる。さもなければ、−Ｉ
および−Ｑクロツク期間の間に得られる復調Ｉお
よびＱデータは、＋Ｉおよび＋Ｑクロツク期間の
間に得られる復調ＩおよびＱデータによつて表わ
される信号とは位相が180゜異なる信号を表わすこ
とになる。
I′jもしくはQ′jのサンプルを負に変えるために、
LPF３７もしくは３８からの出力データ・ライ
ンIDIもしくはQDIは、第２図の補間器７０の排
他的論理和の段、XOR７６の入力に結合される。
セツト−リセツト型のフリツプ・フロツプ７５の
Ｑ出力は、XORゲート７６の入力および加算器
７７の桁上げ入力端子CIに結合される。２進の
０に等しい各ビツトを有するデイジタル語が、デ
ータ・ラインＢから加算器７７の入力に供給され
る。XORの段７６のデイジタル語の出力は、デ
ータ・ラインＡから加算器７７の入力に供給され
る。
LPF３７もしくは３８からの出力データ・ライ
ンIDIもしくはQDIは、第２図の補間器７０の排
他的論理和の段、XOR７６の入力に結合される。
セツト−リセツト型のフリツプ・フロツプ７５の
Ｑ出力は、XORゲート７６の入力および加算器
７７の桁上げ入力端子CIに結合される。２進の
０に等しい各ビツトを有するデイジタル語が、デ
ータ・ラインＢから加算器７７の入力に供給され
る。XORの段７６のデイジタル語の出力は、デ
ータ・ラインＡから加算器７７の入力に供給され
る。
−Ｉもしくは−Ｑクロツク・パルスがフリツプ
フロツプ７５のセツト（Ｓ）入力端子に供給され
ると、Ｑ出力端子は論理“１”に切り換り、
XORの段７６および加算器７７のCI端子に供給
される。I′jもしくはQ′jのデイジタル語は反転さ
れた各ビツトを有し、あるいはXORの段７６で
１の補数化が行なわれ、その結果得られるデイジ
タル語に加算器７７で加算される“１”を有し、
データ・ラインDIには加算器７７の出力からI′j
もしくはQ′jデイジタル語の算術上の負、すなわ
ち２の補数が発生される。２の補数化が行なわれ
たデイジタル語は、元のデイジタル語I′jもしくは
Q′jを反転したものである。
フロツプ７５のセツト（Ｓ）入力端子に供給され
ると、Ｑ出力端子は論理“１”に切り換り、
XORの段７６および加算器７７のCI端子に供給
される。I′jもしくはQ′jのデイジタル語は反転さ
れた各ビツトを有し、あるいはXORの段７６で
１の補数化が行なわれ、その結果得られるデイジ
タル語に加算器７７で加算される“１”を有し、
データ・ラインDIには加算器７７の出力からI′j
もしくはQ′jデイジタル語の算術上の負、すなわ
ち２の補数が発生される。２の補数化が行なわれ
たデイジタル語は、元のデイジタル語I′jもしくは
Q′jを反転したものである。
＋Ｉもしくは＋Ｑクロツク・パルスが、フリツ
プ・フロツプ７５のリセツト、Ｒ入力端子に供給
されると、Ｑ出力端子は論理“０”に切り換わ
る。それからIjもしくはQjのデイジタル語がデー
タ・ラインIDIもしくはデータ・ラインQDIから、
XORの段７６および加算器７７で変えられるこ
となく、データ・ラインDIに送られる。従つて、
加算器７７の出力には、Ｉデータ・ストリーム
（Ij，−I′j）もしくはＱデータ・ストリーム（Qj，
−Q′j）が発生される。
プ・フロツプ７５のリセツト、Ｒ入力端子に供給
されると、Ｑ出力端子は論理“０”に切り換わ
る。それからIjもしくはQjのデイジタル語がデー
タ・ラインIDIもしくはデータ・ラインQDIから、
XORの段７６および加算器７７で変えられるこ
となく、データ・ラインDIに送られる。従つて、
加算器７７の出力には、Ｉデータ・ストリーム
（Ij，−I′j）もしくはＱデータ・ストリーム（Qj，
−Q′j）が発生される。
第２図の補間器７０の残りの動作については、
補間器７０が第１図のＩ補間器７０Ｉとして使用
されるものと仮定して以下に説明する。第２図の
データ・ラインDIに発生するＩデータ・ストリ
ーム（Ij，−I′j）は、シフト・レジスタ７８の段
SRAに供給される。＋Ｉのクロツク・パルスがオ
アゲート７１の入力信号ラインＣ１に供給され、
−Ｉのクロツク・パルスが入力信号ラインＣ２に
供給される。（注：補間器７０がＱ補間器７０Ｑ
として使用される場合には、＋Ｑのクロツク・パ
ルスがラインＣ１に供給され、−Ｑのクロツク・
パルスがラインＣ２に供給される。
補間器７０が第１図のＩ補間器７０Ｉとして使用
されるものと仮定して以下に説明する。第２図の
データ・ラインDIに発生するＩデータ・ストリ
ーム（Ij，−I′j）は、シフト・レジスタ７８の段
SRAに供給される。＋Ｉのクロツク・パルスがオ
アゲート７１の入力信号ラインＣ１に供給され、
−Ｉのクロツク・パルスが入力信号ラインＣ２に
供給される。（注：補間器７０がＱ補間器７０Ｑ
として使用される場合には、＋Ｑのクロツク・パ
ルスがラインＣ１に供給され、−Ｑのクロツク・
パルスがラインＣ２に供給される。
第３図ａ−ｋのタイミング図およびデータ・テ
ーブルに示されるように、クロツク発生器２７か
ら得られる第３図ｂの＋Ｉのクロツク・パルス
は、区間to＝t1，t5，t9，t13，…，の間で生じ、
区間toは１／（4SC）の間隔である。−Ｉのクロツ
ク・パルスは、＋Ｉのクロツク・パルスと180゜異
なる位相で生じ、区間to＝t3，t7，t11，t15，…の
間で生じる。完全にするために、第３図のタイミ
ング図の部分は、区間to＝t2，t6，t10，t14，…の
間で生じる＋Ｑのクロツク・パルスおよび区間to
＝t4，t8，t12，t16，…の間で生じる−Ｑのクロツ
ク・パルスも示す。
ーブルに示されるように、クロツク発生器２７か
ら得られる第３図ｂの＋Ｉのクロツク・パルス
は、区間to＝t1，t5，t9，t13，…，の間で生じ、
区間toは１／（4SC）の間隔である。−Ｉのクロツ
ク・パルスは、＋Ｉのクロツク・パルスと180゜異
なる位相で生じ、区間to＝t3，t7，t11，t15，…の
間で生じる。完全にするために、第３図のタイミ
ング図の部分は、区間to＝t2，t6，t10，t14，…の
間で生じる＋Ｑのクロツク・パルスおよび区間to
＝t4，t8，t12，t16，…の間で生じる−Ｑのクロツ
ク・パルスも示す。
第３図ｆに示されるように、区間t1において、
データ・サンプルI1がクロツク制御されデータ・
ラインDIを通つてシフト・レジスタ７８の段
SRAに入力される。区間t2において、＋Ｉのクロ
ツク・パルスも−Ｉのクロツク・パルスもなけれ
ば、第３図ｉに示されるように、クロツク・ライ
ンCSの状態は低い。従つて、I1のデータ・サン
プルは、区間t2の間シフト・レジスタ７８の段
SRAに止どまる。次の区間t3において、−Ｉのク
ロツク・パルスが入力ラインＣ２に入り、クロツ
クラインCSは高い状態に切り換わる。シフト・
レジスタの段SRA中のI1のデータは段SRBにシ
フトされ、新しいデータ・サンプルである−I′1
なるデータ・サンプルがSRAに貯えられる。従
つて、区間t3において、SRAは−I′1のデータ・サ
ンプルを貯え、SRBはI1のデータ・サンプルを貯
える。
データ・サンプルI1がクロツク制御されデータ・
ラインDIを通つてシフト・レジスタ７８の段
SRAに入力される。区間t2において、＋Ｉのクロ
ツク・パルスも−Ｉのクロツク・パルスもなけれ
ば、第３図ｉに示されるように、クロツク・ライ
ンCSの状態は低い。従つて、I1のデータ・サン
プルは、区間t2の間シフト・レジスタ７８の段
SRAに止どまる。次の区間t3において、−Ｉのク
ロツク・パルスが入力ラインＣ２に入り、クロツ
クラインCSは高い状態に切り換わる。シフト・
レジスタの段SRA中のI1のデータは段SRBにシ
フトされ、新しいデータ・サンプルである−I′1
なるデータ・サンプルがSRAに貯えられる。従
つて、区間t3において、SRAは−I′1のデータ・サ
ンプルを貯え、SRBはI1のデータ・サンプルを貯
える。
区間t3において、データ・サンプルI1および−
I′1は加算器７２で加算され、次いで２で割る除
算器７３の動作によつて加算合計の平均値がとら
れ、２つのサンプルI1および−I′1間のＩデータの
補間値を表わすデイジタル語がマルチプレクサの
入力データ・ラインMOに発生される。第３図ｈ
に示されるように、区間t3において、データ・ラ
インMOにおける補間データＩは、Ｉ＝
（I1−I′1）／２である。従つて、区間t3において、マ ルチプレクサの入力データ・ラインＭ１にはデイ
ジタル・サンプルI1があり、マルチプレクサの入
力データ・ラインMOにはI1および−I′1の平均値
に等しい補間デイジタル語Ｉがある。
I′1は加算器７２で加算され、次いで２で割る除
算器７３の動作によつて加算合計の平均値がとら
れ、２つのサンプルI1および−I′1間のＩデータの
補間値を表わすデイジタル語がマルチプレクサの
入力データ・ラインMOに発生される。第３図ｈ
に示されるように、区間t3において、データ・ラ
インMOにおける補間データＩは、Ｉ＝
（I1−I′1）／２である。従つて、区間t3において、マ ルチプレクサの入力データ・ラインＭ１にはデイ
ジタル・サンプルI1があり、マルチプレクサの入
力データ・ラインMOにはI1および−I′1の平均値
に等しい補間デイジタル語Ｉがある。
クロツク信号ラインCSは区間t3において高い
状態にあるから、マルチプレクサの出力データ・
ラインDOの出力デイジタル語としては、入力デ
ータ・ラインＭ１に発生しているデイジタル語が
選択される。第３図ｊに示されるように、区間t3
ではデイジタル・サンプルI1がデータ・ライン
DOに発生される。このデイジタル語は、ｊ＝１
の場合の、第１図のＩ補間器７０Ｉの出力デー
タ・ラインIDOにおけるデイジタル語のI11と同
じである。また、I11は第３図ｋの区間t3に示され
る。
状態にあるから、マルチプレクサの出力データ・
ラインDOの出力デイジタル語としては、入力デ
ータ・ラインＭ１に発生しているデイジタル語が
選択される。第３図ｊに示されるように、区間t3
ではデイジタル・サンプルI1がデータ・ライン
DOに発生される。このデイジタル語は、ｊ＝１
の場合の、第１図のＩ補間器７０Ｉの出力デー
タ・ラインIDOにおけるデイジタル語のI11と同
じである。また、I11は第３図ｋの区間t3に示され
る。
以上説明したプロセスを続いての区間to＝t4，
t5，t6，…，と続けると、第３図のｆ，ｊおよび
ｋから、2SCの速度で補間器７０Ｉの入力デー
タ・ラインDIに入つてくるデータ・ストリーム
（Ij，−I′j）は、補間器７０Ｉの出力データ・ライ
ンIDOから4SCの速度でＩデータ・ストリーム
（Ij1，Ij2，Ij3，Ij4）として出ていく。データ・サ
ンプルIj1およびIj3は実際に標本化されたＩデー
タ・サンプルIjおよび−I′jに対応し、一方、デー
タ・サンプルIj2およびIj4は、２つの隣接する実
際のＩデータ・サンプルの補間平均値を表わし、
実際のＩデータ・サンプルの間に交互に挿入され
るデイジタル語である。補間をとることによつ
て、データ・ストリーム中の雑音成分が平均化さ
れＩおよびＱデータ・ストリームの信号対雑音比
が改善される。
t5，t6，…，と続けると、第３図のｆ，ｊおよび
ｋから、2SCの速度で補間器７０Ｉの入力デー
タ・ラインDIに入つてくるデータ・ストリーム
（Ij，−I′j）は、補間器７０Ｉの出力データ・ライ
ンIDOから4SCの速度でＩデータ・ストリーム
（Ij1，Ij2，Ij3，Ij4）として出ていく。データ・サ
ンプルIj1およびIj3は実際に標本化されたＩデー
タ・サンプルIjおよび−I′jに対応し、一方、デー
タ・サンプルIj2およびIj4は、２つの隣接する実
際のＩデータ・サンプルの補間平均値を表わし、
実際のＩデータ・サンプルの間に交互に挿入され
るデイジタル語である。補間をとることによつ
て、データ・ストリーム中の雑音成分が平均化さ
れＩおよびＱデータ・ストリームの信号対雑音比
が改善される。
すでに説明したように、Ｉデータ・ストリーム
もしくはＱデータ・ストリームは、Ｉ有限インパ
ルス応答フイルタ３７もしくはＱ有限インパルス
応答フイルタ３８がクロツク制御されている2SC
の速度よりも速い速度である4SCの速度で発生さ
れる。速い速度のデータ・ストリームを使用する
利点は、デイジタル・データがアナログ領域に変
換される場合、標本化周波数成分を除去するため
に、より簡単なアナログ低域フイルタを使用する
ことができることである。
もしくはＱデータ・ストリームは、Ｉ有限インパ
ルス応答フイルタ３７もしくはＱ有限インパルス
応答フイルタ３８がクロツク制御されている2SC
の速度よりも速い速度である4SCの速度で発生さ
れる。速い速度のデータ・ストリームを使用する
利点は、デイジタル・データがアナログ領域に変
換される場合、標本化周波数成分を除去するため
に、より簡単なアナログ低域フイルタを使用する
ことができることである。
次に、4SCの速度のＩおよびＱデータ・ストリ
ームが補間器７０Ｉおよび７０Ｑの出力に一度発
生された場合の、第１図のデイジタル・デコーダ
９０の残りの部分の動作を検討してみる。第１図
には示されていないけれども、デコーダ９０の乗
算器１２０、加算器１３０および加算器１４０の
各々は、4SCの速度でクロツク制御される。Ｉお
よびＱデータ・ストリームに含まれるカラー情報
は、ＩおよびＱのカラー混合座標からＲ−Ｙ，Ｂ
−ＹおよびＧ−Ｙのカラー差座標に変換される。
ームが補間器７０Ｉおよび７０Ｑの出力に一度発
生された場合の、第１図のデイジタル・デコーダ
９０の残りの部分の動作を検討してみる。第１図
には示されていないけれども、デコーダ９０の乗
算器１２０、加算器１３０および加算器１４０の
各々は、4SCの速度でクロツク制御される。Ｉお
よびＱデータ・ストリームに含まれるカラー情報
は、ＩおよびＱのカラー混合座標からＲ−Ｙ，Ｂ
−ＹおよびＧ−Ｙのカラー差座標に変換される。
ＩおよびＱのデイジタル信号（EI，EQ）は、よ
く知られた方程式に従つて、係数乗数（apq）（ｐ
＝１，２，ｑ＝１，２，３）によつてＲ−Ｙ，Ｂ
−Ｙ，およびＧ−Ｙのデイジタル信号（ER-Y，
EB-Y，EG-Y）と関係付けられる。
く知られた方程式に従つて、係数乗数（apq）（ｐ
＝１，２，ｑ＝１，２，３）によつてＲ−Ｙ，Ｂ
−Ｙ，およびＧ−Ｙのデイジタル信号（ER-Y，
EB-Y，EG-Y）と関係付けられる。
ER-Y＝a11EI＋a12EQ
EG-Y＝a21EI＋a22EQ
EB-Y＝a31EI＋a32EQ
ここで、a11＝＋0.95；a12＝＋0.62；a21＝−
0.27；a22＝−0.65；a31＝−1.10；a32＝＋1.70 デイジタルデータをＩ，Ｑのカラー混合座標か
らＲ−Ｙ，Ｂ−Ｙなるカラー差座標に変換するた
めに、データ・ラインIDOに発生するＩデータ・
ストリームは、乗算器の段１２０のＩデータ係数
乗算器IROM１−IROM３に供給される。Ｉデー
タ乗算器IROM１−IROM３の各々は、Ｉデータ
のデイジタル語に係数a11，a21，a31の中の適当な
１つを掛ける。Ｑデータの乗算器QROM１−
QROM３の各々は、Ｑのデイジタル語に係数
a12，a22，a32の中の適当な１つを掛ける。
0.27；a22＝−0.65；a31＝−1.10；a32＝＋1.70 デイジタルデータをＩ，Ｑのカラー混合座標か
らＲ−Ｙ，Ｂ−Ｙなるカラー差座標に変換するた
めに、データ・ラインIDOに発生するＩデータ・
ストリームは、乗算器の段１２０のＩデータ係数
乗算器IROM１−IROM３に供給される。Ｉデー
タ乗算器IROM１−IROM３の各々は、Ｉデータ
のデイジタル語に係数a11，a21，a31の中の適当な
１つを掛ける。Ｑデータの乗算器QROM１−
QROM３の各々は、Ｑのデイジタル語に係数
a12，a22，a32の中の適当な１つを掛ける。
乗算器IROM１によつて出力データ・ライン９
３rIに発生される積データと、乗算器QROM１
によつて出力データ・ライン９３rQに発生され
る積データとは、加算器の段１３０の加算器３０
ｒで加算される。加算器３０ｒの出力データ・ラ
イン９２ｒの出力はＲ−Ｙのカラー差デイジタル
信号である。IROM２およびQROM２によつて
発生される積データは加算器３０ｇで加算され、
データ・ライン９２ｇにＧ−Ｙカラー差デイジタ
ル信号を発生する。IROM３およびQROM３に
よつて発生される積データは加算器３０ｂで加算
され、出力データ・ライン９２ｂにＢ−Ｙカラー
差デイジタル信号を発生する。
３rIに発生される積データと、乗算器QROM１
によつて出力データ・ライン９３rQに発生され
る積データとは、加算器の段１３０の加算器３０
ｒで加算される。加算器３０ｒの出力データ・ラ
イン９２ｒの出力はＲ−Ｙのカラー差デイジタル
信号である。IROM２およびQROM２によつて
発生される積データは加算器３０ｇで加算され、
データ・ライン９２ｇにＧ−Ｙカラー差デイジタ
ル信号を発生する。IROM３およびQROM３に
よつて発生される積データは加算器３０ｂで加算
され、出力データ・ライン９２ｂにＢ−Ｙカラー
差デイジタル信号を発生する。
デイジタル・デコーダの出力データ・ライン９
１ｒにＲのデイジタル信号を発生させるために、
加算器３０ｒから得られるＲ−Ｙのデイジタル信
号およびルミナンス信号処理回路３２から得られ
るルミナンスのデイジタル信号Ｙが、加算器の段
１４０の加算器４０ｒで加算される。データ・ラ
イン９１ｇにＧのデイジタル信号を発生させるた
めに、加算器３０ｇからのＧ−Ｙのデイジタル信
号とＹのルミナンスのデイジタル信号とが加算器
４０ｇで加算される。データ・ライン９１ｂにＢ
のデイジタル信号を発生させるために、加算器３
０ｂからのＢ−Ｙカラー差デイジタル信号とＹの
ルミナンス・デイジタル信号とが加算器４０ｂで
加算される。ライン５２ｒ，５２ｇ，および５２
ｂにそれぞれ得られるアナログのＲ，Ｇ，Ｂ駆動
信号は、DA変換器５０ｒ，５０ｇおよび５０ｂ
でデイジタル・アナログ変換され、アナログフイ
ルタ５１ｒ，５１ｇおよび５１ｂによつて低域濾
波されることによつて発生される。
１ｒにＲのデイジタル信号を発生させるために、
加算器３０ｒから得られるＲ−Ｙのデイジタル信
号およびルミナンス信号処理回路３２から得られ
るルミナンスのデイジタル信号Ｙが、加算器の段
１４０の加算器４０ｒで加算される。データ・ラ
イン９１ｇにＧのデイジタル信号を発生させるた
めに、加算器３０ｇからのＧ−Ｙのデイジタル信
号とＹのルミナンスのデイジタル信号とが加算器
４０ｇで加算される。データ・ライン９１ｂにＢ
のデイジタル信号を発生させるために、加算器３
０ｂからのＢ−Ｙカラー差デイジタル信号とＹの
ルミナンス・デイジタル信号とが加算器４０ｂで
加算される。ライン５２ｒ，５２ｇ，および５２
ｂにそれぞれ得られるアナログのＲ，Ｇ，Ｂ駆動
信号は、DA変換器５０ｒ，５０ｇおよび５０ｂ
でデイジタル・アナログ変換され、アナログフイ
ルタ５１ｒ，５１ｇおよび５１ｂによつて低域濾
波されることによつて発生される。
デイジタル形式のＲ，Ｇ，Ｂ情報を発生させる
ために、本発明の実施例のように、デイジタル・
デコーダ９０の乗算器の構成を使うと、係数
（apq）のセツトを変更することによりＩおよびＱ
のFIRフイルタ３７および３８の同一でない利得
を補償することができるという利点がある。
ために、本発明の実施例のように、デイジタル・
デコーダ９０の乗算器の構成を使うと、係数
（apq）のセツトを変更することによりＩおよびＱ
のFIRフイルタ３７および３８の同一でない利得
を補償することができるという利点がある。
係数の乗算器IROM１−IROM３および
QROM１−QROM３の各々は、乗算器のルツク
アツプ表として使われる読出し専用メモリ
（ROM）で構成することができる。IDOもしくは
QDOデータ・ラインからROMに供給されるデイ
ジタル語は、ROMの中のメモリ・ロケーシヨン
の対応するアドレスに関係づけられる。このメモ
リ・ロケーシヨンには、適当な係数因子および
ROMに供給されているデイジタル語の値の積が
与えられる。ROMの出力は、貯えられた積デー
タを表わすデイジタル語である。
QROM１−QROM３の各々は、乗算器のルツク
アツプ表として使われる読出し専用メモリ
（ROM）で構成することができる。IDOもしくは
QDOデータ・ラインからROMに供給されるデイ
ジタル語は、ROMの中のメモリ・ロケーシヨン
の対応するアドレスに関係づけられる。このメモ
リ・ロケーシヨンには、適当な係数因子および
ROMに供給されているデイジタル語の値の積が
与えられる。ROMの出力は、貯えられた積デー
タを表わすデイジタル語である。
乗算器としてROMを使うことの利点は、
ROMに貯えられる係数に関連した積により、カ
ラー受像管の発光体放出特性が、係数因子のセツ
ト（apq）について先に示したような、理想の
NTSC関連特性係数でないことを考慮に入れるこ
とができることである。理想的でない発光体を使
う場合、ROMに貯えられる積は、カラー受像管
に関連して選択された実際の発光体を使用するの
に適した、修正された係数因子のセツトに基づい
て計算される。
ROMに貯えられる係数に関連した積により、カ
ラー受像管の発光体放出特性が、係数因子のセツ
ト（apq）について先に示したような、理想の
NTSC関連特性係数でないことを考慮に入れるこ
とができることである。理想的でない発光体を使
う場合、ROMに貯えられる積は、カラー受像管
に関連して選択された実際の発光体を使用するの
に適した、修正された係数因子のセツトに基づい
て計算される。
プログラム可能なROMが使われたとすると、
異なる型の受像管が異なるテレビジヨン受像機に
使われる場合、あるいはＩおよびＱチヤネルの異
なる利得が必要な場合、異なる積データがROM
に書き込まれることになる。
異なる型の受像管が異なるテレビジヨン受像機に
使われる場合、あるいはＩおよびＱチヤネルの異
なる利得が必要な場合、異なる積データがROM
に書き込まれることになる。
第１図は、本発明の原理を具体化するカラーテ
レビジヨン受像機用デイジタル信号処理回路をブ
ロツク線図形式で示したものである。第２図は、
第１図のＩもしくはＱ補間器の実施例をブロツク
線図形式で示したものである。第３図は、第２図
の補間器の動作を説明するのに有効な全体のタイ
ミング図およびデータ・テーブルを示す。 ２４…ビデオ検波器、２５…アナログ・デイジ
タル変換器（AD変換器）、２６…デイジタルく
し型フイルタ、２７…クロツク発生器、２８…同
期分離器、３１…クロミナンス処理回路、３２…
ルミナンス信号処理回路、３３…偏向ユニツト、
３５…受像管、３７…Ｉ有限インパルス応答低域
フイルタ、３８…Ｑ有限インパルス応答低域フイ
ルタ、５０ｒ，５０ｇ，５０ｂ…デイジタル・ア
ナログ変換器（DA変換器）、７０，７０Ｉ，７
０Ｑ…補間器、７１…オアゲート、７２…加算
器、７３…除算器、７４…マルチプレクサ、７５
…フリツプ・フロツプ、７６…排他的論理和ゲー
ト、７７…加算器、９０…デイジタル・デコー
ダ、１２０…乗算器段、１３０…加算器段、１４
０…加算器段。
レビジヨン受像機用デイジタル信号処理回路をブ
ロツク線図形式で示したものである。第２図は、
第１図のＩもしくはＱ補間器の実施例をブロツク
線図形式で示したものである。第３図は、第２図
の補間器の動作を説明するのに有効な全体のタイ
ミング図およびデータ・テーブルを示す。 ２４…ビデオ検波器、２５…アナログ・デイジ
タル変換器（AD変換器）、２６…デイジタルく
し型フイルタ、２７…クロツク発生器、２８…同
期分離器、３１…クロミナンス処理回路、３２…
ルミナンス信号処理回路、３３…偏向ユニツト、
３５…受像管、３７…Ｉ有限インパルス応答低域
フイルタ、３８…Ｑ有限インパルス応答低域フイ
ルタ、５０ｒ，５０ｇ，５０ｂ…デイジタル・ア
ナログ変換器（DA変換器）、７０，７０Ｉ，７
０Ｑ…補間器、７１…オアゲート、７２…加算
器、７３…除算器、７４…マルチプレクサ、７５
…フリツプ・フロツプ、７６…排他的論理和ゲー
ト、７７…加算器、９０…デイジタル・デコー
ダ、１２０…乗算器段、１３０…加算器段、１４
０…加算器段。
Claims (1)
- 【特許請求の範囲】 １ デイジタル的に供給される画像情報信号か
ら、前記画像もしくはその一部分を画像表示装置
に表示するためのアナログ信号を発生する、テレ
ビジヨン受像機用デイジタル信号処理装置であつ
て、 前記画像情報を含んでいる２進符号化デイジタ
ル・サンプルを発生する手段と、 前記デイジタル・サンプルを処理し、前記画像
情報の第１の部分を含んでいる第１のデイジタル
信号から成る第１のデータ・ストリームを第１の
速度で発生する第１の処理回路と、 前記デイジタル・サンプルを処理し、前記画像
情報の第２の部分を含んでいる第２のデイジタル
信号から成る第２のデータ・ストリームを前記第
１の速度よりも速い第２の速度で発生する第２の
処理回路と、 前記第１のデイジタル信号を前記第１の速度で
受け取り、前記第１のデイジタル信号から補間に
よつて得られるデイジタル信号を前記第１のデー
タ・ストリームに挿入し、前記第２の速度で発生
される変形された第１のデータ・ストリームを発
生する第１の補間器と、 変形された第１のデータ・ストリームおよび前
記第２のデータ・ストリームを合成し、前記画像
情報の２つの部分を含んでいる出力データ・スト
リームを前記第２の速度で発生する手段と、 前記出力データ・ストリームを受け取り、第１
の画像部分を画像表示装置に表示するための第１
のアナログ信号を前記出力データ・ストリームか
ら発生するデイジタル・アナログ変換器とを含ん
でいる、前記テレビジヨン受像機用デイジタル信
号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/444,521 US4503454A (en) | 1982-11-26 | 1982-11-26 | Color television receiver with a digital processing system that develops digital driver signals for a picture tube |
| US444521 | 1982-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59108489A JPS59108489A (ja) | 1984-06-22 |
| JPH0453155B2 true JPH0453155B2 (ja) | 1992-08-25 |
Family
ID=23765257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58220840A Granted JPS59108489A (ja) | 1982-11-26 | 1983-11-25 | テレビジョン受像機用ディジタル信号処理装置 |
Country Status (19)
| Country | Link |
|---|---|
| US (1) | US4503454A (ja) |
| JP (1) | JPS59108489A (ja) |
| KR (1) | KR910007184B1 (ja) |
| AT (1) | AT392557B (ja) |
| AU (2) | AU571854B2 (ja) |
| CA (1) | CA1207435A (ja) |
| DE (1) | DE3342738A1 (ja) |
| DK (1) | DK163472C (ja) |
| ES (1) | ES527379A0 (ja) |
| FI (1) | FI79009C (ja) |
| FR (1) | FR2536940B1 (ja) |
| GB (1) | GB2130842B (ja) |
| HK (1) | HK59391A (ja) |
| IT (1) | IT1168976B (ja) |
| NL (1) | NL8304057A (ja) |
| NZ (1) | NZ206400A (ja) |
| PT (1) | PT77720B (ja) |
| SE (1) | SE453247B (ja) |
| ZA (1) | ZA838777B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0098888B1 (de) * | 1982-07-03 | 1985-11-21 | Deutsche ITT Industries GmbH | Integrierte Digitalschaltung für die Farbmatrix von Farbfernsehgeräten |
| US4542402A (en) * | 1983-06-07 | 1985-09-17 | Rca Corporation | Digital color matrix for a digital television receiver |
| US4544945A (en) * | 1983-06-07 | 1985-10-01 | Rca Corporation | Logarithmic color matrix for a digital television receiver |
| US4641194A (en) * | 1984-08-27 | 1987-02-03 | Rca Corporation | Kinescope driver in a digital video signal processing system |
| FR2582893B1 (fr) * | 1985-06-04 | 1987-07-17 | France Etat | Circuit d'elaboration des signaux analogiques de couleurs primaires d'un signal de television a partir de ses composantes numeriques de luminance et de chrominance. |
| US4630294A (en) * | 1985-07-17 | 1986-12-16 | Rca Corporation | Digital sample rate reduction system |
| US4802003A (en) * | 1986-02-28 | 1989-01-31 | Canon Kabushiki Kaisha | Color picture information transmission system |
| GB2189106B (en) * | 1986-04-14 | 1990-02-14 | Philips Electronic Associated | Image display |
| US4736239A (en) * | 1986-10-14 | 1988-04-05 | Rca Corporation | Image storage using separately scanned wideband and narrowband variables |
| GB2199461B (en) * | 1986-12-24 | 1991-03-13 | Philips Electronic Associated | Image display apparatus |
| US4777481A (en) * | 1987-03-02 | 1988-10-11 | Technology Inc. 64 | Display processor for image data with non-constant pixel size for chromatic values |
| US5075769A (en) * | 1987-03-03 | 1991-12-24 | Polaroid Corporation | Video identification card system |
| JPH0787587B2 (ja) * | 1990-02-16 | 1995-09-20 | 松下電器産業株式会社 | 階調補正装置 |
| US5627588A (en) * | 1995-03-30 | 1997-05-06 | International Business Machines Corporation | Video signal processing stripe color demodulator system and method |
| JP2964923B2 (ja) * | 1995-08-16 | 1999-10-18 | 日本電気株式会社 | 画像処理装置および画像処理方法 |
| JPH11154240A (ja) | 1997-11-20 | 1999-06-08 | Nintendo Co Ltd | 取込み画像を用いて画像を作成するための画像作成装置 |
| JPH11155150A (ja) | 1997-11-20 | 1999-06-08 | Nintendo Co Ltd | 映像信号ディジタル処理装置、映像信号ディジタル処理のための情報記憶媒体、および映像信号ディジタル処理方法 |
| US6894686B2 (en) | 2000-05-16 | 2005-05-17 | Nintendo Co., Ltd. | System and method for automatically editing captured images for inclusion into 3D video game play |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1369702A (en) * | 1972-01-05 | 1974-10-09 | Crosfield Electronics Ltd | Image reproducing methods and apparatus |
| DE2628816A1 (de) * | 1976-06-26 | 1978-01-05 | Bosch Gmbh Robert | Verfahren zur digitalen codierung quadraturmodulierter farbvideosignale |
| DE2854236C2 (de) * | 1978-12-15 | 1982-06-09 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Farbfernsehempfänger mit mindestens teilweise digitaler Signalverarbeitung und mit mindestens einer integrierten Schaltung für das Luminanzsignal und die Chrominanzsignale |
| GB2068673B (en) * | 1980-01-30 | 1983-09-07 | Sony Corp | Decoding and recoding composite digital colour television signals |
| JPS56109087A (en) * | 1980-01-31 | 1981-08-29 | Sony Corp | Digital color encoder |
| DE3015141C2 (de) * | 1980-04-19 | 1985-10-03 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Farbfernseh-Empfänger mit mindestens einer integrierten Schaltung für das Luminanzsignal und die Chrominanzsignale |
| US4303912A (en) * | 1980-05-19 | 1981-12-01 | Burroughs Corporation | Digitally controlled composite color video display system |
| NL8201613A (nl) * | 1982-04-19 | 1983-11-16 | Philips Nv | Besturingsschakeling voor audio- of videoapparatuur. |
| US4456922A (en) * | 1982-08-04 | 1984-06-26 | Rca Corporation | Reduced data rate comb filter system |
-
1982
- 1982-11-26 US US06/444,521 patent/US4503454A/en not_active Expired - Lifetime
-
1983
- 1983-11-17 SE SE8306362A patent/SE453247B/sv not_active IP Right Cessation
- 1983-11-18 FI FI834240A patent/FI79009C/fi not_active IP Right Cessation
- 1983-11-18 ES ES527379A patent/ES527379A0/es active Granted
- 1983-11-18 AU AU21509/83A patent/AU571854B2/en not_active Ceased
- 1983-11-22 CA CA000441707A patent/CA1207435A/en not_active Expired
- 1983-11-23 GB GB08331226A patent/GB2130842B/en not_active Expired
- 1983-11-24 ZA ZA838777A patent/ZA838777B/xx unknown
- 1983-11-24 PT PT77720A patent/PT77720B/pt unknown
- 1983-11-24 KR KR1019830005569A patent/KR910007184B1/ko not_active Expired
- 1983-11-25 IT IT23900/83A patent/IT1168976B/it active
- 1983-11-25 NZ NZ206400A patent/NZ206400A/en unknown
- 1983-11-25 DK DK542083A patent/DK163472C/da not_active IP Right Cessation
- 1983-11-25 NL NL8304057A patent/NL8304057A/nl not_active Application Discontinuation
- 1983-11-25 FR FR8318862A patent/FR2536940B1/fr not_active Expired
- 1983-11-25 DE DE19833342738 patent/DE3342738A1/de active Granted
- 1983-11-25 JP JP58220840A patent/JPS59108489A/ja active Granted
- 1983-11-28 AT AT4160/83A patent/AT392557B/de not_active IP Right Cessation
-
1988
- 1988-03-01 AU AU12620/88A patent/AU610565B2/en not_active Ceased
-
1991
- 1991-08-01 HK HK593/91A patent/HK59391A/xx not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI80180B (fi) | Kompression av bildelement i en videobild av reducerad storlek. | |
| US4503454A (en) | Color television receiver with a digital processing system that develops digital driver signals for a picture tube | |
| FI80181C (fi) | Videosignalbehandlingsanordning. | |
| US4232330A (en) | Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers | |
| JPH01259689A (ja) | サンプリング周波数変換回路 | |
| JPS63104582A (ja) | テレビジョン信号処理回路 | |
| JPH0783239B2 (ja) | 適応型フィルタ装置 | |
| US4506286A (en) | PAL digital video signal processing arrangement | |
| JPS6345154B2 (ja) | ||
| JPS5986392A (ja) | デジタルクロマ利得制御装置 | |
| JPS6312434B2 (ja) | ||
| US5249038A (en) | System and method for converting component video signals to a composite video signal compatible with the pal standard | |
| CA1213363A (en) | Apparatus for demodulating sampled data chroma signals | |
| JPS6074893A (ja) | デイジタルカラ−デコ−ダ | |
| US5355179A (en) | Hue control without chrominance demodulation for PAL | |
| JP3257804B2 (ja) | Ａ／ｄ変換用回路配置 | |
| JP2687444B2 (ja) | レート変換装置 | |
| JPH0496595A (ja) | 映像信号処理回路 | |
| JPS6184196A (ja) | ビデオ信号デイジタル処理方法 | |
| Acker | Color-Correction Techniques—Analog and Digital | |
| JPH04129413A (ja) | サンプルレート変換回路 | |
| JPS62276986A (ja) | ビデオエンコ−ダ回路 | |
| JPS62111589A (ja) | カラ−信号復調器 | |
| JPH0440194A (ja) | 複合映像信号のディジタルデコーダ方式 | |
| JPS63220686A (ja) | 映像信号処理装置 |