JPH045315B2 - - Google Patents
Info
- Publication number
- JPH045315B2 JPH045315B2 JP56113012A JP11301281A JPH045315B2 JP H045315 B2 JPH045315 B2 JP H045315B2 JP 56113012 A JP56113012 A JP 56113012A JP 11301281 A JP11301281 A JP 11301281A JP H045315 B2 JPH045315 B2 JP H045315B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- channel memory
- spm0
- memory
- main channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は時分割交換機における通話路メモリ部
分を二重化し、主通話路メモリ障害発生を検出し
たとき、副通話路メモリへ切換えできるようにし
た通話路メモリに関する。
分を二重化し、主通話路メモリ障害発生を検出し
たとき、副通話路メモリへ切換えできるようにし
た通話路メモリに関する。
一般に時分割交換機では制御系、通話路系を所
謂完全二重化システムとして構成し、障害検出さ
れたとき障害側装置の動作を停止し他方側のみで
動作させることが行なわれている。特にデータ伝
送を行なう通信システムにおいて、伝送中のノイ
ズ等間欠的障害の及ぼす影響な大きいから、完全
二重化が行なわれ、誤り検出のときは系統を一挙
に切換える方法や、また、単発的誤りの場合も必
ず切換えると、その誤り発生毎に、交換動作の停
止が起き、交換サービスの低下をまねくため２〜
３回同一エラーが繰返されたとき、系統を切換え
る方法がとられている。かかる方法においては、
単に音声信号を交換する場合は問題とならないと
しても、デイジタルデータを交換する場合には、
誤つたデータをそのまま出力することになり、デ
イジタルデータを含めた通信網においては信頼度
が低下してししまう。
謂完全二重化システムとして構成し、障害検出さ
れたとき障害側装置の動作を停止し他方側のみで
動作させることが行なわれている。特にデータ伝
送を行なう通信システムにおいて、伝送中のノイ
ズ等間欠的障害の及ぼす影響な大きいから、完全
二重化が行なわれ、誤り検出のときは系統を一挙
に切換える方法や、また、単発的誤りの場合も必
ず切換えると、その誤り発生毎に、交換動作の停
止が起き、交換サービスの低下をまねくため２〜
３回同一エラーが繰返されたとき、系統を切換え
る方法がとられている。かかる方法においては、
単に音声信号を交換する場合は問題とならないと
しても、デイジタルデータを交換する場合には、
誤つたデータをそのまま出力することになり、デ
イジタルデータを含めた通信網においては信頼度
が低下してししまう。
本発明の目的は前述の欠点を改善し通話路系の
部分的な二重化を行なうことで誤り発生に即応性
があり且つ経済的な通話路切換が可能となる通話
路メモリを提供することにある。
部分的な二重化を行なうことで誤り発生に即応性
があり且つ経済的な通話路切換が可能となる通話
路メモリを提供することにある。
以下図面に示す本発明の実施例について説明す
る。第１図は通話路系における通話路メモリの部
分についてのみ示してあり、通話路系としては図
示するメモリ以外に各種スイツチ、レジスタ等と
それらの駆動装置とが必要である。そして通話路
メモリについては本発明において所謂二重化構成
とする。第１図においてSPM０は主通話路メモ
リ、SPM１は副通話路メモリであつて、加入者
からの通話路情報は同時にSPM０，SPM１に書
込まれる。主通話路メモリSPM０には前記通話
路情報以外にパリテイビツト発生器PGにより発
生させたパリテイビツトを挿入してメモリに格納
する。このときカウンタCNTの出力により選択
器SEL０，SEL１を制御し、加入者からの通話路
情報を主通話路メモリSPM０，SPM１に格納す
る。次に制御メモリCMの出力により、一方は直
接に選択器SEL０を制御して主通話路メモリ
SPM０を読出し、他方はフリツプフロツプFF０
により時間調整されてから、選択器SEL１を制御
する。１タイムスロツトサイクルで書き込み
（Ｗ）、読み出し（Ｒ）が行われる。そして副通話
路メモリSPM１からの読出信号は、主通話路メ
モリSPM０の読出信号と比較し、１タイムスロ
ツト遅れている（第２図Ｂ，Ｈ参照）。なお、そ
れらタイムスロツトの半分の時間で各通話路メモ
リから読出された信号は、FF１，FF４により１
タイムスロツト時間維持した信号とする。即ち、
第２図Ｂ，Ｃ及びＨ，Ｊの信号となる。なお、第
２図についてはパリテイチエツク回路PCにお
いてパリテイチエツクを行ない、良のときはフリ
ツプフロツプFF３で時間調整をする。一方加入
者からの情報は副通話路メモリSPM１に格納さ
れ、フリツプフロツプFF４により時間調整をし
て選択器SEL２で待機する。パリテイチエツク後
の信号は他のフリツプフロツプFF２を介し選択
器SEL２の選択動作を指令する。フリツプフロツ
プFF１，FF３とFF４とにより時間関係を一致
させ、選択器SEL２により通常は主通話路メモリ
の出力を他の加入者宛の信号としている。パ
リテイチエツク回路PCにおいてパリテイエラー
を検出（即ち主通話路メモリの情報誤り障害を検
出）したときは、フリツプフロツプFF２の出力
により選択器SEL２を切換え、副通話路メモリ
の出力を出力する。第２図は動作波形図も示し
ている。第２図においてｎはＮと同じデータを示
しｎは副通話路メモリ側について示している。即
ち、「ｎ」のデータについてのみ副通話路メモリ
から取り出し、その前後は全て主通話路メモリか
ら取り出しているから、第２図Ｊが得られる。誤
り検出回路PCからの信号によりFF２が動作して
信号Ｆを送出し、１タイムスロツトの時間維持す
るから、その間選択器SEL２は信号路を切換え
て、第２図Ｉに示すデータｎを信号Ｊとして送出
する。そのタイムスロツトが終わるときFF２が
リセツトされるので、信号Ｆが消失する。そのた
め選択器SEL２は信号路切換えが終了して、従前
の状態に戻るから、信号Ｄが信号Ｊに送出され
る。
る。第１図は通話路系における通話路メモリの部
分についてのみ示してあり、通話路系としては図
示するメモリ以外に各種スイツチ、レジスタ等と
それらの駆動装置とが必要である。そして通話路
メモリについては本発明において所謂二重化構成
とする。第１図においてSPM０は主通話路メモ
リ、SPM１は副通話路メモリであつて、加入者
からの通話路情報は同時にSPM０，SPM１に書
込まれる。主通話路メモリSPM０には前記通話
路情報以外にパリテイビツト発生器PGにより発
生させたパリテイビツトを挿入してメモリに格納
する。このときカウンタCNTの出力により選択
器SEL０，SEL１を制御し、加入者からの通話路
情報を主通話路メモリSPM０，SPM１に格納す
る。次に制御メモリCMの出力により、一方は直
接に選択器SEL０を制御して主通話路メモリ
SPM０を読出し、他方はフリツプフロツプFF０
により時間調整されてから、選択器SEL１を制御
する。１タイムスロツトサイクルで書き込み
（Ｗ）、読み出し（Ｒ）が行われる。そして副通話
路メモリSPM１からの読出信号は、主通話路メ
モリSPM０の読出信号と比較し、１タイムスロ
ツト遅れている（第２図Ｂ，Ｈ参照）。なお、そ
れらタイムスロツトの半分の時間で各通話路メモ
リから読出された信号は、FF１，FF４により１
タイムスロツト時間維持した信号とする。即ち、
第２図Ｂ，Ｃ及びＨ，Ｊの信号となる。なお、第
２図についてはパリテイチエツク回路PCにお
いてパリテイチエツクを行ない、良のときはフリ
ツプフロツプFF３で時間調整をする。一方加入
者からの情報は副通話路メモリSPM１に格納さ
れ、フリツプフロツプFF４により時間調整をし
て選択器SEL２で待機する。パリテイチエツク後
の信号は他のフリツプフロツプFF２を介し選択
器SEL２の選択動作を指令する。フリツプフロツ
プFF１，FF３とFF４とにより時間関係を一致
させ、選択器SEL２により通常は主通話路メモリ
の出力を他の加入者宛の信号としている。パ
リテイチエツク回路PCにおいてパリテイエラー
を検出（即ち主通話路メモリの情報誤り障害を検
出）したときは、フリツプフロツプFF２の出力
により選択器SEL２を切換え、副通話路メモリ
の出力を出力する。第２図は動作波形図も示し
ている。第２図においてｎはＮと同じデータを示
しｎは副通話路メモリ側について示している。即
ち、「ｎ」のデータについてのみ副通話路メモリ
から取り出し、その前後は全て主通話路メモリか
ら取り出しているから、第２図Ｊが得られる。誤
り検出回路PCからの信号によりFF２が動作して
信号Ｆを送出し、１タイムスロツトの時間維持す
るから、その間選択器SEL２は信号路を切換え
て、第２図Ｉに示すデータｎを信号Ｊとして送出
する。そのタイムスロツトが終わるときFF２が
リセツトされるので、信号Ｆが消失する。そのた
め選択器SEL２は信号路切換えが終了して、従前
の状態に戻るから、信号Ｄが信号Ｊに送出され
る。
本発明におけるような通話路メモリは通常、半
導体メモリを使用しているが、そのメモリ素子と
電源間或いはメモリ素子と接地間に雑音が入つた
場合、メモリ内情報が破壊されることがある。こ
れはメモリ内の構成素子の永久破壊ではなく、一
時的な情報記憶の紛失であり、次回の書込／読出
時には回復している。このような現象を本願明細
書において「単発的誤り」としている。
導体メモリを使用しているが、そのメモリ素子と
電源間或いはメモリ素子と接地間に雑音が入つた
場合、メモリ内情報が破壊されることがある。こ
れはメモリ内の構成素子の永久破壊ではなく、一
時的な情報記憶の紛失であり、次回の書込／読出
時には回復している。このような現象を本願明細
書において「単発的誤り」としている。
このようにして本発明によると系統全体につい
て二重化するのではなく、通話路メモリについて
のみ二重化しているから構成が安価で済み、読出
情報に関して主通話路メモリ及び副通話路メモリ
が同時に誤るという可能性が低い上に、誤り検出
をしたとき、誤つた情報を出力することなく、同
一情報が格納されていた副通話路メモリ側の情報
をタイミングをずらして読出し送出するため、通
話路の信頼性が向上する。即ち、本発明が主通話
路メモリにおける情報誤り障害に対し、副通話路
メモリの情報を選択出力することで、信頼性が高
まるからである。従つて主通話路メモリへの書込
みの時点での誤り以外、主通話路メモリ内で新た
に生じた障害に対処することが出来る。主通話路
メモリのみに発生した単発的誤りに対し通話路を
通過する情報が失なわれないため、デイジタルデ
ータの通信において特に効果が大きい。
て二重化するのではなく、通話路メモリについて
のみ二重化しているから構成が安価で済み、読出
情報に関して主通話路メモリ及び副通話路メモリ
が同時に誤るという可能性が低い上に、誤り検出
をしたとき、誤つた情報を出力することなく、同
一情報が格納されていた副通話路メモリ側の情報
をタイミングをずらして読出し送出するため、通
話路の信頼性が向上する。即ち、本発明が主通話
路メモリにおける情報誤り障害に対し、副通話路
メモリの情報を選択出力することで、信頼性が高
まるからである。従つて主通話路メモリへの書込
みの時点での誤り以外、主通話路メモリ内で新た
に生じた障害に対処することが出来る。主通話路
メモリのみに発生した単発的誤りに対し通話路を
通過する情報が失なわれないため、デイジタルデ
ータの通信において特に効果が大きい。
第１図は本発明の実施例を示すブロツク構成
図、第２図は第１図の各信号〜の動作タイム
チヤートである。 SPM０……主通話路メモリ、SPM１……副通
話路メモリ、FF０〜FF４……フリツプフロツ
プ、PC……パリテイチエツク回路、CM……制
御メモリ、CNT……カウンタ、SEL０，SEL１，
SEL２……選択器。
図、第２図は第１図の各信号〜の動作タイム
チヤートである。 SPM０……主通話路メモリ、SPM１……副通
話路メモリ、FF０〜FF４……フリツプフロツ
プ、PC……パリテイチエツク回路、CM……制
御メモリ、CNT……カウンタ、SEL０，SEL１，
SEL２……選択器。
Claims (1)
- 【特許請求の範囲】 １ デイジタル化した情報の交換を行う時分割電
子交換機において、 誤り検出用情報発生回路PGからの誤り検出用
情報を、前記デイジタル情報と共に記憶する主通
話路メモリSPM０と、 前記主通話路メモリSPM０と同一の前記デイ
ジタル情報を記憶する副通話路メモリSPM１と、 前記主通話路メモリSPM０から読出される読
出情報内の前記誤り検出用情報に基づいて読出情
報をチエツクし、良・不良の信号を送出する誤り
検出回路PCと、 主通話路メモリSPM０からの読出情報と、副
通話路メモリSPM１からの読出情報とに時間差
を起こさせる時間差回路FF０と、前記両読出情
報の時間関係を調整する回路FF１，FF３，FF
４と、 主通話路メモリSPM０からの読出情報と副通
話路メモリSPM１からの読出情報とを前記誤り
検出回路PCの検出結果に基づき選択・出力させ
る選択出力回路SEL２とを設け、 前記誤り検出回路PCが前記主通話路メモリ
SPM０からの読出情報についてチエツクした結
果、不良信号を発したとき、前記誤り検出回路
PCは前記選択出力回路SEL２に対し前記主通話
路メモリSPM０からの誤つた読出情報を出力す
ることなく、同一情報が格納されていた副通話路
メモリSPM１の読出情報を選択・出力させる構
成としたこと を特徴とする通話路メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11301281A JPS5815394A (ja) | 1981-07-21 | 1981-07-21 | 通話路メモリの二重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11301281A JPS5815394A (ja) | 1981-07-21 | 1981-07-21 | 通話路メモリの二重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5815394A JPS5815394A (ja) | 1983-01-28 |
| JPH045315B2 true JPH045315B2 (ja) | 1992-01-31 |
Family
ID=14601218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11301281A Granted JPS5815394A (ja) | 1981-07-21 | 1981-07-21 | 通話路メモリの二重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815394A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135698A (ja) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | 時分割通話路装置の系選択方式 |
| US4772007A (en) * | 1984-10-19 | 1988-09-20 | Canon Kabushiki Kaisha | Cut sheet holding and feeding apparatus |
| JPH0691428B2 (ja) * | 1985-01-23 | 1994-11-14 | 株式会社日立製作所 | フリツプフロツプ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5176904A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Telegraph & Telephone | Tokibunkatsutsuwaroyobihoshiki |
-
1981
- 1981-07-21 JP JP11301281A patent/JPS5815394A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5815394A (ja) | 1983-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677931A (en) | Transmission path switching apparatus | |
| JPH045315B2 (ja) | ||
| JP3230670B2 (ja) | 回線切り替え装置および回線切り替え方法、並びに記録媒体 | |
| JPS6334662B2 (ja) | ||
| WO2000011678A1 (en) | Memory supervision | |
| JP2978649B2 (ja) | メモリスイッチ監視方式 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| SU940242A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
| JP3390655B2 (ja) | リモート入出力装置 | |
| JP3181485B2 (ja) | 通信装置の監視システム | |
| JP2958087B2 (ja) | 疎通試験回路 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 | |
| SU1702376A1 (ru) | Устройство дл передачи данных с самотестированием | |
| SU694863A1 (ru) | Устройство дл тестового контрол цифровых узлов электронных вычислительных машин | |
| KR0169253B1 (ko) | 비동기 전송 모드 스위치의 이중화 운용시 방송 메모리 데이타 유지 방법 | |
| JPH04361344A (ja) | 記憶回路 | |
| JP2678814B2 (ja) | 回線編集装置およびその回線試験方法 | |
| JP2888030B2 (ja) | 回線接続部監視回路 | |
| JP2659427B2 (ja) | 多重端局装置の回線試験回路 | |
| JPH03101463A (ja) | 通話路試験方式 | |
| JPH04119034A (ja) | 情報処理システムにおける二重化ループ制御方式 | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPH086871A (ja) | 障害検出システム | |
| JP2002078049A (ja) | クロスコネクト装置及び監視方法 |