JPH0453233A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に関するものであり、
特に、多層配線構造を有する半導体装置における層間絶
縁膜の平坦化技術に関するものである。

（従来の技術） 近年、半導体装置は高機能化してきているため、その配
線は多層配線構造を取るものか多い。この多層配線は素
子領域を形成した半導体基体上に、導電層と絶縁層が交
互に重なり合った構造となっており、一般に導電層間に
形成する絶縁膜を層間絶縁膜と称している。

ところで、・多層配線を形成する場合の最も重要な技術
として層間絶縁膜の平坦化が挙げられる。

これは、半導体基体上に素子形成領域と配線領域とを分
離すべく形成したシリコン酸化膜の上に第１層の配線を
形成し、その上にそのまま第１層間絶縁膜を形成すると
、第１層の配線パターンの凹凸かそのまま第１層間絶縁
膜に反映されて、第１層間絶縁膜の表面に急峻な段差か
できる。このような表面に急峻な段差を有する第１層間
絶縁膜の」−に第２層の配線層を形成すると、配線金属
膜の被覆性か極めて悪くなると共に、配線金属膜の加工
か困難になる。（の結果、段差部分て第２層の配線に断
線、短絡等の問題か生しることとなるため、層間絶縁膜
の表面はできるたけ平坦なものとする必要かある。

このような層間絶縁膜の表面の段差を緩和すべく、さま
ざまな工夫かなされている。その一つとして、例えは特
開昭５！ｌｌ−２３５０号公報に記載されているような
レジストエッチバック法かある。

第３図は、レジストエッチバック法の順次の工程を示す
断面図である。第３図（ａ）に示すように、素子領域を
形成した半導体基板２１上に、絶縁膜２２及びアルミ配
線２３を形成し、その」二に第１層間絶縁膜２４を形成
する。

次に、第３図（ｂ）に示すように、層間絶縁膜２４の表
面にレジス１〜等の有機物２５を回転塗布する。このと
き、レジスト２５は回転塗布して形成するため、その表
面はほぼ平坦になる。

次いで、第３図（Ｃ）に示すように、レジスト２５と層
間絶縁膜２４とを等速でエッチバックし、更に、表面に
残ったレジスｌ〜を除去して、第３図（ｄ）に示すよう
に層間絶縁膜２４の表面を平坦化する。

層間絶縁膜の表面を平坦化する他の方法として、例えば
特開昭６３−８８８４５号公報にあるスピン・オン・グ
ラス法（ＳＯＧ法）が知られている。

これは、第４図に示すとおり、素子領域を形成した半導
体基板３１の」二に絶縁膜３２を形成し、該絶縁膜３２
」二にアルミニウム配線３３を、更に、このアルミニウ
ム配線３３をプラズマ酸化膜３４にて覆い、そのうえに
シラールを有機溶剤に溶かしたもの（ＳＯＧ）３５を回
転塗布した後、焼きしめて、表面をある程度平坦化して
おき、その」二に層間絶縁膜３６を形成するようにした
ものである。この方法によると、第４図に示すとおり、
表面にオーバーハング部のない、層間絶縁膜を得ること
かできる。

（発明か解決しようとする課題） しかしながら、レジストエッチバック法の場合は、平坦
化の成否は層間絶縁膜の被覆状態に大きく依存しており
、層間絶縁膜の被覆状態か良くないと、第５図に示すよ
うに、層間絶縁膜の表面に逆テーパ上の段差２３ａが残
ってしまう。したかって、この層間絶縁膜２３の」二に
、第２層の配線を施す際に、断線や短絡か生じる可能性
か高く、半導体装置の信頼性が低下するという問題かあ
る。

また、スピン・オン・グラス法の場合は、層間絶縁膜の
被覆形状はレジストエッチバック法に比べて改善されて
はいるが、５ＯＧ３５は、クラ・ｙりが入ってしまうた
め厚く塗布することかできない。このため、第６図に矢
印て示ずように、配線パターンか疎の部分ては依然とし
て層間絶縁膜３６の表面に大きな段差か残ってしまうと
いう欠点がある。

このように層間絶縁膜表面に段差か残ると、その上に形
成する」二層金属配線の加工か困難となる。

すなわち、段差のある層間絶縁膜表面にアルミニラム層
をスパッタリンクして成膜し、その」−にアルミパター
ン形成用のレジスト膜を塗布することになるため、レジ
スト膜の厚みに大きなバラツギかできてしまい、レジス
１〜膜を露光するときに焦点の合った良好な露光を行う
ことかできなくなってしまう等の問題か生じる。

本発明は、これらの従来の平坦化技術の欠点を補うもの
であり、層間絶縁膜を成膜する時点て、ある程度段差の
緩和を行うようにした半導体装置の製造方法を提供する
ものである。

（課題を解決するための手段及び作用）上記課題を解決
するために、本願の半導体装置の製造方法は、多層配線
構造を有する半導体装置の製造方法において、絶縁膜子
に金属配線膜を形成する工程と、後に形成する層間絶縁
膜の成膜速度が前記絶縁膜上に於ける成膜速度よりも小
さくなるような物質からなる補償用膜を前記金属配線膜
上に形成する工程と、前記補償用膜上に形成したマスク
を介して前記金属配線膜及び前記補償用膜を選択的にエ
ツチングして配線パターンを形成する工程と、前記絶縁
膜及び前記配線パターン上に層間絶縁膜を形成する工程
とを具える事を特徴とするものである。

このように、本発明の半導体装置の製造方法においては
、配線パターンの表面に補償用膜を形成し、その」二に
層間絶縁膜を形成するようにしている。補償用膜として
、後に形成する層間絶縁膜の成膜速度か、絶縁膜の上に
おける成膜速度より遅くなる物質を使用しているため、
配線パターン表面上に成膜される層間絶縁膜の膜厚が配
線ノくターンの間に露出している絶縁膜の」二に成膜さ
れる層間絶縁膜の膜厚より薄くなり、層間絶縁膜を成膜
する段階で層間絶縁膜の表面をある程度平坦化すること
かできる。

さらに、本願の半導体装置の製造方法は、多層配線構造
を有する半導体装置の製造方法において、ポロンフォス
フオシリケイトガラス膜上にノンドープシリコン酸化膜
またはフォスフオンリケイ１〜ガラス膜を形成する工程
と、前記ノンドープシリコン酸化膜またはフオスフオシ
リケイ）・ガラス膜の−にに金属配線層を形成する工程
と、後に形成する層間絶縁膜の成膜速度か前記ノンドー
プシリコン酸化膜またはフォスフオシリケイトガラス膜
上に於ける成膜速度よりも小さくなるような物質からな
る補償用膜を前記金属配線膜上に形成する工程と、前記
補償用膜上にレジストパターンを形成する工程と、前記
レジストパターンをマスクとして前記金属配線膜及び前
記補償用膜を選択的にエツチングして配線パターンを形
成する工程と、前記ノンドープシリコン酸化膜またはフ
ォスフォシリケイトガラス膜及び前記配線パターン上に
常圧ＣＶＤにより層間絶縁膜を形成する工程とを具える
事を特徴とするものである。

補償用膜としては、例えばボロンフォスフォシリケイト
ガラス（以下ｒＢＰｓＧ」という）か挙げられる。常圧
ＣＶＤよる層間絶縁膜の成膜速度は、ＢＰＳＧ上の成膜
速度か、他の酸化膜や金属層の上の成膜速度に比べて遅
いので、配線ノ（ターン上にＢＰＳＧ膜を設ければ配線
パターン上の膜厚か薄くなる。尚、素子領域を形成した
半導体基体の上に形成する絶縁膜としてＢＰＳＧ膜を使
用する場合には、この下層ＢＰＳＧ膜上の層間絶縁膜を
厚くするために、下層のＢＰＳＧ膜の表面上にノンドー
プシリコン酸化膜若しくはＰＳＧ膜を設（Ｊるようにす
る。

また、本発明の半導体装置の製造方法においてよ、配線
パターン表面に形成する補償用膜の膜厚を３０００人以
Ｆとすることか望ましい。

配線パターンの表面に形成する補償用膜の膜厚かあまり
厚いと、層間絶縁膜の表面に逆の段差が生じてしまうこ
ととなるとともに、エツチングによる金属パターンの加
工か困難になる。したかつて補償用膜の膜厚は３０００
人を越えないようにするのか好ましい。

（実施例） 第１図は、本発明の半導体装置の製造方法の第１の実施
例の順次の製造工程を示す断面図である。

第１図（ａ）に示すように、素子領域を形成した半導体
基板１の表面に絶縁膜としてノンドープのシリコン酸化
膜（以下ｒＮｓＧＩ］Ｕ」という）２を成膜した後、該
シリコン酸化膜２の表面に金属配線層としてアルミ合金
薄膜３を形成する。

次に、第１図（ｂ）に示すように、前記アルミ合金薄膜
３の上に補償用膜としてＢＰＳＧ膜４を膜厚が約２００
０人になるように成膜し、次いでこのＢＰＳＧ膜４の表
面に通常のフォトリソクラフィ技術及びエツチング技術
によりレジストパターン５を形成する。

次に、第１図（Ｃ）に示すように、レジストパターン５
をマスクとしてドライエツチングを行い、前記ＢＰＳＧ
膜４及びアルミ合金膜３を選択的に除去して第１層の配
線パターン６を形成する。

次いで、第１図（ｄ）に示すように、前記ノンドープシ
リコン膜２及び第１層の配線パターンを６の上に常圧Ｃ
ＶＤ法にてシリコン酸化膜７を層間絶縁膜として形成し
て第１層配線を完成させる。

上記の工程を繰り返して、第２層、第３層の配線を行い
、多層配線を形成する。

常圧ＣＶＤ法によるシリコン酸化膜の成膜速度は、アル
ミニウム上、ＮＳＧ膜ト、ＰＳＧ膜−Ｆ、ＢＰＳＧ膜上
の順に小さくなる。したかって、本実施例では、第１層
配線パターンの」二にはＢＰＳＧ膜か形成されているた
め、半導体基板ｌの上の絶縁膜（ノンドープシリコン膜
）の上における層間絶縁膜７の成膜速度は、第１層配線
パターンの４二における成膜速度に比へて、速くなる。

したかって、シリコン酸化膜７の表面に配線パターン６
によって生じる段差ａは、ＢＰＳＧ膜（補償用膜）を形
成しない場合に比へて、 （絶縁膜２上の層間絶縁膜７の厚みｂ）（補償用膜６ａ
上の層間絶縁膜７の厚みＣ）（補償用膜の膜厚ｄ）　　
　　・・・　　（１）分だけ、緩和されることとなる。

上述した通り、本発明の製造方法によれは、補償用膜を
形成するという簡単な処理で眉間絶縁膜の表面を平坦化
することかできるか、反面、（１）式か正になるような
厚さまでシリコン酸化膜（層間絶縁膜）７を成膜するこ
とが必要であり、また、その効果は有限であるという欠
点かある。すなわち、 （絶縁膜２上の層間絶縁膜７の厚みｂ）（補償用膜６ａ
−」−の層間絶縁膜の厚みＣ）以上には平坦化の効果か
得られず、この値は通常は３０００〜５０００人以」−
にはならない。したかって、本発明の半導体装置の製造
方法たけでなく、本発明の方法に、従来のエッチバック
法やスピン・オン・グラス法を組み合わせることで、よ
り一層有効に層間絶縁膜表面を平坦化することができる
。（１）式より、本実施例ではシリコン酸化膜（層間絶
縁膜）７を厚く成膜し、ＢＰＳＧ膜６ａを薄く成膜すれ
ば、最大の効果が得られることが分かるが、シリコン酸
化膜７を厚く成膜して、エッチバック法と組み合わせる
とより一層有効に層間絶縁膜７の表面を平坦化すること
かできる。

第２図は、本発明の半導体装置の製造方法の他の実施例
の順次の製造工程を示す断面図である。

通常の半導体装置では、素子領域を形成した半導体基板
と最下層の配線層とを絶縁するのに、その被覆形状か良
好なことから絶縁膜としてＢＰＳＧ膜を用いることか多
い。ＢＰＳＧ膜は成膜後リフローすることによって、被
覆形状を良好にする事ができる。一方、常圧ＣＶＤによ
りシリコン酸化膜を形成する場合、ＢＰＳＧ膜」−にお
いて、ぞの成膜速度か遅くなるため、前記補償用膜とし
てＢＰＳＧ膜か適当である。このような場合、下層の絶
縁膜上と補償用膜上で同し速度で層間絶縁膜か成膜され
てしまう。本実施例では、これを改善するために、ＢＰ
ＳＧ膜の上に於ける層間絶縁膜の成膜速度よりも成膜速
度が速くなる物質、例えばＮＳＣ膜を下層の絶縁膜の上
に形成するようにしたものである。

第２図（ａ）に示すように、素子領域を形成した半導体
基体１１上に、素子領域と配線領域とを分離する絶縁膜
としてＢＰＳＧ膜１２膜形２し、該ＢＰＳＧ膜１２の」
二に、ＮＳＣ膜１３を形成する。

次に、第２図（ｂ）に示すように、膜１３の」−に金属
配線層としてアルミニウム合金膜１４を形成し、更に、
アルミニウム合金膜１４の」二にＢＰＳＧ膜１５全１５
する。

更に、第１実施例同様に、フォトリソグラフィ技術及び
エツチング技術を用いて、ＢＰＳＧ膜１５膜形５にレジ
ストパターンを形成しく図示せず）、このレジスＩ・パ
ターンをマスクとして、第２図（Ｃ）に示すように配線
パターン１６を形成する。

次いて、常圧ＣＶＤにより層間絶縁膜１７を形成して第
１層配線層を形成する。同様の工程を繰り返して、第２
層以降の配線層を第１実施例と同様に行う。

本実施例では、第１実施例と同様に、アルミニラ１、配
線層表面にＢＰＳＧ膜１５膜形５すると共に、半導体基
板１１の上のＢＰＳＧ膜１２膜層２絶縁膜１７との間に
ＮＳＣ膜１３を形成した。したかって、層間絶縁膜１７
は、ＮＳＧ膜１３の上及びアルミニウム配線１４の上に
設けたＢＰＳＧ膜１６ａの上て成膜することになり、Ｎ
ＳＣＳＣ膜上３上いてより速く成膜する。したかって、
層間絶縁膜１７の表面の段差ｅは （酸化膜１３上の層間絶縁膜ｆ） （補償用膜１６ａ上の層間絶縁膜呈） （補償用膜１６ａの膜厚１〕） 分たけ緩和されることになる。

」二連した通り、常温ＣＶ　Ｄによる層間絶縁膜の成膜
速度は、ＮＳＣ膜上、ＰＳＧ膜上、ＢＰＳＧ膜上の順に
小さくなるため、第２実施例の場合に、補償用膜として
ＢＰＳＧを使用し、アルミ配線の下にＮＳＣ膜を形成し
た場合、本発明の効果が最も大きい。

」二連した実施例では、ＢＰＳＧ膜１２膜層２に形成す
る膜をＮＳＣ膜１３としたが、ＰＳＧ膜上における層間
絶縁膜の成膜速度はＢＰＳＧ膜上における成膜速度より
大きいため、膜応力他の問題で、ＮＳＣ膜が形成できな
い場合は、ＰＳＧ膜を形成するようにしても良い。

尚、金属配線上に形成する補償用膜の膜厚は３０００Å
以下とすることが好ましい。例えば層間絶縁膜としてＮ
ＳＣ膜を使用する場合、この成膜速度は、 アルミ合金上　＞　　ＮＳＧ上　＞　　ＢＰＳＧ上の順
になるか、補償用膜を厚く堆積すると本発明の効果は小
さくなり、マイナスの効果を生じることにもなる。また
、補償用膜を厚く堆積するとドライエツチングか難しく
なるというデメリットもあるため、２０００人程度が好
適である。

上述した実施例において、補償用膜を設けることは、レ
ジスト層かアルミ配線加工時に変質して、剥離しにくく
なった場合でも、レジストの除去のための処理にバリエ
ーションが増えるという効果も期待てきる。

１−述した実施例において、金属配線層をドライエツチ
ングｒる際に、補償用膜をエツチングした後に、レジス
トパターンを除去し、例えは、ＣＨＣ，７？３等の側壁
保護膜の付着し易いガスをエツチングガスとして選ぶこ
とによって、補償用膜をマスクとして金属配線パターン
を形成するようにしても良い。この場合、金属配線層表
面にレジストか接触していないため、エロージョン、コ
ロ−ジョンに対して有利である。

（発明の効果） 一旧述した通り、本発明の半導体装置の製造方法によれ
ば、金属配線層を形成した直後に補償用膜を成膜すると
いう、簡単かつ単純な方法により、層間絶縁膜を形成す
る工程で、層間絶縁膜の表面をある程度平坦化すること
か可能であり、半導体装置の配線の信頼性を著しく向上
させることができる。また、２次的効果として、第２層
、第３層の配線層の形成の際に行うフォトエツチングに
おいて、前記補償用膜か金属配線層の反射防止膜の働き
をするため、半導体装置の生産性か向上するという効果
もある。

【図面の簡単な説明】

第１図は、本発明の第１実施例の順次の製造工程を示す
断面図、 第２図は、本発明の第２実施例の順次の製造工程を示す
断面図、 第３図は、エッチバック法による平坦化の工程を示す断
面図、 第４図は、ＳＯＧ法による平坦化の工程を示す断面図で
ある。 第５図及び第６図は、従来の方法によって形成した配線
層を示す図である。 ｊ、１１・・・半導体基板　　　２．１２・・・絶縁膜
３．１４・・・金属配線層　　　４．１５・・・補償用
膜６．１６・・・配線パターン ７、Ｉ７・・・層間絶縁膜 １３・・・ノンドープソリコン酸化膜 性 許 出 願 人 川崎製鉄株式会社

Claims (1)

1. 【特許請求の範囲】 １、多層配線構造を有する半導体装置の製造方法におい
   て、絶縁膜上に金属配線膜を形成する工程と、後に形成
   する層間絶縁膜の成膜速度が前記絶縁膜上に於ける成膜
   速度よりも小さくなるような物質からなる補償用膜を前
   記金属配線膜上に形成する工程と、前記補償用膜上に形
   成したマスクを介して前記金属配線膜及び前記補償用膜
   を選択的にエッチングして配線パターンを形成する工程
   と、前記絶縁膜及び前記配線パターン上に層間絶縁膜を
   形成する工程とを具える事を特徴とする半導体装置の製
   造方法。 ２、多層配線構造を有する半導体装置の製造方法におい
   て、ボロンフォスフォシリケイトガラス膜上にノンドー
   プシリコン酸化膜またはフォスフォシリケイトガラス膜
   を形成する工程と、前記ノンドープシリコン酸化膜また
   はフォスフォシリケイトガラス膜の上に金属配線層を形
   成する工程と、後に形成する層間絶縁膜の成膜速度が前
   記ノンドープシリコン酸化膜またはフォスフォシリケイ
   トガラス膜上に於ける成膜速度よりも小さくなるような
   物質からなる補償用膜を前記金属配線膜上に形成する工
   程と、前記補償用膜上にレジストパターンを形成する工
   程と、前記レジストパターンをマスクとして前記金属配
   線膜及び前記補償用膜を選択的にエッチングして配線パ
   ターンを形成する工程と、前記ノンドープシリコン酸化
   膜またはフォスフォシリケイトガラス膜及び前記配線パ
   ターン上に常圧ＣＶＤにより層間絶縁膜を形成する工程
   とを具える事を特徴とする半導体装置の製造方法。 ３、前記補償用膜の膜厚を３０００Å以下とすることを
   特徴とする請求項１または２に記載の半導体装置の製造
   方法。