JPH05160126A - 多層配線形成法 - Google Patents
多層配線形成法Info
- Publication number
- JPH05160126A JPH05160126A JP34791591A JP34791591A JPH05160126A JP H05160126 A JPH05160126 A JP H05160126A JP 34791591 A JP34791591 A JP 34791591A JP 34791591 A JP34791591 A JP 34791591A JP H05160126 A JPH05160126 A JP H05160126A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- layer
- forming
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 55
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線形成法において、不安定な塗布絶縁
膜の残存を減少させると共に平坦性を向上させる。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
に配線層１４Ａ，１４Ｂを形成した後、これらの配線層
を覆って絶縁膜１６を堆積形成する。そして、絶縁膜１
６の上にレジスト層を形成した後、絶縁膜１６及びレジ
スト層をほぼ等速でエッチバックし、残存するレジスト
層を除去する。さらに、残存する絶縁膜１６の上にＳＯ
Ｇ等の塗布絶縁膜２６を形成してから絶縁膜１６，２６
をほぼ等速でエッチバックして配線層１４Ａ，１４Ｂの
上方に絶縁膜２６が残存しないようにする。この後、残
存する絶縁膜１６，２６を覆って絶縁膜２８を堆積形成
してから配線層１４Ｂの一部に対応した接続孔を形成
し、この接続孔を介して配線層１４Ｂにつながるように
配線層３０を形成する。
膜の残存を減少させると共に平坦性を向上させる。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
に配線層１４Ａ，１４Ｂを形成した後、これらの配線層
を覆って絶縁膜１６を堆積形成する。そして、絶縁膜１
６の上にレジスト層を形成した後、絶縁膜１６及びレジ
スト層をほぼ等速でエッチバックし、残存するレジスト
層を除去する。さらに、残存する絶縁膜１６の上にＳＯ
Ｇ等の塗布絶縁膜２６を形成してから絶縁膜１６，２６
をほぼ等速でエッチバックして配線層１４Ａ，１４Ｂの
上方に絶縁膜２６が残存しないようにする。この後、残
存する絶縁膜１６，２６を覆って絶縁膜２８を堆積形成
してから配線層１４Ｂの一部に対応した接続孔を形成
し、この接続孔を介して配線層１４Ｂにつながるように
配線層３０を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の製造に用
いられる多層配線形成法に関し、特にレジスト層を用い
るエッチバック処理の後塗布絶縁膜を用いるエッチバッ
ク処理を行なうことにより不安定な塗布絶縁膜の残存を
減少させ且つ平坦性を向上させるようにしたものであ
る。
いられる多層配線形成法に関し、特にレジスト層を用い
るエッチバック処理の後塗布絶縁膜を用いるエッチバッ
ク処理を行なうことにより不安定な塗布絶縁膜の残存を
減少させ且つ平坦性を向上させるようにしたものであ
る。
【０００２】
【従来の技術】従来、ＬＳＩの多層配線を形成する方法
としては、図７〜９に例示するものが知られている。
としては、図７〜９に例示するものが知られている。
【０００３】図７の工程では、シリコン等の半導体基板
１０の表面を覆うシリコンオキサイド等の絶縁膜１２の
上に所望の配線材を被着してパターニングすることによ
り１層目の配線層１４Ａ，１４Ｂを形成する。そして、
基板上面には配線層１４Ａ，１４Ｂを覆ってプラズマＣ
ＶＤ（ケミカル・ベーパー・デポジション）法等により
シリコンオキサイド等の絶縁膜１６を形成する。この
後、基板上面を平坦化するために、絶縁膜１６の上にＳ
ＯＧ（スピン・オン・ガラス）を回転塗布するなどして
塗布絶縁膜１８を形成する。
１０の表面を覆うシリコンオキサイド等の絶縁膜１２の
上に所望の配線材を被着してパターニングすることによ
り１層目の配線層１４Ａ，１４Ｂを形成する。そして、
基板上面には配線層１４Ａ，１４Ｂを覆ってプラズマＣ
ＶＤ（ケミカル・ベーパー・デポジション）法等により
シリコンオキサイド等の絶縁膜１６を形成する。この
後、基板上面を平坦化するために、絶縁膜１６の上にＳ
ＯＧ（スピン・オン・ガラス）を回転塗布するなどして
塗布絶縁膜１８を形成する。
【０００４】次に、図８の工程では、絶縁膜１６，１８
をほぼ等速でエッチバックして配線層１４Ａ，１４Ｂの
上方にて絶縁膜１８を消失させる。これは、後述する接
続孔の内部に吸湿性の絶縁膜１８の一部が露出して導通
不良を招くのを防ぐためである。
をほぼ等速でエッチバックして配線層１４Ａ，１４Ｂの
上方にて絶縁膜１８を消失させる。これは、後述する接
続孔の内部に吸湿性の絶縁膜１８の一部が露出して導通
不良を招くのを防ぐためである。
【０００５】次に、図９の工程では、絶縁膜１６，１８
の残存部分を覆ってプラズマＣＶＤ法等によりシリコン
オキサイド等の絶縁膜２０を形成する。そして、例えば
配線層１４Ｂの一部に対応して絶縁膜１６及び２０の積
層にはホトリソグラフィ処理等により接続孔ＣＨを形成
する。このとき、接続孔ＣＨの内部には、絶縁膜１８の
一部が露出されない。
の残存部分を覆ってプラズマＣＶＤ法等によりシリコン
オキサイド等の絶縁膜２０を形成する。そして、例えば
配線層１４Ｂの一部に対応して絶縁膜１６及び２０の積
層にはホトリソグラフィ処理等により接続孔ＣＨを形成
する。このとき、接続孔ＣＨの内部には、絶縁膜１８の
一部が露出されない。
【０００６】この後、基板上面に配線材を被着してパタ
ーニングすることにより２層目の配線層２２を形成す
る。配線層２２は、接続孔ＣＨを介して配線層１４Ｂに
接続される。
ーニングすることにより２層目の配線層２２を形成す
る。配線層２２は、接続孔ＣＨを介して配線層１４Ｂに
接続される。
【０００７】図１０〜１３は、他の従来例を示すもの
で、図７〜９と同様の部分には同様の符号を付してあ
る。
で、図７〜９と同様の部分には同様の符号を付してあ
る。
【０００８】図１０の工程では、図７で述べたと同様に
して半導体基板１０の表面の絶縁膜１２の上に１層目の
配線層１４Ａ，１４Ｂ及び絶縁膜１６を形成した後、絶
縁膜１６を覆ってレジストを回転塗布するなどしてレジ
スト層２４を形成する。
して半導体基板１０の表面の絶縁膜１２の上に１層目の
配線層１４Ａ，１４Ｂ及び絶縁膜１６を形成した後、絶
縁膜１６を覆ってレジストを回転塗布するなどしてレジ
スト層２４を形成する。
【０００９】次に、図１１の工程では、絶縁膜１６及び
レジスト層２４をほぼ等速でエッチバックして配線層１
４Ａ，１４Ｂの上面レベルより上方で絶縁膜１６及びレ
ジスト層２４を部分的に残存させる。そして、レジスト
層２４の残存部分をＯ2 プラズマによるアッシング等に
より除去する。
レジスト層２４をほぼ等速でエッチバックして配線層１
４Ａ，１４Ｂの上面レベルより上方で絶縁膜１６及びレ
ジスト層２４を部分的に残存させる。そして、レジスト
層２４の残存部分をＯ2 プラズマによるアッシング等に
より除去する。
【００１０】次に、図１２，１３の工程では、絶縁膜１
６の残存部分を覆って絶縁膜２０を形成する。そして、
必要に応じて接続孔を形成してから絶縁膜２０上に配線
材を被着してパターニングすることにより２層目の配線
層２２Ａ，２２Ｂを形成する。
６の残存部分を覆って絶縁膜２０を形成する。そして、
必要に応じて接続孔を形成してから絶縁膜２０上に配線
材を被着してパターニングすることにより２層目の配線
層２２Ａ，２２Ｂを形成する。
【００１１】
【発明が解決しようとする課題】図７〜９の従来法によ
ると、十分な平坦性を得るためには配線段差の高さに対
し十分厚く塗布絶縁膜１８を形成する必要がある。しか
し、絶縁膜１８を厚くすると、クラックが生じ易く、信
頼性が低下する。
ると、十分な平坦性を得るためには配線段差の高さに対
し十分厚く塗布絶縁膜１８を形成する必要がある。しか
し、絶縁膜１８を厚くすると、クラックが生じ易く、信
頼性が低下する。
【００１２】また、接続孔ＣＨ内での導通不良を低減す
るためには絶縁膜１８が１４Ｂ等の配線層の上方に残ら
ないよう十分にエッチバックを行なう必要がある。しか
し、十分なエッチバックは平坦性を悪化させる。すなわ
ち、絶縁膜１８は、実効的なエッチ速度の相違により図
８に示すように配線間の凹部Ｐ等で過剰にエッチされ易
い。このため、図９に示すように配線層２２を形成する
際に、凹部Ｐで配線材の被覆性が劣化し、断線不良を招
く不都合があった。
るためには絶縁膜１８が１４Ｂ等の配線層の上方に残ら
ないよう十分にエッチバックを行なう必要がある。しか
し、十分なエッチバックは平坦性を悪化させる。すなわ
ち、絶縁膜１８は、実効的なエッチ速度の相違により図
８に示すように配線間の凹部Ｐ等で過剰にエッチされ易
い。このため、図９に示すように配線層２２を形成する
際に、凹部Ｐで配線材の被覆性が劣化し、断線不良を招
く不都合があった。
【００１３】一方、図１０〜１３の従来法によると、エ
ッチバック中にエッチ速度が変動するため、レジスト塗
布直後の形状を維持するのが容易でない。例えば図１１
に示すように配線間の凹部Ｐ等において、レジスト残存
部の除去後につの状部分が残り、図１２に示すように絶
縁膜１６の上に絶縁膜２０を形成すると、絶縁膜２０に
も凹部Ｐ等に対応してつの状部分Ｓ1 〜Ｓ4 が生ずる。
この後、図１２，１３に示すように配線層１４Ａ，１４
Ｂに交差する配線層２２Ａ，２２Ｂを形成する際に、被
着した配線材層を選択エッチングによりパターニングす
ると、つの状部分Ｓ1 〜Ｓ4 の下にまわり込んだ配線材
が十分にエッチされずに残存するようになる。すなわ
ち、一例を図１３に示すようにつの状部分Ｓ2 の下の配
線材残存部２２Ｓ2 により配線層２２Ａ及び２２Ｂが相
互接続されるようになり、短絡不良が生ずる不都合があ
った。
ッチバック中にエッチ速度が変動するため、レジスト塗
布直後の形状を維持するのが容易でない。例えば図１１
に示すように配線間の凹部Ｐ等において、レジスト残存
部の除去後につの状部分が残り、図１２に示すように絶
縁膜１６の上に絶縁膜２０を形成すると、絶縁膜２０に
も凹部Ｐ等に対応してつの状部分Ｓ1 〜Ｓ4 が生ずる。
この後、図１２，１３に示すように配線層１４Ａ，１４
Ｂに交差する配線層２２Ａ，２２Ｂを形成する際に、被
着した配線材層を選択エッチングによりパターニングす
ると、つの状部分Ｓ1 〜Ｓ4 の下にまわり込んだ配線材
が十分にエッチされずに残存するようになる。すなわ
ち、一例を図１３に示すようにつの状部分Ｓ2 の下の配
線材残存部２２Ｓ2 により配線層２２Ａ及び２２Ｂが相
互接続されるようになり、短絡不良が生ずる不都合があ
った。
【００１４】この発明の目的は、高信頼の多層配線構造
を歩留りよく形成する方法を提供することにある。
を歩留りよく形成する方法を提供することにある。
【００１５】
【課題を解決するための手段】この発明による多層配線
形成法は、（ａ）基板の絶縁性表面の上に第１の配線層
を形成する工程と、（ｂ）前記絶縁性表面の上に前記第
１の配線層を覆って第１の絶縁膜を堆積形成する工程
と、（ｃ）前記第１の絶縁膜に重ねてレジスト層を形成
する工程と、（ｄ）前記第１の絶縁膜及び前記レジスト
層をほぼ等速でエッチバックして前記第１の絶縁膜の一
部を前記第１の配線層の上に残存させ且つその残存部に
隣接して前記レジスト層の一部を残存させる工程と、
（ｅ）前記レジスト層の残存部分を除去する工程と、
（ｆ）この除去工程の後、前記第１の絶縁膜の残存部分
を覆って塗布絶縁膜を形成する工程と、（ｇ）前記第１
の絶縁膜の残存部分及び前記塗布絶縁膜をほぼ等速でエ
ッチバックして前記第１の絶縁膜の一部を前記第１の配
線層の上に残存させ且つ前記塗布絶縁膜を前記第１の配
線層の上方にて消失させる工程と、（ｈ）このエッチバ
ック工程の後、前記第１の絶縁膜の残存部分を覆って第
２の絶縁膜を堆積形成する工程と、（ｉ）前記第２の絶
縁膜から前記第１の絶縁膜の残存部分を介して前記第１
の配線層に達するように接続孔を形成する工程と、
（ｊ）前記接続孔を介して前記第１の配線層に接続され
るように前記第２の絶縁膜の上に第２の配線層を形成す
る工程とを含むものである。
形成法は、（ａ）基板の絶縁性表面の上に第１の配線層
を形成する工程と、（ｂ）前記絶縁性表面の上に前記第
１の配線層を覆って第１の絶縁膜を堆積形成する工程
と、（ｃ）前記第１の絶縁膜に重ねてレジスト層を形成
する工程と、（ｄ）前記第１の絶縁膜及び前記レジスト
層をほぼ等速でエッチバックして前記第１の絶縁膜の一
部を前記第１の配線層の上に残存させ且つその残存部に
隣接して前記レジスト層の一部を残存させる工程と、
（ｅ）前記レジスト層の残存部分を除去する工程と、
（ｆ）この除去工程の後、前記第１の絶縁膜の残存部分
を覆って塗布絶縁膜を形成する工程と、（ｇ）前記第１
の絶縁膜の残存部分及び前記塗布絶縁膜をほぼ等速でエ
ッチバックして前記第１の絶縁膜の一部を前記第１の配
線層の上に残存させ且つ前記塗布絶縁膜を前記第１の配
線層の上方にて消失させる工程と、（ｈ）このエッチバ
ック工程の後、前記第１の絶縁膜の残存部分を覆って第
２の絶縁膜を堆積形成する工程と、（ｉ）前記第２の絶
縁膜から前記第１の絶縁膜の残存部分を介して前記第１
の配線層に達するように接続孔を形成する工程と、
（ｊ）前記接続孔を介して前記第１の配線層に接続され
るように前記第２の絶縁膜の上に第２の配線層を形成す
る工程とを含むものである。
【００１６】
【作用】この発明の方法によれば、ＳＯＧのような塗布
絶縁膜を用いるエッチバック処理の前にレジスト層を用
いるエッチバック処理を行なうので、ＳＯＧのような塗
布絶縁膜は、レジスト層を用いるエッチバック処理で低
減された配線段差に対応して薄く形成すればよい。この
ように塗布絶縁膜を薄くすると、クラック発生を回避で
きると共にＳＯＧ等の不安定な被膜の残存を減らすこと
ができ、しかもシリコンオキサイド等の安定な被膜の層
間膜に占める割合を大きくすることができるので、信頼
性が向上する。
絶縁膜を用いるエッチバック処理の前にレジスト層を用
いるエッチバック処理を行なうので、ＳＯＧのような塗
布絶縁膜は、レジスト層を用いるエッチバック処理で低
減された配線段差に対応して薄く形成すればよい。この
ように塗布絶縁膜を薄くすると、クラック発生を回避で
きると共にＳＯＧ等の不安定な被膜の残存を減らすこと
ができ、しかもシリコンオキサイド等の安定な被膜の層
間膜に占める割合を大きくすることができるので、信頼
性が向上する。
【００１７】その上、薄い塗布絶縁膜を用いるエッチバ
ック処理では、少ないエッチバック量でも導通不良の低
減と平坦性の向上とを両立させることができるので、断
線不良や短絡不良が減り、歩留りが向上する。
ック処理では、少ないエッチバック量でも導通不良の低
減と平坦性の向上とを両立させることができるので、断
線不良や短絡不良が減り、歩留りが向上する。
【００１８】
【実施例】図１〜６は、この発明の一実施例による多層
配線形成法を示すもので、各々の図に対応する工程
（１）〜（６）を順次に説明する。なお、図７〜１２と
同様の部分には同様の符号を付して詳細な説明を省略す
る。
配線形成法を示すもので、各々の図に対応する工程
（１）〜（６）を順次に説明する。なお、図７〜１２と
同様の部分には同様の符号を付して詳細な説明を省略す
る。
【００１９】（１）半導体基板１０の表面の絶縁膜１２
の上に１層目の配線層１４Ａ，１４Ｂを形成した後、こ
れらの配線層を覆ってプラズマＣＶＤ法等によりシリコ
ンオキサイド等の絶縁膜１６を形成する。そして、絶縁
膜１６にホトレジストを回転塗布した後、必要に応じて
流動化すべく軟化処理を施すなどしてレジスト層２４を
平坦状に形成する。
の上に１層目の配線層１４Ａ，１４Ｂを形成した後、こ
れらの配線層を覆ってプラズマＣＶＤ法等によりシリコ
ンオキサイド等の絶縁膜１６を形成する。そして、絶縁
膜１６にホトレジストを回転塗布した後、必要に応じて
流動化すべく軟化処理を施すなどしてレジスト層２４を
平坦状に形成する。
【００２０】（２）次に、絶縁膜１６及びレジスト層２
４をほぼ等速でエッチバックして配線層１４Ａ，１４Ｂ
の上面レベルより上方で絶縁膜１６及びレジスト層２４
を部分的に残存させる。そして、レジスト層２４の残存
部分をＯ2プラズマによるアッシング等により除去す
る。
４をほぼ等速でエッチバックして配線層１４Ａ，１４Ｂ
の上面レベルより上方で絶縁膜１６及びレジスト層２４
を部分的に残存させる。そして、レジスト層２４の残存
部分をＯ2プラズマによるアッシング等により除去す
る。
【００２１】（３）次に、絶縁膜１６の残存部分上にＳ
ＯＧを回転塗布し、アニールするなどして塗布絶縁膜２
６を形成する。この場合、レジスト層２４を用いたエッ
チバック処理により絶縁膜１６の配線段差が低減されて
いるので、絶縁膜２６は図７の絶縁膜１８より相当に薄
くてよい。
ＯＧを回転塗布し、アニールするなどして塗布絶縁膜２
６を形成する。この場合、レジスト層２４を用いたエッ
チバック処理により絶縁膜１６の配線段差が低減されて
いるので、絶縁膜２６は図７の絶縁膜１８より相当に薄
くてよい。
【００２２】（４）次に、絶縁膜１６，２６をほぼ等速
でエッチバックして配線層１４Ａ，１４Ｂの上方にて絶
縁膜２６を消失させる。これは、接続孔内での導通不良
を防ぐためである。
でエッチバックして配線層１４Ａ，１４Ｂの上方にて絶
縁膜２６を消失させる。これは、接続孔内での導通不良
を防ぐためである。
【００２３】（５）次に、絶縁膜１６，２６の残存部分
を覆ってプラズマＣＶＤ法等によりシリコンオキサイド
等の絶縁膜２８を形成する。この場合、絶縁膜２８は、
１４Ａ，１４Ｂ等の配線層上での絶縁膜１６の残存膜厚
が図８の場合より薄いことに鑑み所要の層間膜厚が得ら
れるよう十分に厚く形成する。そして、周知のホトリソ
グラフィ処理等により配線層１４Ｂの上方で絶縁膜１６
及び２８の積層に接続孔ＣＨを形成する。
を覆ってプラズマＣＶＤ法等によりシリコンオキサイド
等の絶縁膜２８を形成する。この場合、絶縁膜２８は、
１４Ａ，１４Ｂ等の配線層上での絶縁膜１６の残存膜厚
が図８の場合より薄いことに鑑み所要の層間膜厚が得ら
れるよう十分に厚く形成する。そして、周知のホトリソ
グラフィ処理等により配線層１４Ｂの上方で絶縁膜１６
及び２８の積層に接続孔ＣＨを形成する。
【００２４】（６）この後、基板上面に配線材を被着し
てパターニングすることにより２層目の配線層３０を形
成する。配線層３０は、接続孔ＣＨを介して配線層１４
Ｂに接続される。
てパターニングすることにより２層目の配線層３０を形
成する。配線層３０は、接続孔ＣＨを介して配線層１４
Ｂに接続される。
【００２５】上記した多層配線形成法によれば、図３の
工程で形成する絶縁膜２６が薄いので、絶縁膜２６には
殆どクラックが発生しない。また、図４の工程では、少
ないエッチバック量で１４Ｂ等の配線層の上方にて絶縁
膜２６を消失させることができるので、良好な平坦性が
得られる。さらに、絶縁膜１６，２６，２８により形成
される層間膜にあっては、ＳＯＧ等の不安定な膜２６の
残存が少なく、シリコンオキサイド等の安定な膜１６，
２８の占める割合が大きいので、配線の信頼性が向上す
る。
工程で形成する絶縁膜２６が薄いので、絶縁膜２６には
殆どクラックが発生しない。また、図４の工程では、少
ないエッチバック量で１４Ｂ等の配線層の上方にて絶縁
膜２６を消失させることができるので、良好な平坦性が
得られる。さらに、絶縁膜１６，２６，２８により形成
される層間膜にあっては、ＳＯＧ等の不安定な膜２６の
残存が少なく、シリコンオキサイド等の安定な膜１６，
２８の占める割合が大きいので、配線の信頼性が向上す
る。
【００２６】
【発明の効果】以上のように、この発明によれば、レジ
スト層を用いるエッチバック処理の後ＳＯＧ等の塗布絶
縁膜を用いるエッチバック処理を行なうことによりＳＯ
Ｇ等の不安定な被膜の残存を減らすと共に平坦性を向上
させるようにしたので、高信頼な多層配線を歩留りよく
形成できる効果が得られるものである。
スト層を用いるエッチバック処理の後ＳＯＧ等の塗布絶
縁膜を用いるエッチバック処理を行なうことによりＳＯ
Ｇ等の不安定な被膜の残存を減らすと共に平坦性を向上
させるようにしたので、高信頼な多層配線を歩留りよく
形成できる効果が得られるものである。
【図１】〜
【図６】 この発明の一実施例による多層配線形成法を
示す基板断面図である。
示す基板断面図である。
【図７】〜
【図９】 従来の多層配線形成法の一例を示す基板断面
図である。
図である。
【図１０】〜
【図１２】 他の従来例を示す基板断面図である。
【図１３】 図１２のＸ−Ｘ’線に沿う基板断面図であ
る。
る。
１０：半導体基板、１２，１６，２８：絶縁膜、１４
Ａ，１４Ｂ，３０：配線層、２４：レジスト層、２６：
塗布絶縁膜。
Ａ，１４Ｂ，３０：配線層、２４：レジスト層、２６：
塗布絶縁膜。
Claims (1)
- 【請求項１】（ａ）基板の絶縁性表面の上に第１の配線
層を形成する工程と、 （ｂ）前記絶縁性表面の上に前記第１の配線層を覆って
第１の絶縁膜を堆積形成する工程と、 （ｃ）前記第１の絶縁膜に重ねてレジスト層を形成する
工程と、 （ｄ）前記第１の絶縁膜及び前記レジスト層をほぼ等速
でエッチバックして前記第１の絶縁膜の一部を前記第１
の配線層の上に残存させ且つその残存部に隣接して前記
レジスト層の一部を残存させる工程と、 （ｅ）前記レジスト層の残存部分を除去する工程と、 （ｆ）この除去工程の後、前記第１の絶縁膜の残存部分
を覆って塗布絶縁膜を形成する工程と、 （ｇ）前記第１の絶縁膜の残存部分及び前記塗布絶縁膜
をほぼ等速でエッチバックして前記第１の絶縁膜の一部
を前記第１の配線層の上に残存させ且つ前記塗布絶縁膜
を前記第１の配線層の上方にて消失させる工程と、 （ｈ）このエッチバック工程の後、前記第１の絶縁膜の
残存部分を覆って第２の絶縁膜を堆積形成する工程と、 （ｉ）前記第２の絶縁膜から前記第１の絶縁膜の残存部
分を介して前記第１の配線層に達するように接続孔を形
成する工程と、 （ｊ）前記接続孔を介して前記第１の配線層に接続され
るように前記第２の絶縁膜の上に第２の配線層を形成す
る工程とを含む多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34791591A JPH05160126A (ja) | 1991-12-02 | 1991-12-02 | 多層配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34791591A JPH05160126A (ja) | 1991-12-02 | 1991-12-02 | 多層配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160126A true JPH05160126A (ja) | 1993-06-25 |
Family
ID=18393471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34791591A Pending JPH05160126A (ja) | 1991-12-02 | 1991-12-02 | 多層配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160126A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945739A (en) * | 1996-07-16 | 1999-08-31 | Nec Corporation | Semiconductor device having a conductor through an inter-level layer and a spin-on-glass in the inter-level layer with substantially planar upper surfaces of the conductor, the inter-level layer, and the spin-on-glass |
-
1991
- 1991-12-02 JP JP34791591A patent/JPH05160126A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945739A (en) * | 1996-07-16 | 1999-08-31 | Nec Corporation | Semiconductor device having a conductor through an inter-level layer and a spin-on-glass in the inter-level layer with substantially planar upper surfaces of the conductor, the inter-level layer, and the spin-on-glass |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020255A (en) | Dual damascene interconnect process with borderless contact | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0897213A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JP2998719B2 (ja) | 半導体装置 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JP3254763B2 (ja) | 多層配線形成方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 |