JPH0453323B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 外部入力信号に同期せる分周信号を生成する分
周器のクロツク信号発生方式に関する。

外部入力信号に同期した分周信号を発生する分
周器のクロツク信号発生方式おいては、外部入力
信号の制御により分周器の出力の立ち上がり時に
現れる時間幅の小さいパルス信号を隠蔽すること
により、当該時間幅の小さいパルス信号にもとず
く誤動作を防止することが必要になる場合があ
る。

〔産業上の利用分野〕

本発明は、外部入力信号に同期した分周信号を
発生する分周器のクロツク信号発生方式に関する
ものである。

データ処理装置のシステムを構成する各装置で
は、それぞれの装置内でタイミングの基準となる
クロツク信号と呼ばれる信号を生成して、回路の
動作を他の装置の動作と同期させる必要が多くあ
る。この場合、他装置から外部入力信号を受入
し、外部入力信号とクロツク信号とを同期させる
ようにしている。

一般に、外部入力信号とクロツク信号の同期を
行う場合には、高い周波数の基本信号を分周して
所要のクロツク信号を生成し、外部入力信号の入
力条件で分周動作を制御してクロツク信号を得
る。この分周手段としてカウンタが分周器として
利用されるが、分周信号の生成の最初において所
要の時間幅より短い時間幅のパルス信号を出力す
ることがあり、誤動作の原因となる。

このため、この短時間幅の信号の出力を防止す
るクロツク信号の発生方式が要望されている。

〔従来の技術〕

第３図はクロツク信号発生方式の従来例のブロ
ツク図、第４図は波形図である。

基本信号発生器１が発生する基本信号Ａは、同
期サンプリング信号発生回路２を形成するフリツ
プフロツプ回路３，４及び分周器６のクツク端子
CLにそれぞれ入力する。また外部入力信号Ｂが
フリツプフロツプ回路３に入力する。

いま外部入力信号Ｂが“１”になつたとする
と、フリツプフロツプ回路３は当該外部入力信号
Ｂが“１”になる立ち上がりタイミングの次の基
本信号Ａの立ち上がりタイミングにおいて外部入
力信号Ｂを打ち抜き、“０”から“１”に転ずる
同期サンプリング信号Ｃを生成する。同様に、こ
の同期サンプリング信号Ｃはフリツプフロツプ回
路４のｄ端子に入力して基本信号Ａの立ち上がり
にて打ち抜かれ、同期サンプリング信号Ｃの立ち
上がりタイミングより１基本信号Ａの時間幅だけ
遅れたタイミングにおいて、“１”から“０”に
転ずる信号Ｘを出力する。

この信号Ｘと同期サンプリング信号Ｃは２入力
論理積否定回路５に入力し、当該両信号がともに
“１”となる間において、“０”となる負極性のロ
ード信号Ｙを生成して分周器６のロード端子Ｌに
加える。そして、分周器６は２入力論理積否定回
路５からのロード信号Ｙにて一旦はリセツトされ
て、“０”となり、のち基本信号Ａの計数を開始
して所定の計数値を計数すると該出力端子Ｑから
分周信号Ｄを送出する。なおこの分周信号Ｄは、
基本信号Ａとロード信号Ｙのタイミングに応じて
次の二つの形状となる。

即ち、分周器６が“０”から“１”に転じた後
のタイミングにロード信号Ｙが入力するときは、
該分周器６の出力は当該“１”の時間幅の後の１
基本信号Ａの時間を“０”にリセツトし、以後は
“０”を起点とする正常な計数に入る（第４図Ｙ
は分周器６が“０”から“１”に転じたタイミン
グにおいてロード信号Ｙが入力した場合に生成さ
れるロード信号Ｙを示す）。この場合、分周信号
Ｄには正極性の短時間幅のパルス信号が生じる。

又、該分周器６が“１”から“０”に転じた後
のタイミングでロード信号Ｙが入力する時は、該
分周器６は当該“０”の時間幅の後の１基本信号
Ａの時間を“０”にリセツトし、以後は“０”を
起点とする正常は計数動作に入る。この場合は、
分周信号Ｄには正極性の短時間幅のパルス信号は
生じない。

〔発明が解決しようとする問題点〕 上記した従来の方式では、外部入力信号と基本
信号Ａのタイミングによつては、分周信号Ｄに１
基本信号分の正極性の短時間幅のパルス信号を生
じる場合がある。このような短時間幅パルスは、
分周器６に接続された後段の回路の誤動作する原
因になる。

又、このような短時間幅のパルス信号でも正常
な動作を確保するためには、高速動作回路に変更
する必要があつて、経済的に問題である。

本発明はこのような点に鑑みて創作されたもの
で、分周器６の最初の立ち上がり迄をカバーする
制御信号Ｅと分周信号Ｄとの論理和信号を出力す
ることによつて、短時間幅のパルス信号の出力を
防止するクロツク信号発生方式を提供することを
目的としている。

〔課題を解決するための手段〕

第１図は本発明のクロツク信号発生方式の原理
ブロツク図である。

図において、１は基本信号発振器、２はフリツ
プフロツプ回路３，４と２入力論理積否定出力回
路５を具備した同期サンプリング信号発生回路、
６は分周器、７は短時間幅のパルス信号を隠蔽す
る制御信号回路、８は論理和回路である。

従来例で図示した記号１〜６で構成された回路
に制御信号回路７と論理和回路８が付加され、制
御信号回路７の入力は分周器６のＬ端子に接続さ
れ、分周器６の出力、即ち従来例の回路の出力と
制御信号回路９の出力が論理和回路８で論理和が
とられ、クロツク信号が取り出されるよう回路構
成されている。

〔作用〕

第４図の波形図の波形Ｅで示すように、制御信
号回路７で生成される制御信号Ｅは同期サンプリ
ング信号Ｃと同時に立ち上がり、分周器６の出力
の最初の立ち上がりで“０”となる信号である。

従つて、この分周信号Ｄと制御信号Ｅとの論理
和を論理和回路８で取り出力することによつて、
分周信号Ｄに現れた短時間幅のパルス信号を隠蔽
したクロツク信号Ｆを得ることができる。

〔実施例〕

第２図は本発明のクロツク信号発生方式の実施
例のブロツク図である。なお本発明での波形を第
４図のＥとＦに示す。また全図を通じて同一符号
は同一対象物を示す。

制御信号回路７は否定回路１０、２入力論理積
否定回路１１，１２、２否定入力論理和回路１
３，３否定入力論理和回路１４からなる。また８
は論理和回路である。

分周器６のロード信号Ｙが同時に２入力論理積
否定回路１２の１入力となり、また否定回路１０
を介して２入力論理積否定回路１１の１入力とな
る。

２入力論理積否定回路１１の他の入力は、２入
力論理積否定回路１２の１入力とともに分周器６
の出力に接続される。

２入力論理積否定回路１１，１２の出力はそれ
ぞれ否定入力論理和回路１３，１４の入力とな
り、否定入力論理和回路１３，１４は互いの出力
と１入力が交叉して接続されたフリツプフロツプ
を形成し、２否定入力論理和回路１３が制御信号
回路７の出力である第４図の信号Ｅとなつてい
る。なお、３否定入力論理和回路１４の１入力は
電源投入時に論理を保証するリセツト信号が入力
する。

ロード信号Ｙによつてリセツトされて前記分周
器６より出力される分周信号Ｄと前記ロード信号
に同期して立ち上がりかつ該分周器６の出力がリ
セツトされた後最初に立ち上がるタイミングでオ
フになる制御信号Ｅ論理は和回路９で論理和演算
されて分周信号Ｄは隠蔽され、第４図に示す論理
和信号Ｆが外部回路へのクロツク信号となる。

また上記の信号の“１”と“０”は、論理回路
におけるＨレベル（オン）とＬレベル（オフ）と
同じ表現である。

〔発明の効果〕

以上述べてきたように本発明によれば、従来の
出力信号に付加する簡易な回路で制御信号を生成
して、短時間幅パルスを隠蔽することができ、実
用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の同期信号発生方式の原理ブロ
ツク図、第２図は本発明の実施例のブロツク図、
第３図は従来例のブロツク図、第４図は波形図、
である。 図において、１は基本信号発振器、２は同期サ
ンプリング信号発生回路、６は分周器、７は制御
信号回路、８は論理和回路、Ａは基本信号、Ｂは
外部入力信号、Ｃは同期サンプリング信号、Ｄは
分周信号、Ｅは制御信号、Ｆは論理和信号（クロ
ツク信号）、である。

Claims (1)

1. 【特許請求の範囲】 １ 基準の基本信号を出力する基本信号発振器１
   と、 外部入力信号により前記基本信号に同期して立
   ち上がりかつ該基本信号の１周期を信号幅とする
   ロード信号を出力する同期サンプリング信号発生
   回路２と、 該ロード信号によつてリセツトされて分周出力
   を生成する分周器６を備えたクロツク信号発生方
   式において、 前記ロード信号に同期して立ち上がり、前記分
   周器６の出力がリセツトされた後最初に立ち上が
   るタイミングでオフになる制御信号を出力する制
   御信号回路７と、 前記の制御信号と分周出力との論理和をとる論
   理和回路８とを設け、 該論理和回路８の出力をクロツク信号としたこ
   とを特徴とするクロツク信号発生方式。