JPH0453325A - ディレイロックループ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スペクトル拡散通信装置において、拡散符
号の同期追尾を行うデイレイロックループに関するもの
である。

〔従来の技術〕

第３図は例えば「スペクトラム拡散通信方式」アール・
シー・デイクソン著、立野他訳、昭和５３年１１月３０
日発行に示された従来のデイレイロックループを示すブ
ロック図であり、図において、１は受信信号入力端子、
２はシフトレジスタで構成された拡散符号発生器で、こ
れが受信信号入力端子１より入力された受信信号を逆拡
散するためのリファレンス拡散符号を発生する。８は拡
散符号発生器２のｎ−１段目の出力信号によって受信信
号を逆拡散する第１のミクサ、９は上記拡散符号発生器
２のｎ段目の出力信号によって受信信号を逆拡散する第
２のミクサ、１０は第１のミクサ８出力の逆拡散された
信号の電力を検出する第１の包絡線検波器、１１は第２
のミクサ９出力の逆拡散された信号の電力を検出する第
２の包絡線検波器、１２は第１の包絡線検波器１０から
出力され、逆拡散された信号の電力と、第２の包絡線検
波器１１から出力され、逆拡散された信号の電力とを比
べ、その差を出力する比較器、１３は比較器１２の出力
の中で低周波成分のみを通過させるローパスフィルタ（
以下、ＬＰＦと称す）、１４はＬＰＦ１３の出力電圧に
よって周波数を変化させ、拡散符号発生器２を動作させ
るためのクロックを発生するクロック発生器、１５は第
２のミクサ９に入力される拡散符号発生器２より発生さ
れた拡散符号をＴｃ／２（Ｔｃ：拡散符号１ビツトの幅
）時間だけ遅延させる遅延回路、１６は上記遅延回路１
５によってＴ　ｃ　／　２遅延された拡散符号を、受信
拡散符号に同期した拡散符号として出力する出力端子で
ある。

次に動作について説明する。

受信信号入力端子１より入力された受信信号は、第１の
ミクサ８と第２のミクサ９において逆拡散されるが、こ
れら２つのミクサ８，９に入力される逆拡散符号は拡散
符号発生器２のｎ−１段目とｎ段目から出力される符号
であるから、第１のミクサ８と第２のミクサ９における
逆拡散のタイミングには拡散符号１ビツト（以下、１チ
ツプという）分の時間的なずれがある。デイレイロック
ループはこのずれを利用して受信拡散符号に同期追従す
る回路である。第１．第２のミクサ８，９の後段にはそ
れぞれ包絡線検波器１０．１１があり、逆拡散された信
号の電力が検出される。逆拡散のタイミングが受信符号
に全く一致した時にこの包絡線検波器１０，１．１の出
力は最大となり、全く一致していない時、即ち逆拡散の
タイミングが１チツプ以上ずれている時の包絡線検波器
１０，１１の出力はほとんどＯとなる。第４図は出力端
子１６から出力され、デイレイロックループによつて受
信拡散符号に同期された拡散符号と受信拡散符号との位
相差τｅに対する、第１．第２の包絡線検波器１０，１
１の正規化出力（出力レベルの最大値を１としたもの）
を示した説明図である。

τｅ　＝　Ｏの点は受信信号入力端子１より入力された
受信拡散符号と、出力端子１６より出力される拡散符号
との位相が全く一致した状態である。τｅ−−（Δ／２
）、Δ／２（Δ＝Ｔｃ）はそれぞわ第１のミクサにおけ
る逆拡散タイミングが一致した状態および第２のミクサ
における逆拡散タイミングが一致した状態であり、τｅ
＝Ｏの点からそれぞれＴｃ／２（”Δ／２）ずれている
。これら第１．第２の包絡線検波器１０．１１出力は比
較器１２でそのレベルが比較され、Ｌ　Ｐ　Ｆ　１３で
低域成分のみが通過する。ＬＰＦ１３の出力電圧によっ
てクロック発生器１４は周波数を変化させる。第５図は
クロック発生器１４に入力される正規化信号レベルと、
τｅの関係を示した図であり、τｅ＝ｏが同期点である
。−３Δ／２〈τｅ　＜　３Δ／２の範囲内でτｅ≠０
であると、τｅの値に応じた制御電圧Ｅがクロック発生
器１４に入力され、クロック発生器１４はその制御電圧
レベルに応じた周波数のクロックを拡散符号発生器２に
供給する。この動作はτｅがＯとなる方向に行われ、こ
れが引き込み過程の動作である。τｅがほぼＯに引き込
まれた後は同期追尾状態を保ち、τｅはほぼ０近辺にロ
ックされる。従って、出力端子１６からは、受信した拡
散符号の位相に同期した拡散符号が得られる。

この回路はタロツク発生器１４に入力される制御電圧レ
ベルのピークが１チツプの幅を持つことから、１Δデイ
レイロツクループと呼ばれている。

〔発明が解決しようとする課題〕 従来のデイレイロックループは以上のように構成されて
いるので、制御電圧Ｅが生じる位相差τｅの範囲は一３
Δ／２から３Δ／２までの３Δの幅であり、デイレイロ
ックループが同期追尾状態になってしまえば位相差τｅ
はほぼＯ近辺にロックされてしまうので、制御電圧が生
じる位相差τｅの範囲はさほど問題とはならないが、同
期追尾状態の前の引き込み過程では、以下に述べるよう
な問題が生じる。即ち、デイレイロックループの引き込
み動作は、拡散符号の初期捕捉を行う回路（初期捕捉回
路）が出力する捕捉パルスのタイミングによって開始さ
れる。即ち、初期捕捉回路の役割は、デイレイロックル
ープが制御電圧Ｅを発生することのできる位相差τｅが
３Δ以内の幅にスタート信号（即ち捕捉パルス）を出力
することであるが、初期捕捉回路が出力したこの捕捉パ
ルスのタイミングが１τｅ１〉３Δ／２の状態であった
場合は、もはやデイレイロックループは同期追尾が不可
能であり、新たに初期捕捉からやり直さなければならな
くなって、初期捕捉を開始した時から、同期追尾状態に
入ってデータを復調できるようになるまでの時間（捕捉
時間）が長くなってしまうなどの課題があった。第６図
は１Δデイレイロツクループよりも制御電圧の発生する
τｅの範囲が広い２Δデイレイロツクループを示すブロ
ック図であり、第３図に示した１Δデイレイロツクルー
プの構成と異なるのは、第１のミクサ８に入力する逆拡
散用符号を、拡散符号発生器２のｎ−２段目のところか
ら取り出している点である。

第７図はこの２Δデイレイロツクループの正規化制御電
圧レベルとτｅの関係を示した説明図で、制御電圧Ｅが
発生するτｅの範囲は一２Δから２Δまでの４Δであり
、１Δデイレイロツクループの場合よりも広くなってい
る。この２Δデイレイロツクループを用いることによっ
て、先に述べた引き込み過程での問題は改善されるが、
２Δデイレイロツクループでは、同期点であるτｅ＝ｏ
の点において制御電圧の傾きがＯであるために、同期追
尾特性が１Δデイレイロツクループよりも劣るという問
題がある。

ところで、今問題としている現象、即ち初期捕捉回路が
出力する捕捉パルスのタイミングが１Δデイレイロツク
ループの引き込み範囲を越えてしまうような現象につい
て、ここで具体例を挙げて説明する。第８図はマツチド
フィルタ方式による捕捉回路の一例を示す構成図である
。図において、１７はクロック入力端子、１８は受信信
号をベースバンド信号に変換するための搬送波発生器、
１９は搬送波発生器１８から出力された搬送波をπ／２
（ｒａｄ）移相させるための移相器、２０゜２１はそれ
ぞれ搬送波発生器１８から出力された搬送波およびこれ
をπ／２移相した搬送波とによって受信信号をベースバ
ンド信号に変換する第３のミクサおよび第４のミクサで
ある。このように受信信号を２つのベースバンド信号に
変換するのは、捕捉回路が初期捕捉を行う状態において
は、受信信号の搬送波と捕捉回路の有する搬送波発生器
１８から出力される搬送波との位相同期が確立されてい
ないために、２つの直交するベースバンド信号に変換し
て、各々のベースバンド信号に対して相関動作を行うか
らである。第３のミクサ２０および第４のミクサ２１に
よってベースバンド信号に変換された受信信号は、それ
ぞれ第１のサンプラ２２および第２のサンプラ２３によ
ってサンプリングされ、第１の相関器２４および第２の
相関器２５に入力される。この際用いられるクロックは
、クロック入力端子１７より入力されたりロックである
。各相関器２４．２５の出力は、各々２乗器２６．２７
で２乗され、さらに第１の加算器によってこれらの和が
とられて、相関パルスが作られる。ここで各相関器出力
の２乗和をとる理由は、第１の相関器２４および第２の
相関器２５の出力には情報データ成分と搬送波の位相差
の成分が含まれているために、これを除去するためであ
る。２９はフレームメモリで、上記相関パルスが符号周
期の周期信号となる性質を利用して、これを符号周期に
巡回加算（累積加算）して相関パルスのＳＮ比を向上さ
せるため、−周期前までの相関パルスレベルの累積加算
値を格納する。３０は巡回加算を行うために相関パルス
とフレームメモリ内に格納された相関パルスの累積加算
値とを加算する第２の加算器、３１は巡回加算後の相関
パルス列の中から、ＤＬＬのスタート用パルスタイミン
グとして捕捉パルスを検出する判定器である。３２は捕
捉パルスの出力端子であり、この捕捉パルスがデイレイ
ロックループのスタート信号となる。」皿板クロック入
力端子１７に入力されて初期捕捉回路を動作させるクロ
ックは、デイレイロックループによる拡散符号の同期が
確立されていない状態なので、受信信号とは非同期状態
であるため、通常初期捕捉時の受信信号のクロック周波
数と受信器のクロック周波数とは一致していない。第９
図はクロック周波数が一致していると仮定した場合の送
信符号周期のタイミングと、初期捕捉回路で作られた相
関パルスタイミングとの関係ならびに、受信器のクロッ
ク周波数の方が高い場合の相関パルスタイミングとの関
係を示した図である。第９図は拡散符号の符号長が７′
の場合についての一例である。また、第９図（ａ）は送
信側のタイミングを、第９図（ｂ）は受信器のクロック
が受信信号のクロックに同期していると仮定した場合の
捕捉パルスのタイミングを示しており、この場合は、相
関パルスは送信側のタイミングに一致して正しく周期゛
７′で発生する。

この相関パルスを巡回加算する過程を示したものが第１
０図である。第１０図において、フレームメモリ２９に
格納される値は、縦一列の相関パルスレベルの和である
から、捕捉パルスが出力されるタイミングの確率の高い
のは、フレームメモリ２９の一番右側に相関パルスを書
き込むタイミングである。これに対し、受信器のクロッ
ク周波数の方が受信信号のクロック周波数よりも高い場
合の相関パルスタイミングの一例を示したものが第９図
（ｃ）であり、この場合は相関パルスは正しく周期゛７
′では生じない。例えば、１４番目のクロックタイミン
グで出るべき相関パルスは、１４番目と１５番目のクロ
ックタイミングにまたがって出たりする。すると、この
場合の巡回加算する過程は第１１図のようになり、捕捉
パルスが出力される確率の高いタイミングが広がる。こ
の例の場合では、ちょうどこの範囲が４チップ分あり、
従来の１Δデイレイロツクループの引き込み可能範囲を
越えてしまっている。

このように、デイレイロックループにより拡散符号の同
期が確立する前に動作する初期捕捉回路から出力される
捕捉パルスは、通常具のタイミングからずれており、そ
のずれる量は巡回加算の回数が多い程、またクロック周
波数偏差が大きい程大きくなる。従って、従来の１Δデ
イレイロツクループでは引き込み不可能なタイミングに
捕捉パルスが生じる可能性が出てくる。巡回加算の回数
を少なくすれば、捕捉パルスの生じるタイミングの範囲
も狭くなるが、そうすると初期捕捉回路の捕捉確率が低
下してしまう。また、１Δデイレイロツクループよりも
引き込み可能な範囲の広い２Δデイレイロツクループを
用いれば、捕捉パルスの生じるタイミングの広がりには
対応できるが、同期追尾状態においては１Δデイレイロ
ツクループよりも特性が劣ってしまうなどの課題があっ
た。

この発明は上記のような課題を解消するためになされた
もので、引き込み時には引き込み可能範囲が１Δデイレ
イロツクループよりも広く、同期追尾時には１Δデイレ
イロツクループと同じ特性を持たせることができるデイ
レイロックループを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るデイレイロックループは、入力された受
信信号を逆拡散するための位相が異なる２組の拡散符号
を発生する拡散符号発生器と、これらの拡散符号発生器
からの１組の拡散符号を遅延させる遅延回路と、この遅
延回路を通して得られる１組の拡散符号および上記遅延
回路を通さない上記拡散符号発生器からの他の１組の拡
散符号のいずれかを選択するスイッチと、捕捉パルスの
入力時に、その入力直後の引き込み状態では位相差の大
きい組の上記拡散符号を選択させ、一方、上記入力後の
同期追尾状態では位相差の小さい組の上記拡散符号を選
択させるように、上記スイッチの切換制御を行うスイッ
チ制御回路とを備えて、上記スイッチにより選択された
各組の２つの拡散符号によって上記受信信号を逆拡散す
る第１のミクサおよび第２のミクサにて逆拡散し、これ
らの第１のミクサおよび第２のミクサの出力電力を検出
する第１の包絡線検波器および第２の包路線検波器にて
それぞれ検出し、これらの第１の包絡線検波器および第
２の包絡線検波器の検出出力の差を検出し、この差に応
じたクロックをディレイロツクループから発生して上記
拡散符号発生器に入力するようにしたものである。

〔作用〕

この発明におけるデイレイロックループは、引き込み時
には、例えば２チップ間隔の拡散符号により２Δデイレ
イロツクループとして動作し、同期追尾時には、従来の
方式である１チップ間隔の拡散符号に切り換えられて１
Δデイレイロツクループとして動作し、これにより最適
の同期引き込みおよび同期追尾特性が得られるようにす
る。

〔発明の実施例〕

以−ド、この発明の一実施例を図について説明する。

第１図において、３は拡散符号発生器２のｎ２段目から
の出力をＴ　ｃ　／　２即ち１／２チップ時間遅延させ
る第１の遅延回路、４は拡散符号発生器２のｎ段目から
の出力を１／２チップ時間遅延させる第２の遅延回路、
５は拡散符号発生器２のｎ−２段目とｎ−１段目とから
取り出される１チップ間隔の２つの拡散符号と、」皿板
遅延回路により遅延された２チップ間隔の２つの拡散符
号とを切り換えるスイッチ、６は初期捕捉回路からの捕
捉パルスを入力する捕捉パルス入力端子、７は捕捉パル
ス入力端子６から捕捉パルスが入力された直後のデイレ
イロックループが引き込み状態にあるとき、２チップ間
隔の拡散符号を選択するようにスイッチ５を制御し、同
期追尾状態では１チップ間隔の拡散符号を選択するよう
にスイッチ５を制御するスイッチ制御回路である。

次に動作を、第２図の制御電圧特性図を用いて説明する
。

この発明におけるデイレイロックループでは、逆拡散用
のリファレンス拡散符号として、従来のデイレイロック
ループと同じ１チップ間隔の２つの拡散符号の組の他に
、２チップ間隔の２つの拡散符号の組を持っている。こ
れら間隔の異なる２組の拡散符号は、従来のデイレイロ
ックループに用いられている拡散符号発生器２に、２つ
の第１゜第２の遅延回路３，４を付加するだけで簡単に
作り出すことが可能である。いま、これら２組の拡散符
号のうちで、２チップ間隔の拡散符号と１チップ間隔の
拡散符号とにそれぞれ第１図に示すようにＡ、Ｂと名前
を付ける。拡散符号Ａを用いると、このデイレイロック
ループは第６図に示した２Δデイレイロツクループと等
価となる。一方、拡散符号Ｂを用いると、第３図に示し
た１Δデイレイロツクループと等価となる。そして、ス
イッチ５により拡散符号Ａ、Ｈのいずれかを選択するこ
とにより、このデイレイロックループを１Δデイレイロ
ツクループもしくは２Δデイレイロツクループとして動
作させる。従って、このデイレイロックループは２つの
制御電圧特性を有し、第２図に示すような関係となる。

すなわち、これから明らかな様に、捕捉パルスが入力さ
れた直後の弓き込み時においては、拡散符号Ａを用いて
、２Δデイレイロツクループとして動作させる。これに
よって、従来の１Δデイレイロツクループよりも引き込
み範囲を広くできる。

一方、同期追尾状態においては、拡散符号Ｂを用いて、
１Δデイレイロツクループとして動作させる。これによ
って、従来の１Δデイレイロツクループと同じ同期追尾
特性が得られる。拡散符号Ａ、Ｈの切り換えは上記のよ
うにスイッチ５で行うが、このスイッチ５は全く単純な
切り換え動作のみを行うものであるから、容易に実現可
能である。このスイッチ５の切り換えを制御するスイッ
チ制御回路７の構成は、例えば捕捉パルスをスター１−
信号とするタイマによって構成して、捕捉パルスが入力
されてから一定時間に対して拡散符号Ａを選択し、その
後は拡散符号Ｂに切り換えるようにすれば、この回路も
簡単な構成で実現可能となる。

なお、上記実施例では引き込み時に２チップ幅の２つの
拡散符号を用いた場合について述べたが、例えば１．５
チップ幅や２．５チップ幅などの拡散符号を用いてもよ
く、上記同様の効果が得られる。このような場合は第１
図の構成において、第１の遅延回路３と第２の遅延回路
４の遅延量を換えるだけで、容易に実現できる。例えば
、２．５チップ幅の拡散符号を作るには、第１の遅延回
路３の遅延量をＴ　ｃ　／　２から３　Ｔ　ａ　／　４
に、第２の遅延回路４の遅延量をＴ　ｃ　／　４に変え
るだけである。

〔発明の効果〕

以上のように、この発明によれば入力された受信信号を
逆拡散するための位相が異なる２組の拡散符号を発生す
る拡散符号発生器と、これらの拡散符号発生器からの１
組の拡散符号を遅延させる遅延回路とを設け、この遅延
回路を通して得られる１組の拡散符号および上記遅延回
路を通さない上記拡散符号発生器からの他の１組の拡散
符号のいずれかをスイッチにより選択できるようにし、
捕捉パルスの入力時に、その入力直後の引き込み状態で
は位相差の大きい組の上記拡散符号を選択させ、一方、
上記入力後の同期追尾状態では位相差の小さい組の上記
拡散符号を選択させるように、スイッチ制御回路によっ
て上記スイッチの切換制御を行うように構成したので、
引き込み時には従来のものより引き込み可能な捕捉パル
スタイミングの幅を広くし、同期追尾時には従来のもの
ど同じ、同期追尾特性が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデイレイロックルー
プを示すブロック図、第２図は第１図のデイレイロック
ループの制御電圧特性を示す特性図、第３図は従来のデ
イレイロックループを示すブロック図、第４図は第３図
の包絡線検波器出力を示す特性図、第５図は第３図にお
ける制御電圧特性を示す特性図、第６図は従来の２Δデ
イレイロツクループを示すブロック図、第７図は第６図
における制御電圧特性を示す特性図、第８図は従来のマ
ルチドフィルタ方式の初期捕捉回路を示すブロック図、
第９図は第８図の初期捕捉回路が出力する捕捉パルスを
示すタイミングチャー１−図、第１０図および第１１図
は第８図のフレームメモリにおける捕捉パルスのタイミ
ングを示す説明図である。 ２は拡散符号発生器、３，４は遅延回路、５はスイッチ
、７はスイッチ制御回路、８は第１のミクサ、９は第２
のミクサ、１０は第１の包絡線検波器、１１は第２の包
絡線検波器、１４はクロック発生器。 なお、図中、同一符号は同一、または相当部分を示す。 ］ 平成 書　（自発） ２、°０，３１ 年　　月　　　日 ６、補正の内容 （１）別紙の通夛特許請求の範囲を補正する。 （２）明細書をつぎのとおり訂正する。 ２、発明の名称 デイレイ ロックループ ３、補正をする者 事件との関係　　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者志岐守哉 東京都港区西新＠１丁目４番１０号 補正の対象 ７、添付書類の目録 補正後の特許請求の範囲を記載した書面１通 以上 補正後の特許請求の範囲 入力された受信信号を逆拡散するための、位相が異なる
２組の拡散符号を発生する拡散符号発生器と、これらの
拡散符号発生器からの１組の拡散符号を遅延させる遅延
回路と、この遅延回路を通して得られる１組の拡散符号
および上記遅延回路を通さない上記拡散符号発生器から
の他の１組の拡散符号のいずれかを選択するスイッチと
、捕捉パルスの入力時に、その入力直後の引き込み状態
では位相差の大きい組の上記拡散符号を選択させ、一方
、上記入力後の同期追尾状態では位相差の小さい組の上
記拡散符号を選択させるように、上記スイッチの切換制
御を行うスイッチ制御回路と、上記スイッチによシ選択
された上記１組の拡散符号によって上記受信信号を逆拡
散する第１のミクサおよび第２のミクサと、これらの第
１のミクサおよび第２のミクサの出力電力を検出する第
１の包絡線検波器および第２の包絡線検波器と、これら
の第１の包絡線検波器および第２の包絡線検波器の検出
出力の差を検出し、この差に応じた周波数を持つクロ ツクを発生して上記拡散符号発生器 に入力するクロ ツク発生器とを備えたデイ レイロ ツクループ。

Claims (1)

【特許請求の範囲】
1. 　入力された受信信号を逆拡散するための、位相が異な
   る２組の拡散符号を発生する拡散符号発生器と、これら
   の拡散符号発生器からの１組の拡散符号を遅延させる遅
   延回路と、この遅延回路を通して得られる１組の拡散符
   号および上記遅延回路を通さない上記拡散符号発生器か
   らの他の１組の拡散符号のいずれかを選択するスイッチ
   と、捕捉パルスの入力時に、その入力直後の引き込み状
   態では位相差の大きい組の上記拡散符号を選択させ、一
   方、上記入力後の同期追尾状態では位相差の小さい組の
   上記拡散符号を選択させるように、上記スイッチの切換
   制御を行うスイッチ制御回路と、上記スイッチにより選
   択された各組の２つの拡散符号によって上記受信信号を
   逆拡散する第１のミクサおよび第２のミクサと、これら
   の第１のミクサおよび第２のミクサの出力電力を検出す
   る第１の包絡線検波器および第２の包絡線検波器と、こ
   れらの第１の包絡線検波器および第２の包絡線検波器の
   検出出力の差を検出し、この差に応じたクロックを発生
   して上記拡散符号発生器に入力するクロック発生器とを
   備えたディレイロックループ。