JPH0453333A - パケット通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はデータ伝送等に用いられるパケット通信装置
に関する。

「従来の技術」 パケット通信網では伝送すべきデータ列をパケットフレ
ーム信号に分解して送出し、受信側ではパケットフレー
ム信号号を組立る動作を行なう。

第２図にパケットフレーム信号の受信側装置の構成を示
す。受信装置はラインバッファ１を有し、ラインバッフ
ァ１に回線２からバケットフレーム信号号Ａ、、Ｂ、、
Ｃ，・・・、Ａ２．Ｂｚ　、Ｃ２Ａａ　、Ｂ３．Ｃ３・
・・が入力される。

ラインバッファ１に入力された各パケットフレーム信号
Ａｔ　、Ｂ＋　、Ｃ＋　・・・、　Ａｚ　、　Ｂ２　、
　　Ｃｚ・・・　Ａ３　、Ｂ３．Ｃ３・・・はメモリ３
に格納される。

メモリ３に格納する際に各パケットフレーム信号は各デ
ータ毎にＡｔ　、Ａ２　、Ａ３・・・、Ｂ３．Ｂ２　。

Ｂ３・・・、Ｃ１，Ｃ２、Ｃ３・・・に組立てられる。

ラインバッファ１からメモリ３に各パケットフレーム信
号を転送する方法に、従来は２つの方法が考えられてい
る。

■　ラインバッファ１に各パケットフレーム信号Ａ＋　
、　Ｂ＋　、　Ｃ＋・・・、Ａ２．Ｂ２．Ｃ２・・・Ａ
３　、Ｂ３　、Ｃ３・・・が入力されると例えばコンピ
ュータによって構成される制御器４に割込信号を発信し
、制御器４が割込動作によってラインバッファ１に入力
されたパケットフレーム信号Ａ１゜Ｂ＋、Ｃ＋　・・・
、Ａ、、Ｂ２．Ｃ２・・・、Ａ３．Ｂ５Ｃ５・・・をメ
モリ３に転送する。

ラインバッファ１は各パケットフレーム信号ＡＩ　＋　
　Ｂ　ｌ　＋　　ＣＩ　・・・、Ａｚ　、Ｂｚ　、Ｃｚ
・・・、Ａ３゜Ｂ３．Ｃ３・・・の頭部が入力される毎
に制御器４に割込信号を発信する。制御器４はこの時点
でパケットフレーム信号到着時刻を記録すると共に、制
御器４が介在してパケットフレーム信号をメモリ３に転
送する。この転送方法をＩ／Ｏ転送モードと称している
。

■　他の方法としてはラインバッファ１から制御器４を
介在することなくメモリ３に直接転送する方法もある。

この転送方法をＤＭＡ転送モードと称している。

またこのとき到着時刻の記録は各パケットフレーム信号
の後尾がラインバッファ１から排出されラインバッファ
１が空になったタイミングで制御器４が記録する。

「発明が解決しようとする課題」 ■で説明したＩ／Ｏ転送モードによれば各パケットフレ
ーム信号の到着時刻は各パケット信号の頭部がラインバ
ッファ１に入力されたタイミングで記録されるから本来
の到着時刻を記録することができる。

然し乍らこのＩ／Ｏ転送モードでは各パケットフレーム
信号をメモリ３に転送する際に制御器４が介在するから
制御器４の仕事量が多くなり、他の仕事の処理速度を遅
くしてしまう欠点がある。

これに対し、ＤＭＡ転送モードではラインバッファ１か
らメモリ３への転送は、制御器４を介することなく直接
転送できるから制御器４への負担を軽減することができ
る。

然し乍ら到着時刻の記録は、各パケットフレーム信号の
後尾がラインバッファ１を離れた時点（ラインバッファ
ｌが空になった時）で記録されるから、正確な到着時刻
の記録を行なうことができない欠点がある。

この発明の目的は到着時刻の記録を正確に行なえると共
に、制御器の負担を軽減し、高速処理が可能なパケット
通信装置を提供しようとするものである。

「課題を解決するための手段」 この発明では信号の入力待ちの状態ではラインバッファ
をＩ／Ｏ転送モードで動作させ、ラインバッファにパケ
ットフレーム信号の頭部が入力されることにより割込信
号を発生させ、この割込信号によって制御器にパケット
フレーム信号の到着時刻を記録させる。

これと共に制御器はラインバッファに対してＤＭＡ転送
モードで動作する指示を与える。

従ってラインバッファはパケットフレーム信号をＤＭＡ
転送モードでメモリに転送し、このとき制御器は他の別
の仕事を行なうことができる。

ラインバッファからパケットフレーム信号が排出され、
ラインバッファが空になると、ラインバッファは制御器
によってＩ／Ｏ転送モードに戻される。この状態で次の
パケットフレーム信号が入力されるのを待つ。

このようにこの発明によれば入力待の状態ではＩ／Ｏ転
送モードで動作し、実際の転送時はＤＭＡ転送モードで
動作するから、制御器は転送動作中は他の仕事を行なう
ことができる。

よって受信装置の全体の処理速度を高速化することがで
きる。然もラインバッファは入力待の状態ではＩ／Ｏ転
送モードで動作するからパケットフレーム信号が入力さ
れ始めると、直ちに割込信号を制御器に発信するからこ
の時点でパケットフレーム信号の到着時刻を記録するこ
とができる。

よって各パケットフレーム信号の正確な到着時刻を記録
することができる。

「実施例」 第１図にこの発明の一実施例を示す。図中１は回線２か
らパケットフレーム信号ＡＩ＋Ｂｌ＋Ｃ１・・・、Ａ２
　、Ｂ２　、Ｃ２・・・、　Ａ３　、　　Ｂ３　、　　
Ｃ３・・・を順次取込むラインバッファを示す。この発
明においてはラインバッファ１にＩ／Ｏ転送モーＩＳで
動作するＩ／Ｏ転送モード機能部ＩＡと、ＤＭＡ転送機
能部ＩＢとを設け、ラインバッファ１をＩ／Ｏ転送モー
ドとＤＭＡ転送モードの何れでも動作するように構成す
る。

ラインバッファ１が空であることを表わす信号ＥＯＦ＝
１を出力するとコンピュータによって構成される制御器
４はラインバッファ１にＩ／Ｏ転送モード設定信号を送
る。この設定信号によってラインバッファ１ばＩ／Ｏ転
送モードで動作する。

ラインバッファＩに回線２からパケットフレーム信号の
頭部が入力されると、ラインバッファ１はバッファ内に
データが存在していることを表わず信号ＥＯＦ＝Ｏを出
力し、この信号ＥＯＦ＝０を制御器４に割込信号として
発信する。このとき制御器４はラインバッファ１に入力
されたパケットフレーム信号の到着時刻を記録する。

制御器４はこの割込信号を受は取ると、ラインバッファ
１をＤＭＡ転送モードに設定する設定信号を出力する。

ラインバッファ１はＤＭＡ転送モード設定信号を受取る
とＤＭ○転送モードでラインバッファ１内に受信される
バケツ１〜フレーム信号をメモリ３に転送する。

一つのパケットフレーム信号の転送が完了するとライン
バッファ１は再び空の状態になるから制御器４はライン
バッファ１をＩ／Ｏ転送モートに設定する。

この動作をパケッＩ・フレーム信号が受信される毎に繰
返す。

「発明の効果」 以上説明したように、この発明ではラインバッファ１が
パケットフレーム信号の入力待の状態ではＩ／Ｏ転送モ
ードで動作するから、ラインバッファ１にパケットフレ
ーム信号が入力されると直ちに割込信号を発生し、入力
があったことを制御器４に知らせることができる。よっ
て制御器４はパケットフレーム信号の先頭の到着時刻を
記録することができる。

またこの発明では割込信号によって制御器４はラインバ
ッファ１をＤＭＡ転送モーＩ・に設定するからラインバ
ッファ１からメモリ３にバケッＩ・フレーム信号を転送
する作業は制御器４を介することなく実行される。よっ
てこの転送中、制御Ｊ１１器４は他の仕事を行なうこと
ができるから、受信装置全体の処理速度を向上させるこ
とができる利点が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は従来の技術を説明するためのブロック図である。 １ニラインバツフア、Ｉ　Ａ　：　Ｉ　／Ｏ転送モード
機能部、Ｉ　Ｂ　：　ＤＭＡ転送モード機能部、２：回
線、３：メモリ、４：制御器。 特許出願人　株式会社アトハンチスト

Claims (1)

【特許請求の範囲】
1. （１）Ａ、Ｉ／Ｏ転送機能部とＤＭＡ転送機能部とを具
   備したラインバッファと、 Ｂ、このラインバッファが空を表わす信号を出力すると
   、このラインバッファにラインバッファをＩ／Ｏ転送モ
   ードに設定するモード切替信号を与え、ラインバッファ
   が信号の入力を表わす信号を出力すると、この信号を割
   込信号として受取って信号の到着時刻を記録すると共に
   、ラインバッファＤＭＡ転送モードに設定するモード切
   替信号を出力する制御器と、 Ｃ、ＤＭＡ転送モードで動作するラインバッファから送
   られて来るパケットフレーム信号を各パケット毎に組立
   て記憶するメモリと、 によって構成したパケット通信装置。