JPH0453443B2 - - Google Patents
Info
- Publication number
- JPH0453443B2 JPH0453443B2 JP61037778A JP3777886A JPH0453443B2 JP H0453443 B2 JPH0453443 B2 JP H0453443B2 JP 61037778 A JP61037778 A JP 61037778A JP 3777886 A JP3777886 A JP 3777886A JP H0453443 B2 JPH0453443 B2 JP H0453443B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- power supply
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
〔産業上の利用分野〕
この発明は、基準電位から片方の電位にしか変
動しない入力信号が入力される差動増幅器に関す
るものである。 〔従来の技術〕 第３図は従来の差動増幅器の一例を示す回路図
である。この図で、１は入力端子で、NPNトラ
ンジスタQ1のベースに接続されている。NPNト
ランジスタQ1はNPNトランジスタQ2と差動対を
なし、それぞれのエミツタは抵抗器R1で互いに
接続されている。またNPNトランジスタQ2のエ
ミツタには電流源IEが接続されている。NPNト
ランジスタQ2のコレクタには電源（図示せず）
の電圧（以下単に電源電圧という）Vccが接続さ
れ、NPNトランジスタQ1のコレクタはダイオー
ドD1のカソードに接続されるとともに、PNPト
ランジスタQ3のベースに接続されている。ダイ
オードD1とPNPトランジスタQ3とは、１対１の
電流比の電流ミラー回路３を構成しており、ダイ
オードD1のアノードおよびPNPトランジスタQ3
のエミツタはそれぞれ電源電圧Vccに接続されて
いる。NPNトランジスタQ2のベースには基準電
源（図示せず）の電圧（以下基準電圧という）
Vsが接続され、PNPトランジスタQ3のコレクタ
は出力端子２に接続されている。 この差動増幅器においては、入力端子１の電位
に対して出力端子２から流出する電流の伝達特性
が、第４図に示すようになり、第５図に示すよう
な基準電圧Vsより高い電位にしか変化しない信
号、例えばビデオカメラの輝度信号を入力信号と
して増幅する場合、通常の差動増幅器に比べて電
流が半分で同じダイナミツクレンジを確保できる
ので、よく用いられる。 〔発明が解決しようとする問題点〕 しかし、上記のような従来の差動増幅器では、
入力電圧Viが基準電圧Vs、いわゆる黒レベルに
ある時、出力端子２にはオフセツト電流Isが流出
し、次段の信号処理がしにくくなるという問題点
があつた。 この発明は、かかる問題点を解決するためにな
されたもので、入力信号の電圧が基準電圧と等し
い時に、出力端子にオフセツト電流が流出しない
差動増幅器を得ることを目的とする。 〔問題点を解決するための手段〕 この発明に係る差動増幅器は、そのベースが入
力端子に接続され、エミツタが第１の抵抗器を介
して電流源に接続された第１のトランジスタと、
そのベースが基準電源に接続され、エミツタが前
記電流源に接続され、コレクタが電源に接続され
た第２のトランジスタと、第１のトランジスタの
コレクタに接続され、第１のトランジスタのコレ
クタ電流に応じた電流を出力端子に出力する電流
ミラー回路とから構成された差動増幅器におい
て、そのベースが前記基準電源に接続され、エミ
ツタが第２の抵抗器を介して前記電流源に接続さ
れ、コレクタが前記電流ミラー回路の出力に接続
された第３のトランジスタを備え、前記第２の抵
抗器の抵抗値を入力端子に印加される入力電圧が
前記基準電源の電圧と等しい時に、前記第３のト
ランジスタのコレクタ電流が前記電流ミラー回路
より出力される電流と等しくなるように設定され
たものである。 〔作 用〕 この発明においては、入力端子に印加される入
力電圧が基準電源の電圧と等しい時に、第３のト
ランジスタのコレクタ電流が電流ミラー回路より
出力される電流と等しくなり、出力端子にオフセ
ツト電流が流出しない。 〔実施例〕 第１図はこの発明の差動増幅器の一実施例を示
す回路図である。この図において、第３図と同一
符号は同一部分を示し、Q4はNPNトランジスタ
である。 第１図に示すようにこの発明の差動増幅器は、
第３図に示した従来の差動増幅器に抵抗器R2と
NPNトランジスタQ4が付加された構成となつて
おり、NPNトランジスタQ4のベースはNPNト
ランジスタQ2のベースと同様に基準電圧Vsに接
続され、エミツタは抵抗器R2を介して電流源IEに
接続され、コレクタはPNPトランジスタQ3のコ
レクタに接続されている。 次に動作について説明する。 入力電圧Viが基準電圧Vsと等しい時、NPNト
ランジスタQ1とNPNトランジスタQ4には回路の
対称性から等しい電流が流れるが、ダイオード
D1とPNPトランジスタQ3とで構成される１対１
の電流比の電流ミラー回路３により、PNPトラ
ンジスタQ3のコレクタ電流がNPNトランジスタ
Q1のコレクタ電流と等しくなる。したがつて、
出力端子２からオフセツト電流が流出しなくな
り、その伝達特性は第２図に示すようになる。 なお、上記実施例では、NPNトランジスタQ1
のベースに入力端子１を接続した場合について説
明したが、入力電圧Viが基準電圧Vsよりも低い
方に変動する場合には、NPNトランジスタQ2の
ベースに入力端子１を接続すればよいほか、差動
対を構成するトランジスタとしてPNPトランジ
スタを用いてもよい。 また以下に、特許請求の範囲と実施例における
各部の対応を示す。
動しない入力信号が入力される差動増幅器に関す
るものである。 〔従来の技術〕 第３図は従来の差動増幅器の一例を示す回路図
である。この図で、１は入力端子で、NPNトラ
ンジスタQ1のベースに接続されている。NPNト
ランジスタQ1はNPNトランジスタQ2と差動対を
なし、それぞれのエミツタは抵抗器R1で互いに
接続されている。またNPNトランジスタQ2のエ
ミツタには電流源IEが接続されている。NPNト
ランジスタQ2のコレクタには電源（図示せず）
の電圧（以下単に電源電圧という）Vccが接続さ
れ、NPNトランジスタQ1のコレクタはダイオー
ドD1のカソードに接続されるとともに、PNPト
ランジスタQ3のベースに接続されている。ダイ
オードD1とPNPトランジスタQ3とは、１対１の
電流比の電流ミラー回路３を構成しており、ダイ
オードD1のアノードおよびPNPトランジスタQ3
のエミツタはそれぞれ電源電圧Vccに接続されて
いる。NPNトランジスタQ2のベースには基準電
源（図示せず）の電圧（以下基準電圧という）
Vsが接続され、PNPトランジスタQ3のコレクタ
は出力端子２に接続されている。 この差動増幅器においては、入力端子１の電位
に対して出力端子２から流出する電流の伝達特性
が、第４図に示すようになり、第５図に示すよう
な基準電圧Vsより高い電位にしか変化しない信
号、例えばビデオカメラの輝度信号を入力信号と
して増幅する場合、通常の差動増幅器に比べて電
流が半分で同じダイナミツクレンジを確保できる
ので、よく用いられる。 〔発明が解決しようとする問題点〕 しかし、上記のような従来の差動増幅器では、
入力電圧Viが基準電圧Vs、いわゆる黒レベルに
ある時、出力端子２にはオフセツト電流Isが流出
し、次段の信号処理がしにくくなるという問題点
があつた。 この発明は、かかる問題点を解決するためにな
されたもので、入力信号の電圧が基準電圧と等し
い時に、出力端子にオフセツト電流が流出しない
差動増幅器を得ることを目的とする。 〔問題点を解決するための手段〕 この発明に係る差動増幅器は、そのベースが入
力端子に接続され、エミツタが第１の抵抗器を介
して電流源に接続された第１のトランジスタと、
そのベースが基準電源に接続され、エミツタが前
記電流源に接続され、コレクタが電源に接続され
た第２のトランジスタと、第１のトランジスタの
コレクタに接続され、第１のトランジスタのコレ
クタ電流に応じた電流を出力端子に出力する電流
ミラー回路とから構成された差動増幅器におい
て、そのベースが前記基準電源に接続され、エミ
ツタが第２の抵抗器を介して前記電流源に接続さ
れ、コレクタが前記電流ミラー回路の出力に接続
された第３のトランジスタを備え、前記第２の抵
抗器の抵抗値を入力端子に印加される入力電圧が
前記基準電源の電圧と等しい時に、前記第３のト
ランジスタのコレクタ電流が前記電流ミラー回路
より出力される電流と等しくなるように設定され
たものである。 〔作 用〕 この発明においては、入力端子に印加される入
力電圧が基準電源の電圧と等しい時に、第３のト
ランジスタのコレクタ電流が電流ミラー回路より
出力される電流と等しくなり、出力端子にオフセ
ツト電流が流出しない。 〔実施例〕 第１図はこの発明の差動増幅器の一実施例を示
す回路図である。この図において、第３図と同一
符号は同一部分を示し、Q4はNPNトランジスタ
である。 第１図に示すようにこの発明の差動増幅器は、
第３図に示した従来の差動増幅器に抵抗器R2と
NPNトランジスタQ4が付加された構成となつて
おり、NPNトランジスタQ4のベースはNPNト
ランジスタQ2のベースと同様に基準電圧Vsに接
続され、エミツタは抵抗器R2を介して電流源IEに
接続され、コレクタはPNPトランジスタQ3のコ
レクタに接続されている。 次に動作について説明する。 入力電圧Viが基準電圧Vsと等しい時、NPNト
ランジスタQ1とNPNトランジスタQ4には回路の
対称性から等しい電流が流れるが、ダイオード
D1とPNPトランジスタQ3とで構成される１対１
の電流比の電流ミラー回路３により、PNPトラ
ンジスタQ3のコレクタ電流がNPNトランジスタ
Q1のコレクタ電流と等しくなる。したがつて、
出力端子２からオフセツト電流が流出しなくな
り、その伝達特性は第２図に示すようになる。 なお、上記実施例では、NPNトランジスタQ1
のベースに入力端子１を接続した場合について説
明したが、入力電圧Viが基準電圧Vsよりも低い
方に変動する場合には、NPNトランジスタQ2の
ベースに入力端子１を接続すればよいほか、差動
対を構成するトランジスタとしてPNPトランジ
スタを用いてもよい。 また以下に、特許請求の範囲と実施例における
各部の対応を示す。
この発明は以上説明したとおり、そのベースが
入力端子に接続され、エミツタが第１の抵抗器を
介して電流源に接続された第１のトランジスタ
と、そのベースが基準電源に接続され、エミツタ
が前記電流源に接続され、コレクタが電源に接続
された第２のトランジスタと、前記第１のトラン
ジスタのコレクタに接続され、前記第１のトラン
ジスタのコレクタ電流に応じた電流を出力端子に
出力する電流ミラー回路とから構成された差動増
幅器において、そのベースが前記基準電源に接続
され、エミツタが第２の抵抗器を介して前記電流
源に接続され、コレクタが前記電流ミラー回路の
出力に接続された第３のトランジスタを備え、前
記第２の抵抗器の抵抗値を入力端子に印加される
入力電圧が前記基準電源の電圧と等しい時に、前
記第３のトランジスタのコレクタ電流が前記電流
ミラー回路より出力される電流と等しくなるよう
に設定したので、入力端子に印加される入力電圧
が前記基準電源の電圧と等しい時に出力端子より
オフセツト電流が流出しないという効果がある。
入力端子に接続され、エミツタが第１の抵抗器を
介して電流源に接続された第１のトランジスタ
と、そのベースが基準電源に接続され、エミツタ
が前記電流源に接続され、コレクタが電源に接続
された第２のトランジスタと、前記第１のトラン
ジスタのコレクタに接続され、前記第１のトラン
ジスタのコレクタ電流に応じた電流を出力端子に
出力する電流ミラー回路とから構成された差動増
幅器において、そのベースが前記基準電源に接続
され、エミツタが第２の抵抗器を介して前記電流
源に接続され、コレクタが前記電流ミラー回路の
出力に接続された第３のトランジスタを備え、前
記第２の抵抗器の抵抗値を入力端子に印加される
入力電圧が前記基準電源の電圧と等しい時に、前
記第３のトランジスタのコレクタ電流が前記電流
ミラー回路より出力される電流と等しくなるよう
に設定したので、入力端子に印加される入力電圧
が前記基準電源の電圧と等しい時に出力端子より
オフセツト電流が流出しないという効果がある。
第１図はこの発明の差動増幅器の一実施例を示
す回路図、第２図は同じく伝達特性を示す図、第
３図は従来の差動増幅器の一例を示す回路図、第
４図は同じく伝達特性を示す図、第５図は入力信
号波形を示す図である。 図において、１は入力端子、２は出力端子、３
は電流ミラー回路、Q1，Q2，Q4はNPNトランジ
スタ、R1，R2は抵抗器、IEは電流源、Vccは電源
電圧、Vsは基準電圧、Viは入力電圧である。な
お、各図中の同一符号は同一または相当部分を示
す。
す回路図、第２図は同じく伝達特性を示す図、第
３図は従来の差動増幅器の一例を示す回路図、第
４図は同じく伝達特性を示す図、第５図は入力信
号波形を示す図である。 図において、１は入力端子、２は出力端子、３
は電流ミラー回路、Q1，Q2，Q4はNPNトランジ
スタ、R1，R2は抵抗器、IEは電流源、Vccは電源
電圧、Vsは基準電圧、Viは入力電圧である。な
お、各図中の同一符号は同一または相当部分を示
す。
Claims (1)
- １ そのベースが入力端子に接続され、エミツタ
が第１の抵抗器を介して電流源に接続された第１
のトランジスタと、そのベースが基準電源に接続
され、エミツタが前記電流源に接続され、コレク
タが電源に接続された第２のトランジスタと、前
記第１のトランジスタのコレクタに接続され、前
記第１のトランジスタのコレクタ電流に応じた電
流を出力端子に出力する電流ミラー回路とから構
成された差動増幅器において、そのベースが前記
基準電源に接続され、エミツタが第２の抵抗器を
介して前記電流源に接続され、コレクタが前記電
流ミラー回路の出力に接続された第３のトランジ
スタを備え、前記第２の抵抗器の抵抗値を前記入
力端子に印加される入力電圧が前記基準電源の電
圧と等しい時に、前記第３のトランジスタのコレ
クタ電流が前記電流ミラー回路より出力される電
流と等しくなるように設定したことを特徴とする
差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037778A JPS62194715A (ja) | 1986-02-20 | 1986-02-20 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037778A JPS62194715A (ja) | 1986-02-20 | 1986-02-20 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194715A JPS62194715A (ja) | 1987-08-27 |
| JPH0453443B2 true JPH0453443B2 (ja) | 1992-08-26 |
Family
ID=12506944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61037778A Granted JPS62194715A (ja) | 1986-02-20 | 1986-02-20 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62194715A (ja) |
-
1986
- 1986-02-20 JP JP61037778A patent/JPS62194715A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62194715A (ja) | 1987-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| JPH10123182A (ja) | ウィンドウコンパレータ回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0453443B2 (ja) | ||
| JPH04127703A (ja) | 演算増幅回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0145766B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0151207B2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JP2723563B2 (ja) | 可変電流源 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2797620B2 (ja) | 比較回路 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH01305609A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |