JPH0454469A - セラミック配線基板検査の位置決め信号処理方式 - Google Patents
セラミック配線基板検査の位置決め信号処理方式Info
- Publication number
- JPH0454469A JPH0454469A JP2166083A JP16608390A JPH0454469A JP H0454469 A JPH0454469 A JP H0454469A JP 2166083 A JP2166083 A JP 2166083A JP 16608390 A JP16608390 A JP 16608390A JP H0454469 A JPH0454469 A JP H0454469A
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- detection signal
- wiring board
- ceramic wiring
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、セラミック配線基板検査における位置決め
信号処理方式に関し、詳しくは位置センサの検出信号の
処理方式に関するものである。
信号処理方式に関し、詳しくは位置センサの検出信号の
処理方式に関するものである。
［従来の技術］
コンピュータのハード構成においては、ＩＣ素ｒをプリ
ント配線基板に搭載・接続してＩＣボードが形成されて
実装される。プリント配線基板の配線パターンはそれ自
体の導通と、各配線バター７間の絶縁とがともに良好で
あることが絶対に必要であり、導通／絶縁検査が行われ
る。
ント配線基板に搭載・接続してＩＣボードが形成されて
実装される。プリント配線基板の配線パターンはそれ自
体の導通と、各配線バター７間の絶縁とがともに良好で
あることが絶対に必要であり、導通／絶縁検査が行われ
る。
従来、プリント配線基板として絶縁性の良好なセラミッ
ク基板が採用されているが、最近においてはＩＣ素子の
高集積度に対応して高密度の配線パターンが形成できる
超小型のセラミック配線基板が開発されている。これを
第３図（ａ） 、（ｂ）、（ｃ）により説明する。図（
ａ）において、１は複数のセラミック配線基板（以下単
に単位基板という）ＩＩが一定間隔で配列されたセラミ
ック基板を示し、図（ｂ）は単位基板１１を示す。各単
位基板の大きさ寸法は、例えば１２ｍｍの正方形で、こ
の範囲内でセラミック基板１に対して微小な間隔の各格
子点に配線ピンＩｌｌが植設される。配線ピンの基板の
表面側の頭部には、金メツキされた円形の外部接続用の
接続パッド■２が図（Ｃ）のように設けられている。接
続パッドの直径ｄは例えば〜２５０μｍ１格子間隔りは
〜５００μｍといずれも微小なもので、各単位基板に対
する配線ピンの数は数百本に達する。なお、セラミ２ツ
ク基板１は多層とされ、内部で各配線ピンが所定の配線
ノくターンに従って相互に接続されている。検査におい
てはセラミック基板１を対象として各単位基板に対する
検査を逐次行い、検査が終了すると各単位基板か個々に
切断されて使用される。
ク基板が採用されているが、最近においてはＩＣ素子の
高集積度に対応して高密度の配線パターンが形成できる
超小型のセラミック配線基板が開発されている。これを
第３図（ａ） 、（ｂ）、（ｃ）により説明する。図（
ａ）において、１は複数のセラミック配線基板（以下単
に単位基板という）ＩＩが一定間隔で配列されたセラミ
ック基板を示し、図（ｂ）は単位基板１１を示す。各単
位基板の大きさ寸法は、例えば１２ｍｍの正方形で、こ
の範囲内でセラミック基板１に対して微小な間隔の各格
子点に配線ピンＩｌｌが植設される。配線ピンの基板の
表面側の頭部には、金メツキされた円形の外部接続用の
接続パッド■２が図（Ｃ）のように設けられている。接
続パッドの直径ｄは例えば〜２５０μｍ１格子間隔りは
〜５００μｍといずれも微小なもので、各単位基板に対
する配線ピンの数は数百本に達する。なお、セラミ２ツ
ク基板１は多層とされ、内部で各配線ピンが所定の配線
ノくターンに従って相互に接続されている。検査におい
てはセラミック基板１を対象として各単位基板に対する
検査を逐次行い、検査が終了すると各単位基板か個々に
切断されて使用される。
さて、上記のセラミ・ツク基板１を対象として各単位基
板１１ごとに導通／絶縁検査を行う場合、接続パッド１
１２に対応した微小な格子間隔のプローブピンを有する
プローバを使用することは勿論であるが、プローバを各
単位基板に逐次対応させ、さらに各プローブピンを対応
する接続、＜・ソド１１２に正しく接触することが必要
である。このためには、単位基板１１をプローバに対し
て位置決めすることが必要である。しかし、セラミ・ツ
ク基板は焼成時に伸縮や歪みを伴うので単位基板の相互
間に位置ズレを生じ、簡易な位置決め具などの方法では
各プローブピンを対応する接続Ｎ６ ソドに正確に接触
させることかできない。これに対して、この発明の発明
者により正確な位置決めを行う検査装置が提案され、「
セラミック配線基板の導通／絶縁検査装置」として特許
出願されている。
板１１ごとに導通／絶縁検査を行う場合、接続パッド１
１２に対応した微小な格子間隔のプローブピンを有する
プローバを使用することは勿論であるが、プローバを各
単位基板に逐次対応させ、さらに各プローブピンを対応
する接続、＜・ソド１１２に正しく接触することが必要
である。このためには、単位基板１１をプローバに対し
て位置決めすることが必要である。しかし、セラミ・ツ
ク基板は焼成時に伸縮や歪みを伴うので単位基板の相互
間に位置ズレを生じ、簡易な位置決め具などの方法では
各プローブピンを対応する接続Ｎ６ ソドに正確に接触
させることかできない。これに対して、この発明の発明
者により正確な位置決めを行う検査装置が提案され、「
セラミック配線基板の導通／絶縁検査装置」として特許
出願されている。
第４図（ａ）、（ｂ）、（Ｃ）により上記特許出願にか
かる検査装置２の概要を説明する。図（ａ）において、
フレーム２１を構成するベース盤２１１に載置台２２を
固定し、これに被検査のセラミック基板１を粗に位置決
めして載置する。載置台はマイクロプロセッサ（ＭＰＵ
）２３の指令を受けて駆動制御回路２４によりＸ、Ｙお
よびθ方向に移動／回転する。
かる検査装置２の概要を説明する。図（ａ）において、
フレーム２１を構成するベース盤２１１に載置台２２を
固定し、これに被検査のセラミック基板１を粗に位置決
めして載置する。載置台はマイクロプロセッサ（ＭＰＵ
）２３の指令を受けて駆動制御回路２４によりＸ、Ｙお
よびθ方向に移動／回転する。
＼
方、フレームの支持柱２１２に沿って上下に移動する押
圧板２５を設け、これに単位基板１１に対応するプロー
バ２Ｂと、単位基板の接続パッドＩｌｌを検出する位置
センサ２７を固定する。載置台をＸまたはＹ方向に移動
して位置センサの光スポットＳｐにより接続パッドを検
出する。光スポットＳｐの直径は接続パッドのそれに比
較して、例えば数十分の一程度の微小なものとして分解
能を良好とする。
圧板２５を設け、これに単位基板１１に対応するプロー
バ２Ｂと、単位基板の接続パッドＩｌｌを検出する位置
センサ２７を固定する。載置台をＸまたはＹ方向に移動
して位置センサの光スポットＳｐにより接続パッドを検
出する。光スポットＳｐの直径は接続パッドのそれに比
較して、例えば数十分の一程度の微小なものとして分解
能を良好とする。
図（ｂ）は接続パッド１１２に対する光スポットＳｐと
検出信号Ｓｓを示し、検出信号Ｓｓは信号処理回路２８
に入力してその立ち上がりおよび立ち下がり点のＸＹ座
標値（Ｘａ、Ｙａ）、 （Ｘｂ、Ｙｂ）より、接続パ
ッドの中心点のＸＹ座標値（Ｘｃ、Ｙｃ）が計算される
。接続パッドに対応するプローバのプローブピン２ｆｉ
ｌのＸＹ座標値は予め判明しており、これと上記の座標
値（Ｘｃ、Ｙｃ）の差分だけ載置台を移動／回転して位
置決めがなされる。ついでＭＰＵの指令により、押圧制
御回路２９１と押圧機構２９２によりプローバを下降し
てプローブピンを接続パッドに正しく接触させるもので
ある。
検出信号Ｓｓを示し、検出信号Ｓｓは信号処理回路２８
に入力してその立ち上がりおよび立ち下がり点のＸＹ座
標値（Ｘａ、Ｙａ）、 （Ｘｂ、Ｙｂ）より、接続パ
ッドの中心点のＸＹ座標値（Ｘｃ、Ｙｃ）が計算される
。接続パッドに対応するプローバのプローブピン２ｆｉ
ｌのＸＹ座標値は予め判明しており、これと上記の座標
値（Ｘｃ、Ｙｃ）の差分だけ載置台を移動／回転して位
置決めがなされる。ついでＭＰＵの指令により、押圧制
御回路２９１と押圧機構２９２によりプローバを下降し
てプローブピンを接続パッドに正しく接触させるもので
ある。
［解決しようとする課題］
さて、接続パッドの表面は前記のように金メツキが施さ
れているが、多少の凹凸があって反射にムラが生ずるの
で、検出信号の波高値が変動することが避けられない。
れているが、多少の凹凸があって反射にムラが生ずるの
で、検出信号の波高値が変動することが避けられない。
第４図（Ｃ）に変動した検出信号Ｓｓを例示する。この
信号の立ち上がりおよび立ち下がり点を検出するときは
、位置が移動して中心点の座標が正確に求められない。
信号の立ち上がりおよび立ち下がり点を検出するときは
、位置が移動して中心点の座標が正確に求められない。
これに対して、なんらかの方法により波高値の変動を除
去して、中心点の座標値を正確に求めることが必要であ
る。
去して、中心点の座標値を正確に求めることが必要であ
る。
コノ発明は、超小型のセラミック配線基板の検査におい
て、検出信号の波高値の変動を除去して接続パッドの中
心点の正確な座標値を求める位置決め信号処理方式を提
供することを目的とする。
て、検出信号の波高値の変動を除去して接続パッドの中
心点の正確な座標値を求める位置決め信号処理方式を提
供することを目的とする。
［課題を解決するための手段］
この発明は、頭部に外部接続用の円形の接続パッドを有
する多数の配線ピンが、微小な間隔の格ｆ点に植設して
形成された超小型のセラミック配線基板を、移動機構に
よりＸまたはＹ方向に移動して位置センサにより接続パ
ッドを検出し、その検出信号をマイクロプロセッサによ
り処理して接続パッドの中心点のＸＹ座標値を計算し、
セラミック配線基板を移動／回転して対応するプローバ
に対する位置決めをなし、プローバを押圧してプローブ
ピンを接続パッドに接触させて行う検査における、位置
決め信号処理方式である。
する多数の配線ピンが、微小な間隔の格ｆ点に植設して
形成された超小型のセラミック配線基板を、移動機構に
よりＸまたはＹ方向に移動して位置センサにより接続パ
ッドを検出し、その検出信号をマイクロプロセッサによ
り処理して接続パッドの中心点のＸＹ座標値を計算し、
セラミック配線基板を移動／回転して対応するプローバ
に対する位置決めをなし、プローバを押圧してプローブ
ピンを接続パッドに接触させて行う検査における、位置
決め信号処理方式である。
第１の方式は、接続パッドの表面の反射率のムラに起因
する検出信号の波高値の変動を低域フィルタにより除去
する。セラミック配線基板のＸまたはＹ方向の移動を接
続パッドに対して往復し、接続パッドの中心点に対する
往復のＸＹ座標値の平均値を計算して、低域フィルタに
よる検出信号の遅延を消去する。
する検出信号の波高値の変動を低域フィルタにより除去
する。セラミック配線基板のＸまたはＹ方向の移動を接
続パッドに対して往復し、接続パッドの中心点に対する
往復のＸＹ座標値の平均値を計算して、低域フィルタに
よる検出信号の遅延を消去する。
第２の方式は、波高値が変動する検出信号を適当な間隔
でサンプリングし、連続した適当な個数のサンプリング
データに対する移動平均値を各波高値についてマイクロ
プロセッサにより計算し、各移動平均値を接続した移動
平均曲線により波高値の変動を除去するものである。
でサンプリングし、連続した適当な個数のサンプリング
データに対する移動平均値を各波高値についてマイクロ
プロセッサにより計算し、各移動平均値を接続した移動
平均曲線により波高値の変動を除去するものである。
［作用コ
以上による第１の位置決め信号処理方式においては、位
置センサの検出信号は低域フィルタにより波高値の変動
が除去される。ただし、フィルタには遅延特性があるの
で、その分だけ検出信号の座標値が移動する。これに対
して、位置センサに対するセラミック基板のＸまたはＹ
方向の移動を往復して行う。それぞれの遅延による座標
値の移動は互いに反対方向であるので、往復の平均値を
とることにより消去されて、接続パッドの中心点の座標
値が正確に計算される。
置センサの検出信号は低域フィルタにより波高値の変動
が除去される。ただし、フィルタには遅延特性があるの
で、その分だけ検出信号の座標値が移動する。これに対
して、位置センサに対するセラミック基板のＸまたはＹ
方向の移動を往復して行う。それぞれの遅延による座標
値の移動は互いに反対方向であるので、往復の平均値を
とることにより消去されて、接続パッドの中心点の座標
値が正確に計算される。
また、第２の位置決め信号処理方式においては、検出信
号を適当な間隔でサンプリングし、連続した適当な個数
のサンプリングデータに対する移動平均値を計算する。
号を適当な間隔でサンプリングし、連続した適当な個数
のサンプリングデータに対する移動平均値を計算する。
各移動平均値を接続した移動平均曲線は、変動が除去さ
れて接続パッドの中心点の座標値が正確に計算されるも
のである。
れて接続パッドの中心点の座標値が正確に計算されるも
のである。
［実施例］
第１図（ａ）、（ｂ）により、この発明による位置決め
信号処理方式の、第１の方式の実施例に対するブロック
構成と検出信号の処理を説明する。図（ａ）において、
セラミック配線基板をＸまたはＹ方向に移動し、接続パ
ッドに対する位置センサ２７の検出信号Ｓｓが信号処理
回路２８に入力し、アンプ２８１により適当なレベルに
調整され、低域フィルタ（ＬＰＦ）２８２により、波高
値の変動が除去されて信号ＳＳ′となる。信号ＳＳ′は
ＬＰＦの特性により時間Δｔだけ遅延する。Ｙ方向につ
いても同様である。なお、Δｔに対する座標の移動量Δ
ＸまたはΔＹはＭＰＵ２３による移動制御データにより
判明する。信号ＳＳ′は波形整形回路２８３により矩形
波ＳＲに整形され、サンプリング回路２８４において、
サンプリングパルス回路２８５より供給される適当な間
隔のサンプリングパルスによりサンプリングされ、ＭＰ
Ｕにより立ち上がりおよび立ち下がり点の座標値（Ｘａ
、Ｙａ）および（Ｘｂ、Ｙｂ）が求められる。この場合
、前記した信号ＳＳの遅延に対して、図（ｂ）のように
セラミック配線基板のＸまたはＹ方向の移動を往復する
。図示左側は接続パッドに相対的にスポットＳｐが正方
向に移動し、右側は負方向に移動する状態を示す。
信号処理方式の、第１の方式の実施例に対するブロック
構成と検出信号の処理を説明する。図（ａ）において、
セラミック配線基板をＸまたはＹ方向に移動し、接続パ
ッドに対する位置センサ２７の検出信号Ｓｓが信号処理
回路２８に入力し、アンプ２８１により適当なレベルに
調整され、低域フィルタ（ＬＰＦ）２８２により、波高
値の変動が除去されて信号ＳＳ′となる。信号ＳＳ′は
ＬＰＦの特性により時間Δｔだけ遅延する。Ｙ方向につ
いても同様である。なお、Δｔに対する座標の移動量Δ
ＸまたはΔＹはＭＰＵ２３による移動制御データにより
判明する。信号ＳＳ′は波形整形回路２８３により矩形
波ＳＲに整形され、サンプリング回路２８４において、
サンプリングパルス回路２８５より供給される適当な間
隔のサンプリングパルスによりサンプリングされ、ＭＰ
Ｕにより立ち上がりおよび立ち下がり点の座標値（Ｘａ
、Ｙａ）および（Ｘｂ、Ｙｂ）が求められる。この場合
、前記した信号ＳＳの遅延に対して、図（ｂ）のように
セラミック配線基板のＸまたはＹ方向の移動を往復する
。図示左側は接続パッドに相対的にスポットＳｐが正方
向に移動し、右側は負方向に移動する状態を示す。
両者の遅延時間Δｔは同一であるが、移動量ΔＸまたは
ΔＹは符号が反対であるので、左右の矩形波ＳＲＦ、
ＳＲＨの立ち上がり点の座標ＸＦａとＸＢａの平均値を
とれば遅延による移動量ΔＸが消去され、正しいＸａが
計算される。立ち下がり点についても同様で正しいｘｂ
が計算され、Ｙ方向に対しても同様に正しい座標値Ｙａ
、Ｙｂが求められる。これらの座標値を平均して中心点
の座標値Ｘｃ、Ｙｃが求められる。
ΔＹは符号が反対であるので、左右の矩形波ＳＲＦ、
ＳＲＨの立ち上がり点の座標ＸＦａとＸＢａの平均値を
とれば遅延による移動量ΔＸが消去され、正しいＸａが
計算される。立ち下がり点についても同様で正しいｘｂ
が計算され、Ｙ方向に対しても同様に正しい座標値Ｙａ
、Ｙｂが求められる。これらの座標値を平均して中心点
の座標値Ｘｃ、Ｙｃが求められる。
第２図（ａ）、（ｂ） 、（ｃ）により、第２の方式の
実施例に対するブロック構成と、検出信号の処理を説明
する。この場合は第１図（ａ）における、ＬＰＦ２８２
と波形整形回路２８３は不要である。図（ａ）において
、位置センサ２７よりの検出信号Ｓｓは信号処理回路２
８のアンプ２８１により適当なレベルに調整されてサン
プリング回路２８４に入力し、前記の第１の方式と同様
にサンプリングされる。サンプリングデータはＭＰＵ２
３により逐次にメモリ（ＭＥＭ）２３１に記憶され、図
（ｂ）の方法で移動平均値が計算される。すなわち、任
意のＸまたはＹ座標の点ｐに対して、点ｐを含む前後の
例えば５個のサンプリングデータｈ （ｐ−２）〜ｈ（
ｐ＋２）の平均値Ｈ（ｐ）を求める。点ｐの移動に従っ
て逐次に各点に対する平均値Ｈ（ｐ）を求めて接続する
と図（ｃ）に示す移動平均値の検出信号Ｓｓ′かえられ
る。
実施例に対するブロック構成と、検出信号の処理を説明
する。この場合は第１図（ａ）における、ＬＰＦ２８２
と波形整形回路２８３は不要である。図（ａ）において
、位置センサ２７よりの検出信号Ｓｓは信号処理回路２
８のアンプ２８１により適当なレベルに調整されてサン
プリング回路２８４に入力し、前記の第１の方式と同様
にサンプリングされる。サンプリングデータはＭＰＵ２
３により逐次にメモリ（ＭＥＭ）２３１に記憶され、図
（ｂ）の方法で移動平均値が計算される。すなわち、任
意のＸまたはＹ座標の点ｐに対して、点ｐを含む前後の
例えば５個のサンプリングデータｈ （ｐ−２）〜ｈ（
ｐ＋２）の平均値Ｈ（ｐ）を求める。点ｐの移動に従っ
て逐次に各点に対する平均値Ｈ（ｐ）を求めて接続する
と図（ｃ）に示す移動平均値の検出信号Ｓｓ′かえられ
る。
この場合、サンプリングデータの個数が多いほど曲線は
円滑になるが、反面、分解能が低下するので実情にあわ
せて適当な個数とする。以上により、検出信号の波高値
の変動が除去されて円滑な検出信号Ｓｓ’ となり、接
続パッドの中心点のＸＹ庫標（Ｘｃ、Ｙｃ）が正確に求
められる。
円滑になるが、反面、分解能が低下するので実情にあわ
せて適当な個数とする。以上により、検出信号の波高値
の変動が除去されて円滑な検出信号Ｓｓ’ となり、接
続パッドの中心点のＸＹ庫標（Ｘｃ、Ｙｃ）が正確に求
められる。
［発明の効果コ
以上の説明により明らかなように、この発明による位置
決め信号処理方式の第１の方式においては、検出信号の
波高値の変動は低域フィルタにより除去される。ただし
、フィルタの遅延特性による検出信号の座標値の移動は
、セラミック基板をＸまたはＹ方向にそれぞれ往復移動
し、検出された座標値の平均値をとることにより消去さ
れる。
決め信号処理方式の第１の方式においては、検出信号の
波高値の変動は低域フィルタにより除去される。ただし
、フィルタの遅延特性による検出信号の座標値の移動は
、セラミック基板をＸまたはＹ方向にそれぞれ往復移動
し、検出された座標値の平均値をとることにより消去さ
れる。
また、第２の方式においては、波高値が変動する検出信
号を適当な間隔でサンプリングし、各サンプリング点に
ついてサンプリングデータの移動平均値を求めることに
より変動が除去される。第１、第２のいずれの方式も接
続パッドの中心点の座標値が正確に計算されるもので、
微小な格子間隔に接続パッドを植設して形成された超小
型のセラミック配線基板の導通／絶縁検査において、接
続パッドに対してプローブピンを正しく接触して信頼性
の高い検査が行われる効果には大きいものかある。
号を適当な間隔でサンプリングし、各サンプリング点に
ついてサンプリングデータの移動平均値を求めることに
より変動が除去される。第１、第２のいずれの方式も接
続パッドの中心点の座標値が正確に計算されるもので、
微小な格子間隔に接続パッドを植設して形成された超小
型のセラミック配線基板の導通／絶縁検査において、接
続パッドに対してプローブピンを正しく接触して信頼性
の高い検査が行われる効果には大きいものかある。
第１図（ａ）および（ｂ）は、この発明によるセラミッ
ク配線基板検査の位置決め信号処理方式の、第１の方式
の実施例におけるブロック構成図と検出信号の処理の説
明図、第２図（ａ）、（ｂ）および（ｃ）は、この発明
によるセラミック配線基板の位置決め信号処理方式の、
第２の方式の実施例におけるブロック構成図と検出信号
の処理の説明図、第３図（ａ）、（ｂ）および（Ｑ）は
、セラミック基板と、これに配列されたセラミック配線
基板および接続パッドの平面図、第４図（ａ）、（ｂ）
および（ｃ）は、特許出願にかかるセラミック配線基板
の検査装置の構成図と、位置センサの検出信号の処理方
法の説明図および検出信号の波形図である。 ｌ・・・セラミック基板、 １１・・・超小型のセラミック配線基板（単位基板）、
１１１・・・配線ピン、１１２・・・接続パッド、２・
・・セラミック配線基板検査装置、２■・・・フレーム
、２１１・・・ベースＩＩ、２１２・・・支持柱、２１
３・・・横板、２２・・・載置台、２３・・・マイクロ
プロセッサ（ＭＰＵ）、２３１・・・メモリ （ＭＥＭ
）、 ２４・・・駆動制御回路、２５・・・押圧板、２６・・
・プローバ、２Ｇ１・・・プローブピン、２７・・・位
置センサ、２８・・・信号処理回路、２８１・・・アン
プ、２８２・・・低域フィルタ、２８３・・・波形整形
回路、２８４・・・サンプリング回路、２８５・・・サ
ンプリングパルス回路、２９１・・・押圧制御回路、２
９２・・・押圧機構。
ク配線基板検査の位置決め信号処理方式の、第１の方式
の実施例におけるブロック構成図と検出信号の処理の説
明図、第２図（ａ）、（ｂ）および（ｃ）は、この発明
によるセラミック配線基板の位置決め信号処理方式の、
第２の方式の実施例におけるブロック構成図と検出信号
の処理の説明図、第３図（ａ）、（ｂ）および（Ｑ）は
、セラミック基板と、これに配列されたセラミック配線
基板および接続パッドの平面図、第４図（ａ）、（ｂ）
および（ｃ）は、特許出願にかかるセラミック配線基板
の検査装置の構成図と、位置センサの検出信号の処理方
法の説明図および検出信号の波形図である。 ｌ・・・セラミック基板、 １１・・・超小型のセラミック配線基板（単位基板）、
１１１・・・配線ピン、１１２・・・接続パッド、２・
・・セラミック配線基板検査装置、２■・・・フレーム
、２１１・・・ベースＩＩ、２１２・・・支持柱、２１
３・・・横板、２２・・・載置台、２３・・・マイクロ
プロセッサ（ＭＰＵ）、２３１・・・メモリ （ＭＥＭ
）、 ２４・・・駆動制御回路、２５・・・押圧板、２６・・
・プローバ、２Ｇ１・・・プローブピン、２７・・・位
置センサ、２８・・・信号処理回路、２８１・・・アン
プ、２８２・・・低域フィルタ、２８３・・・波形整形
回路、２８４・・・サンプリング回路、２８５・・・サ
ンプリングパルス回路、２９１・・・押圧制御回路、２
９２・・・押圧機構。
Claims (2)
- （１）頭部に外部接続用の円形の接続パッドを有する多
数の配線ピンを、微小な間隔の格子点に植設して形成さ
れた超小型のセラミック配線基板を、移動機構によりＸ
またはＹ方向に移動して位置センサにより該接続パッド
を検出し、該検出信号をマイクロプロセッサにより処理
して該接続パッドの中心点のＸＹ座標値を計算し、上記
セラミック配線基板を移動／回転して対応するプローバ
に対する位置決めをなし、該プローバを押圧してプロー
ブピンを該接続パッドに接触させて行う導通／絶縁検査
において、前記接続パッドの表面の反射ムラに起因する
上記検出信号の波高値の変動を低域フィルタにより除去
し、上記セラミック配線基板のＸまたはＹ方向の移動を
上記接続パッドに対して往復し、該往復によりえられた
上記接続パッドの中心点に対するそれぞれのＸＹ座標値
の平均値を計算して、上記低域フィルタによる上記検出
信号の遅延を消去することを特徴とするセラミック配線
基板検査の位置決め信号処理方式。 - （２）前記接続パッドの表面の反射ムラに起因して波高
値が変動する上記検出信号を適当な間隔でサンプリング
し、連続した適当な個数の該サンプリングデータに対す
る移動平均値を各波高値について上記マイクロプロセッ
サにより計算し、各該移動平均値を接続した移動平均曲
線により上記波高値の変動を除去することを特徴とする
請求項１記載のセラミック配線基板検査の位置決め信号
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166083A JPH0454469A (ja) | 1990-06-25 | 1990-06-25 | セラミック配線基板検査の位置決め信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166083A JPH0454469A (ja) | 1990-06-25 | 1990-06-25 | セラミック配線基板検査の位置決め信号処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0454469A true JPH0454469A (ja) | 1992-02-21 |
Family
ID=15824670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166083A Pending JPH0454469A (ja) | 1990-06-25 | 1990-06-25 | セラミック配線基板検査の位置決め信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454469A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11287184A (ja) * | 1998-02-24 | 1999-10-19 | Texas Instr Inc <Ti> | 圧縮機システム用保護装置 |
| JP2008154455A (ja) * | 2008-03-10 | 2008-07-03 | Mitsubishi Electric Corp | 駆動回路内蔵モータ及び駆動回路内蔵モータの製造方法及び駆動回路内蔵モータの検査方法及び送風機及び機器 |
-
1990
- 1990-06-25 JP JP2166083A patent/JPH0454469A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11287184A (ja) * | 1998-02-24 | 1999-10-19 | Texas Instr Inc <Ti> | 圧縮機システム用保護装置 |
| JP2008154455A (ja) * | 2008-03-10 | 2008-07-03 | Mitsubishi Electric Corp | 駆動回路内蔵モータ及び駆動回路内蔵モータの製造方法及び駆動回路内蔵モータの検査方法及び送風機及び機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4245166B2 (ja) | 回路基板を試験するための装置と方法およびこの装置と方法のためのテストプローブ | |
| CN114485450B (zh) | 一种pcb板翘曲检测装置、方法和系统 | |
| JPS63180111A (ja) | 自動位置決めシステム | |
| KR20060116826A (ko) | 영상취득장치를 구비한 픽업 배치장치 | |
| US6414477B1 (en) | Method for optimizing probe card analysis and scrub mark analysis data | |
| US6995566B2 (en) | Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium | |
| US6552559B2 (en) | IC tester adjusting unit | |
| JPH0454469A (ja) | セラミック配線基板検査の位置決め信号処理方式 | |
| JPH04207047A (ja) | プローブ検査装置 | |
| TWI616664B (zh) | 使用探針卡之方法、系統及其探針卡裝置 | |
| CN216815372U (zh) | 一种平面度测试设备 | |
| JPH06331653A (ja) | Ｘ−ｙ回路基板検査装置におけるプローブ間誤差測定方法 | |
| JP2000022326A (ja) | はんだ検査装置及び方法 | |
| JPH0611321A (ja) | 半田印刷検査方法 | |
| JPH0454468A (ja) | セラミック配線基板の導通／絶縁検査装置 | |
| JP2002029033A (ja) | 印刷検査装置の検査用データの作成方法 | |
| JPH0282172A (ja) | 導体パターンの導通検査機 | |
| CN112985276B (zh) | 电路板的厚度量测方法及厚度量测系统 | |
| CN218884869U (zh) | 波峰焊波峰平整度量测装置及印制电路板生产线 | |
| JP3114241B2 (ja) | 半田の形状検査方法 | |
| JPH0372203A (ja) | 半田付け部の外観検査方法 | |
| JP3075420B2 (ja) | Ｉｃリード浮き検査装置および方法 | |
| JPH0921841A (ja) | 半田付け検査方法 | |
| TW200521451A (en) | Detecting and positioning method of circuit board and test mechanism | |
| JPS596539A (ja) | パタ−ン測定装置 |