JPH0454645A - Inspecting device for one-chip microcomputer - Google Patents
Inspecting device for one-chip microcomputerInfo
- Publication number
- JPH0454645A JPH0454645A JP2166019A JP16601990A JPH0454645A JP H0454645 A JPH0454645 A JP H0454645A JP 2166019 A JP2166019 A JP 2166019A JP 16601990 A JP16601990 A JP 16601990A JP H0454645 A JPH0454645 A JP H0454645A
- Authority
- JP
- Japan
- Prior art keywords
- program
- chip microcomputer
- memory
- address
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims abstract description 58
- 238000012360 testing method Methods 0.000 claims abstract description 41
- 238000001514 detection method Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、ワンチップマイクロコンピュータに対する検
査を行うための検査装置の構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to the structure of a testing device for testing a one-chip microcomputer.
(従来の技術〉
従来、マイクロコンピュータに対してその良否の判定や
不良内容の解析等を行うために種々の検査が行われる。(Prior Art) Conventionally, various tests are performed on microcomputers to determine whether the microcomputers are good or bad, analyze the nature of the defects, and the like.
一般に、マイクロコンピュータに対する検査は、被検査
装置に一連の入力信号系列(テストパターン)を印加し
、その応答出力系列の正当性を何等かの形で調べて行う
が、そのための検査装置としては、被検査装置を検査装
置側にセットして検査を行うものや、被検査装置自身の
中に試験回路として組み込まれるものなど種々の検査方
法を実現するためのものが考えられ、実用化されている
。例えば、被検査装置を検査装置側にセットして検査を
行う場合の検査装置の一構成例を第2図に示す。Generally, microcomputers are tested by applying a series of input signal sequences (test patterns) to the device under test and checking the validity of the response output sequence in some way. Various test methods have been considered and put into practical use, such as those that carry out testing by setting the device under test on the testing equipment side, and those that are built into the device itself as a test circuit. . For example, FIG. 2 shows an example of the configuration of an inspection apparatus in which a device to be inspected is set on the inspection apparatus side and inspected.
第2図は、従来のワンチップマイクロコンピュータの検
査装置を含む検査システムの概略構成図である。FIG. 2 is a schematic diagram of a testing system including a conventional one-chip microcomputer testing device.
この検査システムは、被検査装置であるワンチップマイ
クロコンピュータ10、及び検査装置20で構成されて
いる。This inspection system includes a one-chip microcomputer 10, which is a device to be inspected, and an inspection device 20.
ワンチップマイクロコンピュータ10は、中央処理装置
(以下、CPUという)11、内蔵プログラムメモリ1
2、データメモリ13、入出力回路14、及びそれらを
相互に接続するバス15を有している。CPtJllは
、制御プログラムの命令の解読及び各部との信号の授受
などワンチップマイクロコンピュータ全体の制御を行う
制御部11a、算術演算や論理演算を行う演算部11b
、及びデータの一時的保持等を行うレジスタ部11Cで
構成されている。内蔵プログラムメモリ12は、ワンチ
ップマイクロコンピュータ全体の制御を行うための制御
プログラムを格納しておく機能を有し、例えばROM等
で構成されている。データメモリ13は、各種データを
記憶する機能を有し、例えばRAM等で構成されている
。The one-chip microcomputer 10 includes a central processing unit (hereinafter referred to as CPU) 11 and a built-in program memory 1.
2, a data memory 13, an input/output circuit 14, and a bus 15 interconnecting them. CPtJll includes a control unit 11a that controls the entire one-chip microcomputer, such as decoding commands of a control program and exchanging signals with each unit, and an arithmetic unit 11b that performs arithmetic operations and logical operations.
, and a register section 11C that temporarily holds data. The built-in program memory 12 has a function of storing a control program for controlling the entire one-chip microcomputer, and is composed of, for example, a ROM. The data memory 13 has a function of storing various data, and is composed of, for example, a RAM.
検査装置20は、例えば入力テストパターン及び期待値
出カバターン等を発生するテストパターン発生器21、
入力テストパターンに応じてワンチップマイクロコンピ
ュータ10から出力される出カバターンを期待値出カバ
ターンと比較する比較器22、及びそれらを制御する制
御部R23等で構成されている。The inspection device 20 includes, for example, a test pattern generator 21 that generates an input test pattern and an expected value output pattern;
It is comprised of a comparator 22 that compares the output pattern output from the one-chip microcomputer 10 with an expected value output pattern according to an input test pattern, a control section R23 that controls them, and the like.
次に、従来の検査システムで検査を行う場合について説
明する。Next, a case where an inspection is performed using a conventional inspection system will be described.
以上のような検査システムによるワンチップマイクロコ
ンピュータ10の検査は、例えば制御プログラムとは異
なる検査プログラムを用いて行われるが、その手段とし
ては大別すると以下の2種類がある。The inspection of the one-chip microcomputer 10 by the inspection system as described above is carried out using, for example, an inspection program different from the control program, and there are two types of means for doing so, roughly classified as follows.
■ 一つは、ワンチップマイクロコンピュータ10に予
め設けたメモリエリアに検査プログラムを内蔵させてお
き、検査装置120の制御部n23からワンチップマイ
クロコンピュータ10内の所定の信号線を介して与える
検査実行命令を示す信号により、制御部11aがその検
査プログラムの命令を実行するようにさせて検査を行う
ものである。■ One is to store an inspection program in a memory area provided in advance in the one-chip microcomputer 10, and execute the inspection by giving it from the control unit n23 of the inspection device 120 via a predetermined signal line within the one-chip microcomputer 10. A signal indicating a command causes the control unit 11a to execute the command of the test program to perform the test.
■ これに対し、もう一方は、検査装置20側に検査プ
ログラムを用意し、バス15を強制的に変化させ、制御
部11aが検査装置20側の検査プログムの命令を実行
するようにして検査を行うものである。■ On the other hand, in the other case, an inspection program is prepared on the inspection device 20 side, the bus 15 is forcibly changed, and the control section 11a executes the instructions of the inspection program on the inspection device 20 side to perform the inspection. It is something to do.
(発明が解決しようとする課題)
しかしながら、上記構成のワンチップマイクロコンピュ
ータの検査装置では、次のような課題があった。(Problems to be Solved by the Invention) However, the one-chip microcomputer inspection device having the above configuration has the following problems.
(a)前記■の手段の場合では、ワンチップマイクロコ
ンピュータ10の中に検査プログラムのメモリエリアが
必要であるため、回路素子数及びチップ面積などが増加
してしまう。また、この場合、ワンチップマイクロコン
ピュータ10を製品として出荷した際に、そのメモリエ
リアに検査プログラムが格納されたままであるため、ワ
ンチップマイクロコンピュータ10の使用時における制
御中に、ワンチップマイクロコンピュータ10内の検査
実行命令の信号を与えるために設けた信号線に、例えば
ノイズがのったりすることにより、制御部11aが検査
プログラムを実行してしまうおそれがある。(a) In the case of the method (2) above, a memory area for the test program is required in the one-chip microcomputer 10, so the number of circuit elements and the chip area increase. Furthermore, in this case, when the one-chip microcomputer 10 is shipped as a product, the inspection program remains stored in its memory area. There is a risk that the control unit 11a may end up executing the inspection program due to, for example, noise being placed on the signal line provided for supplying the inspection execution command signal.
(b)前記■、■の手段では、ワンチップマイクロコン
ピュータ10の検査を行う際に検査プログラムを用いて
行っているなめ、検査プログラムを適宜作成することに
より不良内容の解析等を行うことができる。ところが、
制御部11aは、検査の際には検査プログラムの命令に
基づいて制御を実行し、製品としての使用時には内蔵プ
ログラムメモリ12内の制御プログラムに基づいて制御
を行うが、その双方の場合を比較すると、制御部11a
が検査プログラムを読み取るための経路と制御プログラ
ムを読み取るための経路が異なっている。このため、内
蔵プログラムメモリ12の制御プログラムでワンチップ
マイクロコンピュータ10を動作させた場合に、例えば
正常な出カバターンが得られないなどの不具合が発生す
るものでも、外部の検査プログラムではその不具合を検
出できないというケースが生じてしまう。(b) In the methods of (1) and (2) above, an inspection program is used when inspecting the one-chip microcomputer 10, so it is possible to analyze the details of the defect by appropriately creating an inspection program. . However,
The control unit 11a performs control based on the instructions of the test program during inspection, and performs control based on the control program in the built-in program memory 12 when used as a product. Comparing the two cases, , control unit 11a
The path for reading the inspection program and the path for reading the control program are different. Therefore, even if a malfunction occurs, such as not being able to obtain a normal output turn, when the one-chip microcomputer 10 is operated using the control program in the built-in program memory 12, the external inspection program will detect the malfunction. There will be cases where this is not possible.
以上のような問題を解決するために本願出願人は、先に
特開昭61−221837号公報に記載される技術を提
案した。In order to solve the above problems, the applicant of the present application previously proposed a technique described in Japanese Patent Application Laid-Open No. 61-221837.
この文献に記載された技術の要旨は、次のようなもので
ある。即ち、検査装置20側に予め用意した検査プログ
ラムを検査時にワンチップマイクロコンピュータ10側
のデータメモリ12に転送し、データメモリ12に転送
された検査プログラムにより制御部11aを動作させて
検査を行い、例えば検査終了後にデータメモリ12内の
検査プログラムを消去するものである。The gist of the technology described in this document is as follows. That is, an inspection program prepared in advance on the inspection device 20 side is transferred to the data memory 12 on the one-chip microcomputer 10 side at the time of inspection, and the inspection is performed by operating the control unit 11a according to the inspection program transferred to the data memory 12. For example, the inspection program in the data memory 12 is erased after the inspection is completed.
ところが、この提案の技術では、前記(a)の問題は解
決されるが、前記(b)の問題は依然解決されないまま
であり、さらに次のような問題が生じてしまう。この提
案の技術では、プログラム空間とデータ空間が同一の領
域にある場合、即ち制御部11aが同一の信号線を介し
てプログラム空間及びデータ空間にアクセスできるよう
な場合には検査の実施が可能であるが、プログラム空間
とデータ空間が独立しているものであると対応ができな
い。これは、プログラム空間とデータ空間が独立である
と、例え検査時に検査プログラムをデータ空間に転送し
たところで、制御部11aはデータ空間内の検査プログ
ラムを実行しないためである。However, although the proposed technique solves the problem (a), the problem (b) still remains unsolved, and the following problems occur. With this proposed technology, inspection can be performed when the program space and data space are in the same area, that is, when the control unit 11a can access the program space and data space via the same signal line. However, this cannot be done if the program space and data space are independent. This is because if the program space and data space are independent, the control unit 11a will not execute the test program in the data space even if the test program is transferred to the data space during testing.
このように上記提案によっても前記従来技術の持つ課題
を十分に解決することができなかった。As described above, even with the above proposal, the problems of the prior art described above could not be sufficiently solved.
本発明は、前記従来技術が持っていた課題として、検査
に起因する製品としてのワンチップマイクロコンピュー
タの使用時の誤動作を除去しつつ、プログラム空間とデ
ータ空間が独立した場合に検査ができない点、不良内容
の検出もれが生じる点について解決したワンチップマイ
クロコンピュータの検査装置を提供するものである。The present invention solves the problems that the prior art had, while eliminating malfunctions caused by testing when using a one-chip microcomputer as a product, while also solving the problem of not being able to test when the program space and data space are independent. The present invention provides an inspection device for a one-chip microcomputer that solves the problem of failure to detect defects.
(課題を解決するための手段)
本発明は、前記課題を解決するために、制御プログラム
を格納した内蔵プログラムメモリと、クロック信号を発
生するクロック発生手段と、前記クロック信号に同期し
て前記制御プログラムを実行する制御部と、前記内蔵プ
ログラムメモリまたは外部のメモリを切替えて前記制御
部に接続するメモリ切替手段とを、備えたワンチップマ
イクロコンピュータに対し、テストパターンを入力して
前記制御プログラムに対応した所定のプログラムを実行
させ、その実行結果に基づき前記ワンチップマイクロコ
ンピュータの検査を行うワンチップマイクロコンピュー
タの検査装置を、以下のような手段を用いて構成したも
のである。(Means for Solving the Problems) In order to solve the problems described above, the present invention provides a built-in program memory storing a control program, a clock generation means for generating a clock signal, and a clock generation means for generating the control program in synchronization with the clock signal. A test pattern is input to a one-chip microcomputer equipped with a control section for executing a program, and memory switching means for switching between the built-in program memory or an external memory and connecting it to the control section. A one-chip microcomputer testing apparatus for executing a corresponding predetermined program and testing the one-chip microcomputer based on the execution result is constructed using the following means.
即ち、検査装置は、少なくとも前記制御プログラム中の
所定部分のプログラムを格納した外部プログラムメモリ
と、検査内容に応じた所定アドレスを設定するためのア
ドレス設定手段と、前記制御部による前記外部プログラ
ムメモリのプログラム実行中のアドレスと前記所定アド
レスとを比較して両者の一致/不一致を検出する比較手
段と、前記比較手段の検出結果が一致の時には、検査内
容に応じて予め設定された所定カウント数を示すカウン
ト設定信号を出力するカウント設定手段と、前記カウン
ト設定信号に基づき前記所定カウント数分前記クロック
信号の計数動作を行うカウンタと、前記比較手段及びカ
ウンタの出力に基づき前記メモリ切替手段に対する切替
信号を出力する切替信号出力手段とを備えたものである
。That is, the inspection apparatus includes at least an external program memory storing a predetermined part of the control program, an address setting means for setting a predetermined address according to the inspection content, and a control section for controlling the external program memory by the control section. a comparison means for comparing an address during program execution with the predetermined address to detect whether they match/mismatch; and when the detection result of the comparison means is a match, a predetermined count number preset according to the inspection content is provided; a counter that performs a counting operation of the clock signal by the predetermined number of counts based on the count setting signal; and a switching signal for the memory switching means based on the outputs of the comparing means and the counter. and a switching signal output means for outputting.
(作用)
本発明によれば、以上のようにワンチップマイクロコン
ピュータの検査装置を構成しなので、前記比較手段でア
ドレスの一致を検出すると、その比較手段の出力により
、前記カウント設定手段が前記カウント設定信号を前記
カウンタへ出力して前記所定カウント数が前記カウンタ
ヘロードされ前記カウンタが前記クロック信号に基づき
前記所定カウント数分のカウント動作を開始すると共に
、前記切替信号出力手段から前記メモリ切替手段へ前記
内蔵プログラムメモリを前記制御部にプログラムメモリ
として使用させる切替信号が出力される。これにより、
前記制御部は、内蔵プログラムメモリの制御プログラム
に基づき制御を実行する。(Function) According to the present invention, the inspection device for a one-chip microcomputer is configured as described above, so that when the comparison means detects address matching, the output of the comparison means causes the count setting means to count the number of addresses. A setting signal is output to the counter, the predetermined count number is loaded to the counter, the counter starts counting the predetermined count number based on the clock signal, and the switching signal output means outputs the predetermined count number to the counter, and the switching signal output means outputs the predetermined count number to the counter, and the counter starts counting the predetermined count number based on the clock signal. A switching signal is output to cause the control section to use the built-in program memory as a program memory. This results in
The control unit executes control based on a control program stored in a built-in program memory.
前記カウンタが前記所定カウント数のカウントを終了す
ると、該カウンタの出力に基づき前記切替信号出力手段
から前記メモリ切替手段へ前記外部プログラムメモリを
前記制御部にプログラムメモリとして使用させる切替信
号が出力される。これにより、前記制御部は、前記外部
プログラムメモリのプログラムにより制御を実行する。When the counter finishes counting the predetermined number of counts, a switching signal is output from the switching signal output means to the memory switching means to cause the control unit to use the external program memory as a program memory based on the output of the counter. . Thereby, the control unit executes control based on the program in the external program memory.
従って、前記課題を解決できるのである。Therefore, the above problem can be solved.
(実施例)
第1図は、本発明の実施例を示すワンチップマイクロコ
ンピュータの検査装置を含む検査システムの概略構成図
である。図中、第2図と共通の要素には、共通の符号が
付されている。(Embodiment) FIG. 1 is a schematic configuration diagram of an inspection system including a one-chip microcomputer inspection device showing an embodiment of the present invention. In the figure, common elements with those in FIG. 2 are given the same reference numerals.
この検査システムは、検査対象であるワンチップマイク
ロコンピュータ30、及び検査装置40で構成されてい
る。This inspection system includes a one-chip microcomputer 30 to be inspected, and an inspection device 40.
ワンチップマイクロコンピュータ30は、ワンチップマ
イクロコンピュータ10と同様に構成されるCPU11
、内蔵プログラムメモリ12、データメモリ13、及び
バス15を有すると共に、クロック発生手段であるクロ
ック発生回路31と、メモリ切替手段であるメモリ切替
部32aを有する入出力回路32とを備えている。クロ
ック発生回路31は、クロック信号CLKを発生する回
路であり、その出力がCPUIIに接続されると共に、
バス15を介して検査装置40側に接続されている。メ
モリ切替部32aは、例えば外部からの切替信号S1に
基づき制御部11aが実際に制御を実行するプログラム
を格納したプログラムメモリとして、内蔵プログラムメ
モリ12を使用するか、外部の他のメモリを使用するか
を切替える機能を有している。The one-chip microcomputer 30 has a CPU 11 configured similarly to the one-chip microcomputer 10.
, a built-in program memory 12, a data memory 13, and a bus 15, and also includes a clock generation circuit 31, which is a clock generation means, and an input/output circuit 32, which has a memory switching section 32a, which is a memory switching means. The clock generation circuit 31 is a circuit that generates a clock signal CLK, and its output is connected to the CPU II.
It is connected to the inspection device 40 side via the bus 15. The memory switching unit 32a uses the built-in program memory 12 or another external memory as a program memory that stores a program that is actually controlled by the control unit 11a based on an external switching signal S1, for example. It has a function to switch between
検査装置40は、検査装置20と同様に構成されるテス
トパターン発生器21.比較器22、及び制御回路23
を有すると共に、外部プログラムメモリ41を有してい
る。外部プログラメモリ41は、例えば内蔵プログラム
メモリ12と同一の制御プログラムを含むプログラムを
格納しており、RAMやROM等により構成されている
。The inspection device 40 includes a test pattern generator 21 . Comparator 22 and control circuit 23
It also has an external program memory 41. The external program memory 41 stores programs including, for example, the same control program as the built-in program memory 12, and is composed of a RAM, a ROM, or the like.
外部プログラムメモリ41線、バス42を介して入出力
回路30に接続されると共に、比較手段である比較回路
43の入力側に接続され、さらにその比較回路43の入
力側には所定アドレスを設定するためのアドレス設定手
段であるアドレス設定器44が接続されている。The external program memory 41 is connected to the input/output circuit 30 via a line and a bus 42, and is also connected to the input side of a comparison circuit 43 serving as comparison means, and a predetermined address is set on the input side of the comparison circuit 43. An address setting device 44 is connected thereto.
比較回路43は、バス42に現れたアドレスと、アドレ
ス設定器44の所定アドレスとを比較し、その比較結果
に基づき両者の一致/不一致を検出してその検出結果に
応じた出力信号S2を出力する回路であり、論理ゲート
等で構成されている。The comparison circuit 43 compares the address appearing on the bus 42 with a predetermined address of the address setter 44, detects coincidence/mismatch between the two based on the comparison result, and outputs an output signal S2 according to the detection result. This circuit is composed of logic gates, etc.
アドレス設定器44は、検査内容に応じて所定アドレス
を設定するための機能を有し、例えばDIPスイッチ等
により構成されている。比較回路43の出力側には、カ
ウント設定手段45及びカウンタ46が接続されると共
に、切替信号出力手段であるフリップフロップ47が接
続されている。The address setting device 44 has a function of setting a predetermined address according to the content of the test, and is composed of, for example, a DIP switch. A count setting means 45 and a counter 46 are connected to the output side of the comparison circuit 43, as well as a flip-flop 47 serving as a switching signal output means.
カウント設定手段45は、所定カウント数を示すカウン
ト設定信号S3を出力してカウンタ46のカウント数設
定及びカウント始動を行う機能を有し、カウント設定器
45a及びロード回路45bで構成されている。カウン
ト設定器45aは、例えばDIRスイッチ等により構成
され、検査内容に応じた所定カウント数を設定するため
のものであり、ロード回路45bは、比較回路43の出
力に基づきカウント設定器45aに設定された所定カウ
ント数をカウンタ46ヘロードするための回路である。The count setting means 45 has a function of outputting a count setting signal S3 indicating a predetermined count number to set the count number of the counter 46 and start counting, and is composed of a count setter 45a and a load circuit 45b. The count setter 45a is configured, for example, by a DIR switch, etc., and is for setting a predetermined count number according to the content of the inspection. This is a circuit for loading a predetermined count number into the counter 46.
カウンタ46は、カウント設定信号S3に基づきクロッ
ク発生回路31からのクロック信号CLKのカウントを
行い、カウント設定信号S3に応じた所定カウント数で
オーバーフローする構成を有している。The counter 46 is configured to count the clock signal CLK from the clock generation circuit 31 based on the count setting signal S3, and overflow at a predetermined count according to the count setting signal S3.
フリップフロップ47は、比較回路43の出力とカウン
タ46の出力に基づき所定の切替信号S1をメモリ切替
部32aへ出力する機能を有し、比較回路43からの出
力信号S2を入力してセットされるセット端子Sと、カ
ウンタ46の出力によりリセットされるリセット端子R
と、セット/リセットに応じて所定の切替信号S1を出
力する出力端子Qを備えている。The flip-flop 47 has a function of outputting a predetermined switching signal S1 to the memory switching unit 32a based on the output of the comparison circuit 43 and the output of the counter 46, and is set by inputting the output signal S2 from the comparison circuit 43. A set terminal S and a reset terminal R that is reset by the output of the counter 46.
and an output terminal Q that outputs a predetermined switching signal S1 in response to set/reset.
次に、検査装置40によりワンチップマイクロコンピュ
ータ30の検査を行う場合の動作について説明する。Next, the operation when the one-chip microcomputer 30 is tested by the testing device 40 will be described.
内蔵プログラムメモリ12に格納された制御プログラム
のうち、例えばアドレス1001番地から2000番地
を実行させた際にワンチップマイクロコンピュータ30
が正常に動作するか否かを調べる場合、アドレス設定器
44に所定アドレスとして1001番地を設定し、カウ
ント設定器45aに所定カウント数として1000を設
定する。Among the control programs stored in the built-in program memory 12, for example, when executing the control program from addresses 1001 to 2000, the one-chip microcomputer 30
When checking whether or not it operates normally, the address setter 44 is set to address 1001 as a predetermined address, and the count setter 45a is set to 1000 as a predetermined count number.
さらに、カウンタ46がカウント動作中でない時、即ち
比較回路43の比較結果が不一致を示す出力信号S2が
出力されている時に、フリップフロップ47からは、制
御部11aが外部プログラムメモリ41に基づいて制御
を実行するような切替信号S1をメモリ切替部32aへ
出力するように設定しておく。Further, when the counter 46 is not in counting operation, that is, when the comparison result of the comparator circuit 43 is outputting the output signal S2 indicating that the comparison result does not match, the flip-flop 47 outputs the control unit 11a that is controlled based on the external program memory 41. A switching signal S1 for executing the above is set to be output to the memory switching unit 32a.
切替信号S1に基づくメモリ切替部32aの切替により
制御部11aが外部プログラムメモリ41の制御プログ
ラムに基づいて制御を開始する。The control section 11a starts control based on the control program of the external program memory 41 by switching the memory switching section 32a based on the switching signal S1.
この際、テストパターン発生器21によって予め設定さ
れた所定の入力テストパターンが発生され、その入力テ
ストパターンがワンチップマイクロコンピュータ30に
入力されると、ワンチップマイクロコンピュータ30は
、その入力テストパターンに応じた種々の動作を行い、
その動作結果として、所定のタイミングでワンチップマ
イクロコンピュータ30から出カバターンを出力する。At this time, when a predetermined input test pattern set in advance is generated by the test pattern generator 21 and the input test pattern is input to the one-chip microcomputer 30, the one-chip microcomputer 30 perform various actions according to the
As a result of this operation, an output pattern is output from the one-chip microcomputer 30 at a predetermined timing.
このようにして、切替信号S1に基づくメモリ切替部3
2aの切替えにより制御部11aが外部プログラムメモ
リ41の制御プログラムに基づいて制御を実行すると、
バス42には制御部11aによるプログラム実行中のア
ドレスが現れる。このアドレスは、プログラム進行に伴
って変化し、比較回路43に入力される。In this way, the memory switching unit 3 based on the switching signal S1
When the control unit 11a executes control based on the control program in the external program memory 41 by switching 2a,
On the bus 42, an address appears during program execution by the control unit 11a. This address changes as the program progresses and is input to the comparison circuit 43.
バス42に現れるアドレスが、例えば順に変化して10
01番地になり、そのバス42に現れたアドレス、即ち
制御部11aが読みにきた制御プログラムのアドレスと
、アドレス設定器44に予め設定しておいたアドレスと
が一致し、比較回路43が双方のアドレスの一致を検出
すると、比較回路43は比較結果が一致であることを示
す出力信号S2を出力する。For example, the addresses appearing on the bus 42 change sequentially to 10
01 address, and the address that appears on the bus 42, that is, the address of the control program that the control unit 11a has come to read, matches the address preset in the address setter 44, and the comparison circuit 43 detects both addresses. When a match of the addresses is detected, the comparison circuit 43 outputs an output signal S2 indicating that the comparison result is a match.
この出力信号S2により、フリップフロップ47からメ
モリ切替部32aに切替えを行わせる切替信号S1が出
力されると共に、ロード回路45bは、カウント設定器
45の所定カウント数1000をカウンタ46ヘロード
するために、所定カウント数1000を示すカウント設
定信号S3をカウンタ46へ出力する。これにより、カ
ウンタ46は、カウント設定器45aからロードされた
所定カウント数1000分だけ、クロック信号CLKの
カウント動作を実行し始めると共に、メモリ切替部32
aは制御部11aが内蔵プログラムメモリ12をプログ
ラムメモリとして使用するような切替えを行う。従って
、制御部11aは、内蔵プログラムメモリ12の制御プ
ログラムのアドレス1001番地のプログラムを読みに
いき、以下、内蔵プログラムメモリ12の制御プログラ
ムに基づきその100.1番地以降のプログラムを順に
実行していく。In response to this output signal S2, the flip-flop 47 outputs a switching signal S1 that causes the memory switching unit 32a to perform switching, and the load circuit 45b loads the predetermined count number 1000 of the count setter 45 to the counter 46. A count setting signal S3 indicating a predetermined count number of 1000 is output to the counter 46. As a result, the counter 46 starts counting the clock signal CLK by the predetermined count number 1000 loaded from the count setter 45a, and the memory switching unit 32
In step a, the control unit 11a performs switching so that the built-in program memory 12 is used as the program memory. Therefore, the control unit 11a reads the program at address 1001 of the control program in the built-in program memory 12, and thereafter sequentially executes the programs starting at address 100.1 based on the control program in the built-in program memory 12. .
カウンタ46がクロック信号CLKのカウントを行い、
設定された所定カウント数1000分のカウントを終了
する。この時、クロック信号CLKに同期して内蔵プロ
グラムメモリ12内の制御プログラムの命令を実行して
いる制御部11aは、その制御プログラムの2000番
地の読出し実行を終了する。カウンタ46は、所定カウ
ント数1000のカウントを終了すると、オーバーフロ
ーし、その出力によりフリップフロップ47がリセット
され、フリップフロップ47からメモリ切替部32aを
切替えさせるような切替信号S1が出力される。これに
より、メモリ切替部32aは、制御部11aが外部プロ
グラムメモリ41の制御プログラムに基づいて制御を実
行するように制御部11aと外部プログラムメモリ41
を接続するような切替を行う。従って、制御部11aは
、外部プログラムメモリ41の制御プログラムのアドレ
ス2001番地以降の命令を実行する。A counter 46 counts the clock signal CLK,
Counting for the set predetermined count number of 1000 minutes is completed. At this time, the control unit 11a, which is executing the commands of the control program in the built-in program memory 12 in synchronization with the clock signal CLK, finishes reading and executing the control program at address 2000. When the counter 46 finishes counting the predetermined number of 1000, it overflows, and its output resets the flip-flop 47, which outputs a switching signal S1 that switches the memory switching section 32a. Thereby, the memory switching section 32a switches the control section 11a and the external program memory 41 so that the control section 11a executes control based on the control program of the external program memory 41.
Perform a switch such as connecting. Therefore, the control unit 11a executes the instructions of the control program in the external program memory 41 starting from address 2001.
このようにして、ワンチップマイクロコンピュータ30
の制御部11aは、内蔵プログラムメモリ12の制御プ
ログラムのアドレスが1001番地から2000番地の
間の部分だけ内蔵プログラムメモリ12の内容によって
制御を行い、他の番地の部分に関しては、外部プログラ
ムメモリ41の内容によって制御を行う。従って、制御
部11aが内蔵プログラムメモリ12の制御プログラム
のアドレス1001番地から2000番地の命令に基づ
き動作している場合について、例えば比較器22により
、ワンチップマイクロコンピュータ30から出力される
出カバターンとテストパターン発生器21からの期待値
比カバターンとを比較すれば、不具合が生じるか否かを
調べることができる。In this way, the one-chip microcomputer 30
The control unit 11a controls only the portion of the control program in the built-in program memory 12 between addresses 1001 and 2000 based on the contents of the built-in program memory 12, and controls other addresses based on the contents of the external program memory 41. Control by content. Therefore, when the control unit 11a operates based on the instructions at addresses 1001 to 2000 of the control program in the built-in program memory 12, the output pattern output from the one-chip microcomputer 30 and the test result are determined by the comparator 22, for example. By comparing the expected value ratio cover turn from the pattern generator 21, it is possible to check whether or not a problem occurs.
もし制御部11aが、1001番地から2000番地を
内蔵プログラムメモリ12の制御プログラムに基づき制
御している時に、フンチップマイクロコンピュータ30
の不具合が検出されたならば、さらにその1001番地
から2000番地のうち、どこの部分の命令を実行する
時に不具合が発生しているかを特定するなめに、次にア
ドレス設定器43に所定アドレスとして1001番地を
設定し、カウント設定器45aに所定カウント数500
を設定する。これにより、1001番地から2000番
地の場合と同様にして、1001番地から1500番地
までについて制御部11aを内蔵プログラムメモリ12
の制御プログラムに基づいて動作させることができる。If the control unit 11a is controlling addresses 1001 to 2000 based on the control program in the built-in program memory 12,
If a problem is detected, in order to specify which part of the instruction from address 1001 to address 2000 is causing the problem to be executed, next, input the address to address setter 43 as a predetermined address. Set the address 1001 and set the predetermined count number 500 to the count setting device 45a.
Set. As a result, in the same manner as in the case of addresses 1001 to 2000, the control unit 11a for addresses 1001 to 1500 is transferred to the built-in program memory 12.
It can be operated based on the control program.
この場合に、例えば不具合が検出できなかったならば、
さらに、アドレス設定器43に所定アドレスとして15
01番地を設定し、カウント設定器45aに所定カウン
ト数500を設定する。これにより、制御部11aは、
1501番地から2000番地までだけ内蔵プログラム
メモリ12の制御プログラムに基づいて制御を行う。こ
の時、不具合が検出されたならば、制御部11aが内蔵
プログラムメモリ12の制御プログラムの1501番地
から2000番地の間の命令を実行する際に不具合が生
じることを確認できる。In this case, for example, if the defect cannot be detected,
Furthermore, 15
01 address and a predetermined count number 500 in the count setter 45a. As a result, the control unit 11a
Control is performed based on the control program in the built-in program memory 12 only from addresses 1501 to 2000. If a malfunction is detected at this time, it can be confirmed that the malfunction occurs when the control unit 11a executes the instructions between addresses 1501 and 2000 of the control program in the built-in program memory 12.
以下、同様の作業を繰り返すことにより、ワンチップマ
イクロコンピュータ30が不具合を発生するアドレスの
特定が行われる。従って、その検査結果に基づいて故障
内容の解析等を行うことにより、例えばハード構成の欠
陥等を調べることができる。Thereafter, by repeating the same operations, the address where the one-chip microcomputer 30 has a problem is identified. Therefore, by analyzing the details of the failure based on the inspection results, it is possible to investigate, for example, defects in the hardware configuration.
本実施例では、次のような利点を有している。This embodiment has the following advantages.
(A)本実施例では、制御部11aが、内蔵プログラム
メモリ12の制御プログラムの任意のアドレスから任意
のステップだけ、内蔵プログラムメモリ12の内容に基
づいて制御を実行するようにできる。このため、不具合
の原因を制御プログラムのアドレスに応じて解析するこ
とが可能となり、不良内容の解析等の検査において高い
効果が期待できる。(A) In the present embodiment, the control unit 11a can execute control based on the contents of the built-in program memory 12 by an arbitrary step from an arbitrary address of the control program in the built-in program memory 12. Therefore, it becomes possible to analyze the cause of a defect according to the address of the control program, and a high effect can be expected in inspections such as analysis of defect contents.
(B)検査装置40では、切替信号S1により制御部1
1aが内蔵プログラムメモリ12または外部プログラム
メモリ41のいずれかをプログラムメモリとして使用す
るようにしているので、外部プログラムメモリ41に制
御10グラムに加えて検査プログラムを格納しておくこ
とができ、検査機能の向上が図れる。(B) In the inspection device 40, the control unit 1
1a uses either the built-in program memory 12 or the external program memory 41 as the program memory, so the external program memory 41 can store the inspection program in addition to the control 10 grams, and the inspection function can be improved.
(C)本実施例では、ワンチップマイクロコンピュータ
30の既存のデータメモリ13等に検査プログラムを格
納したすせずに検査を実施できるため、プログラム空間
及びデータ空間が独立しているような場合で6何等問題
なく検査を行える。(C) In this embodiment, since the inspection can be performed without storing the inspection program in the existing data memory 13 of the one-chip microcomputer 30, it is possible to carry out inspection even when the program space and data space are independent. 6. I can perform the inspection without any problems.
(D>本実施例では、制御部11aを部分的に内蔵プロ
グラムメモリ12の内容に基づいて動作させ、その動作
中の不具合を調べることにより検査を行うため、従来の
ように検査プログラムで検査を行うために発生する経路
の違いによる不良内容の検出もれなどは生じない。(D> In this embodiment, the control section 11a is operated partially based on the contents of the built-in program memory 12, and the inspection is performed by checking for defects during the operation. Therefore, the inspection is performed using an inspection program as in the conventional method. Failure to detect defects due to differences in routes will not occur.
(E)検査装置40によれば、ワンチップマイクロコン
ピュータ30を製品として使用した場合にも同等検査に
起因する支障を来すことはない。(E) According to the inspection device 40, even when the one-chip microcomputer 30 is used as a product, there will be no problems caused by equivalent inspection.
なお、本発明は、上記実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。Note that the present invention is not limited to the above embodiments, and various modifications are possible. Examples of such modifications include the following.
(I>上記実施例の検査装置40及び検査対象であるワ
ンチップマイクロコンピータ30の構成は、種々の変形
が可能である。(I> The configurations of the inspection device 40 and the one-chip microcomputer 30 to be inspected in the above embodiment can be modified in various ways.
■ 例えば、アドレス設定器44及びカウント設定器4
5aは、キーボード等を有するパソコン等により所定ア
ドレス及び所定カウント数を設定するような構成にして
もよい。また、フリ、ンプフロップ47の構成等は一例
を挙げたものであり、図示の例に何等限定されるもので
はない。例えば切替信号発生手段としてフリップフロッ
プ以外のものを用いてもよい。さらに、テストパターン
発生器21、比較器22、及び制御回路23は、従来−
殻内に検査システムを構成する際に用いられるものとし
て例示したが、それらの構成及び設置等については検査
の内容及び検査条件等によって適宜変更が可能である。■ For example, address setter 44 and count setter 4
5a may be configured such that a predetermined address and a predetermined count number are set using a personal computer or the like having a keyboard or the like. Furthermore, the configuration of the flip-flop 47 is merely an example, and is not limited to the illustrated example. For example, something other than a flip-flop may be used as the switching signal generating means. Furthermore, the test pattern generator 21, the comparator 22, and the control circuit 23 are different from conventional ones.
Although the examples are shown as those used when configuring an inspection system inside the shell, the configuration and installation thereof can be changed as appropriate depending on the content of inspection and inspection conditions.
■ ワンチップマイクロコンピュータ30は、例えばメ
モリ切替部32aを備えているものを用いるものとして
が、例えば上記実施例を適用するために予めワンチップ
マイクロコンピュータ30に設けるようにしてもよい。(2) The one-chip microcomputer 30 may be equipped with a memory switching section 32a, for example, but it may be provided in advance in the one-chip microcomputer 30 in order to apply the above embodiment, for example.
さらに、第1図に図示したフンチップマイクロコンピュ
ータ30の構成は一例を図示したものであり、上記実施
例の適用は、図示の例に何等限定されるものではない。Further, the configuration of the chip microcomputer 30 shown in FIG. 1 is merely an example, and the application of the above embodiment is not limited to the example shown.
(II)検査装置40を用いたワンチップマイクロコン
ピュータ30等に対する検査の検査手順は、上記実施例
のものに限定されるものではない。例えば、上記実施例
以外に設定される一次検査等により予め不良内容の概略
が分かるような場合には、その不良内容の概略に基づき
外部プログラムメモリ41に格納する制御プログラムを
内蔵プログラムメモリ12の制御プログラムの所定部分
のプログラムとしてもよい。(II) The testing procedure for testing the one-chip microcomputer 30 and the like using the testing device 40 is not limited to that of the above embodiment. For example, if the outline of the defect is known in advance through a primary inspection or the like set in a manner other than the above embodiments, a control program to be stored in the external program memory 41 may be used to control the built-in program memory 12 based on the outline of the defect. The program may be a predetermined part of the program.
(発明の効果)
以上詳細に説明したように、本発明によれば、前記外部
プログラムメモリ、アドレス設定手段、比較手段、カウ
ント設定手段、カウンタ、及び切替信号出力手段を設け
てワンチップマイクロコンピュータの検査装置を構成し
たので、前記ワンチップマイクロコンピュータの内蔵プ
ログラムメモリの任意のアドレスから任意のステップだ
けを実行させることができ、その実行結果により不良内
容の解析等の種々の検査が可能となる。また、前記外部
プログラムメモリに検査プログラムを追加することが可
能であり、それにより検査機能の向上を図れる。(Effects of the Invention) As described above in detail, according to the present invention, the external program memory, address setting means, comparison means, count setting means, counter, and switching signal output means are provided to realize a one-chip microcomputer. Since the inspection device is constructed, it is possible to execute only an arbitrary step from an arbitrary address in the built-in program memory of the one-chip microcomputer, and the execution results enable various inspections such as analysis of defect contents. Further, it is possible to add an inspection program to the external program memory, thereby improving the inspection function.
従って、プログラム空間及びデータ空間などの構成に限
定されずに種々のワンチップマイクロコンピュータの検
査が可能であると共に、不良内容の検出もれなどを除去
でき、かつワンチップマイクロコンピュータの使用時に
検査に起因する誤動作を発生させることのないワンチッ
プマイクロコンピュータの検査装置を実現できる。Therefore, it is possible to test various one-chip microcomputers without being limited to the configuration of the program space and data space, and it is also possible to eliminate failures such as failure to detect defects, and it is possible to test various one-chip microcomputers when using the one-chip microcomputer. Therefore, it is possible to realize a one-chip microcomputer testing device that does not cause malfunctions due to this.
第1図は、本発明の実施例を示すワンチップマイクロコ
ンピュータの検査装置の概略構成図、第2図は、従来の
ワンチップマイクロコンピュータの検査装置を含む検査
システムの概略構成図である。
11・・・CPU、lla・・・制御部、12・・・内
蔵プログラムメモリ、30・・・ワンチップマイクロコ
ンピュータ、32a・・・メモリ切替部、40・・・検
査装置、41・・・外部プログラムメモリ、42・・・
バス、43・・・比較回路、44・・・アドレス設定器
、45・・・カウント設定手段、45a・・・カウント
設定器、45b・・・ロード回路、46・・・カウンタ
、47・・・フリップフロッグ、Sl・・・切替信号、
S3・・・カウント設定信号、CLK・・・クロック信
号。FIG. 1 is a schematic block diagram of a one-chip microcomputer testing device showing an embodiment of the present invention, and FIG. 2 is a schematic diagram of a testing system including a conventional one-chip microcomputer testing device. DESCRIPTION OF SYMBOLS 11... CPU, lla... Control unit, 12... Built-in program memory, 30... One-chip microcomputer, 32a... Memory switching unit, 40... Inspection device, 41... External Program memory, 42...
Bus, 43... Comparison circuit, 44... Address setter, 45... Count setting means, 45a... Count setting device, 45b... Load circuit, 46... Counter, 47... Flip frog, Sl... switching signal,
S3...Count setting signal, CLK...Clock signal.
Claims (1)
クロック信号を発生するクロック発生手段と、前記クロ
ック信号に同期して前記制御プログラムを実行する制御
部と、前記内蔵プログラムメモリまたは外部のメモリを
切替えて前記制御部に接続するメモリ切替手段とを、備
えたワンチップマイクロコンピュータに対し、テストパ
ターンを入力して前記制御プログラムに対応した所定の
プログラムを実行させ、その実行結果に基づき前記ワン
チップマイクロコンピュータの検査を行うワンチップマ
イクロコンピュータの検査装置において、 少なくとも前記制御プログラム中の所定部分のプログラ
ムを格納した外部プログラムメモリと、検査内容に応じ
た所定アドレスを設定するためのアドレス設定手段と、 前記制御部による前記外部プログラムメモリのプログラ
ム実行中のアドレスと前記所定アドレスとを比較して両
者の一致/不一致を検出する比較手段と、 前記比較手段の検出結果が一致の時には、検査内容に応
じて予め設定された所定カウント数を示すカウント設定
信号を出力するカウント設定手段と、 前記カウント設定信号に基づき前記所定カウント数分前
記クロック信号の計数動作を行うカウンタと、 前記比較手段及びカウンタの出力に基づき前記メモリ切
替手段に対する切替信号を出力する切替信号出力手段と
を、 備えたことを特徴とするワンチップマイクロコンピュー
タの検査装置。[Claims] A built-in program memory storing a control program;
A clock generating means for generating a clock signal, a control section for executing the control program in synchronization with the clock signal, and a memory switching means for switching between the built-in program memory or an external memory and connecting it to the control section, In a one-chip microcomputer testing device, the one-chip microcomputer is tested by inputting a test pattern to the one-chip microcomputer to execute a predetermined program corresponding to the control program, and testing the one-chip microcomputer based on the execution result. , an external program memory storing at least a predetermined part of the control program; an address setting means for setting a predetermined address according to the inspection content; and an address during program execution of the external program memory by the control unit. and said predetermined address, and when the detection result of said comparison means is a match, a count setting signal indicating a predetermined count number preset according to the inspection content is sent. a counter that performs a counting operation of the clock signal by the predetermined number of counts based on the count setting signal; and a switching signal that outputs a switching signal to the memory switching unit based on the outputs of the comparison unit and the counter. An inspection device for a one-chip microcomputer, comprising: an output means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166019A JPH0454645A (en) | 1990-06-25 | 1990-06-25 | Inspecting device for one-chip microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166019A JPH0454645A (en) | 1990-06-25 | 1990-06-25 | Inspecting device for one-chip microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0454645A true JPH0454645A (en) | 1992-02-21 |
Family
ID=15823413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166019A Pending JPH0454645A (en) | 1990-06-25 | 1990-06-25 | Inspecting device for one-chip microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454645A (en) |
-
1990
- 1990-06-25 JP JP2166019A patent/JPH0454645A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122762A (en) | Memory interface device and method for supporting debugging | |
| US4493078A (en) | Method and apparatus for testing a digital computer | |
| KR20010072036A (en) | Integrated circuit comprising a self-test device for executing a self-test of the integrated circuit | |
| KR950009692B1 (en) | Ease of Testing Circuit for Information Processing Equipment | |
| US7228262B2 (en) | Semiconductor integrated circuit verification system | |
| KR100348760B1 (en) | semiconductor memory test method and apparatus thereof | |
| KR101268611B1 (en) | Automatic fault-testing of logic blocks using internal at-speed logic bist | |
| JPH04178580A (en) | Self diagnostic device for semiconductor memory | |
| JPH10171677A (en) | Microprocessor and inspection method thereof | |
| JPH0454645A (en) | Inspecting device for one-chip microcomputer | |
| JP5157037B2 (en) | CPU built-in LSI mounted unit and CPU built-in LSI actual test method | |
| JP2967741B2 (en) | CPU compatibility test equipment | |
| JPH0238879A (en) | Logical circuit | |
| JPS6210833Y2 (en) | ||
| JPS62122000A (en) | Memory element | |
| JPS61221837A (en) | Computer checking method | |
| JP2000046918A (en) | Semiconductor test apparatus and semiconductor test method using the same | |
| JPH10283388A (en) | Logic verification device | |
| JPH01187475A (en) | Test device for semiconductor integrated circuit | |
| JPS6276756A (en) | Semiconductor device with self-inspecting circuit | |
| JPH06138180A (en) | Logic circuit unit testing machine | |
| JPH03191886A (en) | Logic package inspection system | |
| JP2000112781A (en) | Electronic circuit analysis device, electronic circuit analysis method, and storage medium | |
| JPS63298643A (en) | Microcomputer | |
| JPH0593764A (en) | Inspecting apparatus for logic circuit |