JPH0454645A - ワンチップマイクロコンピュータの検査装置 - Google Patents

ワンチップマイクロコンピュータの検査装置

Info

Publication number
JPH0454645A
JPH0454645A JP2166019A JP16601990A JPH0454645A JP H0454645 A JPH0454645 A JP H0454645A JP 2166019 A JP2166019 A JP 2166019A JP 16601990 A JP16601990 A JP 16601990A JP H0454645 A JPH0454645 A JP H0454645A
Authority
JP
Japan
Prior art keywords
program
chip microcomputer
memory
address
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2166019A
Other languages
English (en)
Inventor
Kikuo Tomosawa
友澤 菊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2166019A priority Critical patent/JPH0454645A/ja
Publication of JPH0454645A publication Critical patent/JPH0454645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ワンチップマイクロコンピュータに対する検
査を行うための検査装置の構造に関するものである。
(従来の技術〉 従来、マイクロコンピュータに対してその良否の判定や
不良内容の解析等を行うために種々の検査が行われる。
一般に、マイクロコンピュータに対する検査は、被検査
装置に一連の入力信号系列(テストパターン)を印加し
、その応答出力系列の正当性を何等かの形で調べて行う
が、そのための検査装置としては、被検査装置を検査装
置側にセットして検査を行うものや、被検査装置自身の
中に試験回路として組み込まれるものなど種々の検査方
法を実現するためのものが考えられ、実用化されている
。例えば、被検査装置を検査装置側にセットして検査を
行う場合の検査装置の一構成例を第2図に示す。
第2図は、従来のワンチップマイクロコンピュータの検
査装置を含む検査システムの概略構成図である。
この検査システムは、被検査装置であるワンチップマイ
クロコンピュータ10、及び検査装置20で構成されて
いる。
ワンチップマイクロコンピュータ10は、中央処理装置
(以下、CPUという)11、内蔵プログラムメモリ1
2、データメモリ13、入出力回路14、及びそれらを
相互に接続するバス15を有している。CPtJllは
、制御プログラムの命令の解読及び各部との信号の授受
などワンチップマイクロコンピュータ全体の制御を行う
制御部11a、算術演算や論理演算を行う演算部11b
、及びデータの一時的保持等を行うレジスタ部11Cで
構成されている。内蔵プログラムメモリ12は、ワンチ
ップマイクロコンピュータ全体の制御を行うための制御
プログラムを格納しておく機能を有し、例えばROM等
で構成されている。データメモリ13は、各種データを
記憶する機能を有し、例えばRAM等で構成されている
検査装置20は、例えば入力テストパターン及び期待値
出カバターン等を発生するテストパターン発生器21、
入力テストパターンに応じてワンチップマイクロコンピ
ュータ10から出力される出カバターンを期待値出カバ
ターンと比較する比較器22、及びそれらを制御する制
御部R23等で構成されている。
次に、従来の検査システムで検査を行う場合について説
明する。
以上のような検査システムによるワンチップマイクロコ
ンピュータ10の検査は、例えば制御プログラムとは異
なる検査プログラムを用いて行われるが、その手段とし
ては大別すると以下の2種類がある。
■ 一つは、ワンチップマイクロコンピュータ10に予
め設けたメモリエリアに検査プログラムを内蔵させてお
き、検査装置120の制御部n23からワンチップマイ
クロコンピュータ10内の所定の信号線を介して与える
検査実行命令を示す信号により、制御部11aがその検
査プログラムの命令を実行するようにさせて検査を行う
ものである。
■ これに対し、もう一方は、検査装置20側に検査プ
ログラムを用意し、バス15を強制的に変化させ、制御
部11aが検査装置20側の検査プログムの命令を実行
するようにして検査を行うものである。
(発明が解決しようとする課題) しかしながら、上記構成のワンチップマイクロコンピュ
ータの検査装置では、次のような課題があった。
(a)前記■の手段の場合では、ワンチップマイクロコ
ンピュータ10の中に検査プログラムのメモリエリアが
必要であるため、回路素子数及びチップ面積などが増加
してしまう。また、この場合、ワンチップマイクロコン
ピュータ10を製品として出荷した際に、そのメモリエ
リアに検査プログラムが格納されたままであるため、ワ
ンチップマイクロコンピュータ10の使用時における制
御中に、ワンチップマイクロコンピュータ10内の検査
実行命令の信号を与えるために設けた信号線に、例えば
ノイズがのったりすることにより、制御部11aが検査
プログラムを実行してしまうおそれがある。
(b)前記■、■の手段では、ワンチップマイクロコン
ピュータ10の検査を行う際に検査プログラムを用いて
行っているなめ、検査プログラムを適宜作成することに
より不良内容の解析等を行うことができる。ところが、
制御部11aは、検査の際には検査プログラムの命令に
基づいて制御を実行し、製品としての使用時には内蔵プ
ログラムメモリ12内の制御プログラムに基づいて制御
を行うが、その双方の場合を比較すると、制御部11a
が検査プログラムを読み取るための経路と制御プログラ
ムを読み取るための経路が異なっている。このため、内
蔵プログラムメモリ12の制御プログラムでワンチップ
マイクロコンピュータ10を動作させた場合に、例えば
正常な出カバターンが得られないなどの不具合が発生す
るものでも、外部の検査プログラムではその不具合を検
出できないというケースが生じてしまう。
以上のような問題を解決するために本願出願人は、先に
特開昭61−221837号公報に記載される技術を提
案した。
この文献に記載された技術の要旨は、次のようなもので
ある。即ち、検査装置20側に予め用意した検査プログ
ラムを検査時にワンチップマイクロコンピュータ10側
のデータメモリ12に転送し、データメモリ12に転送
された検査プログラムにより制御部11aを動作させて
検査を行い、例えば検査終了後にデータメモリ12内の
検査プログラムを消去するものである。
ところが、この提案の技術では、前記(a)の問題は解
決されるが、前記(b)の問題は依然解決されないまま
であり、さらに次のような問題が生じてしまう。この提
案の技術では、プログラム空間とデータ空間が同一の領
域にある場合、即ち制御部11aが同一の信号線を介し
てプログラム空間及びデータ空間にアクセスできるよう
な場合には検査の実施が可能であるが、プログラム空間
とデータ空間が独立しているものであると対応ができな
い。これは、プログラム空間とデータ空間が独立である
と、例え検査時に検査プログラムをデータ空間に転送し
たところで、制御部11aはデータ空間内の検査プログ
ラムを実行しないためである。
このように上記提案によっても前記従来技術の持つ課題
を十分に解決することができなかった。
本発明は、前記従来技術が持っていた課題として、検査
に起因する製品としてのワンチップマイクロコンピュー
タの使用時の誤動作を除去しつつ、プログラム空間とデ
ータ空間が独立した場合に検査ができない点、不良内容
の検出もれが生じる点について解決したワンチップマイ
クロコンピュータの検査装置を提供するものである。
(課題を解決するための手段) 本発明は、前記課題を解決するために、制御プログラム
を格納した内蔵プログラムメモリと、クロック信号を発
生するクロック発生手段と、前記クロック信号に同期し
て前記制御プログラムを実行する制御部と、前記内蔵プ
ログラムメモリまたは外部のメモリを切替えて前記制御
部に接続するメモリ切替手段とを、備えたワンチップマ
イクロコンピュータに対し、テストパターンを入力して
前記制御プログラムに対応した所定のプログラムを実行
させ、その実行結果に基づき前記ワンチップマイクロコ
ンピュータの検査を行うワンチップマイクロコンピュー
タの検査装置を、以下のような手段を用いて構成したも
のである。
即ち、検査装置は、少なくとも前記制御プログラム中の
所定部分のプログラムを格納した外部プログラムメモリ
と、検査内容に応じた所定アドレスを設定するためのア
ドレス設定手段と、前記制御部による前記外部プログラ
ムメモリのプログラム実行中のアドレスと前記所定アド
レスとを比較して両者の一致/不一致を検出する比較手
段と、前記比較手段の検出結果が一致の時には、検査内
容に応じて予め設定された所定カウント数を示すカウン
ト設定信号を出力するカウント設定手段と、前記カウン
ト設定信号に基づき前記所定カウント数分前記クロック
信号の計数動作を行うカウンタと、前記比較手段及びカ
ウンタの出力に基づき前記メモリ切替手段に対する切替
信号を出力する切替信号出力手段とを備えたものである
(作用) 本発明によれば、以上のようにワンチップマイクロコン
ピュータの検査装置を構成しなので、前記比較手段でア
ドレスの一致を検出すると、その比較手段の出力により
、前記カウント設定手段が前記カウント設定信号を前記
カウンタへ出力して前記所定カウント数が前記カウンタ
ヘロードされ前記カウンタが前記クロック信号に基づき
前記所定カウント数分のカウント動作を開始すると共に
、前記切替信号出力手段から前記メモリ切替手段へ前記
内蔵プログラムメモリを前記制御部にプログラムメモリ
として使用させる切替信号が出力される。これにより、
前記制御部は、内蔵プログラムメモリの制御プログラム
に基づき制御を実行する。
前記カウンタが前記所定カウント数のカウントを終了す
ると、該カウンタの出力に基づき前記切替信号出力手段
から前記メモリ切替手段へ前記外部プログラムメモリを
前記制御部にプログラムメモリとして使用させる切替信
号が出力される。これにより、前記制御部は、前記外部
プログラムメモリのプログラムにより制御を実行する。
従って、前記課題を解決できるのである。
(実施例) 第1図は、本発明の実施例を示すワンチップマイクロコ
ンピュータの検査装置を含む検査システムの概略構成図
である。図中、第2図と共通の要素には、共通の符号が
付されている。
この検査システムは、検査対象であるワンチップマイク
ロコンピュータ30、及び検査装置40で構成されてい
る。
ワンチップマイクロコンピュータ30は、ワンチップマ
イクロコンピュータ10と同様に構成されるCPU11
、内蔵プログラムメモリ12、データメモリ13、及び
バス15を有すると共に、クロック発生手段であるクロ
ック発生回路31と、メモリ切替手段であるメモリ切替
部32aを有する入出力回路32とを備えている。クロ
ック発生回路31は、クロック信号CLKを発生する回
路であり、その出力がCPUIIに接続されると共に、
バス15を介して検査装置40側に接続されている。メ
モリ切替部32aは、例えば外部からの切替信号S1に
基づき制御部11aが実際に制御を実行するプログラム
を格納したプログラムメモリとして、内蔵プログラムメ
モリ12を使用するか、外部の他のメモリを使用するか
を切替える機能を有している。
検査装置40は、検査装置20と同様に構成されるテス
トパターン発生器21.比較器22、及び制御回路23
を有すると共に、外部プログラムメモリ41を有してい
る。外部プログラメモリ41は、例えば内蔵プログラム
メモリ12と同一の制御プログラムを含むプログラムを
格納しており、RAMやROM等により構成されている
外部プログラムメモリ41線、バス42を介して入出力
回路30に接続されると共に、比較手段である比較回路
43の入力側に接続され、さらにその比較回路43の入
力側には所定アドレスを設定するためのアドレス設定手
段であるアドレス設定器44が接続されている。
比較回路43は、バス42に現れたアドレスと、アドレ
ス設定器44の所定アドレスとを比較し、その比較結果
に基づき両者の一致/不一致を検出してその検出結果に
応じた出力信号S2を出力する回路であり、論理ゲート
等で構成されている。
アドレス設定器44は、検査内容に応じて所定アドレス
を設定するための機能を有し、例えばDIPスイッチ等
により構成されている。比較回路43の出力側には、カ
ウント設定手段45及びカウンタ46が接続されると共
に、切替信号出力手段であるフリップフロップ47が接
続されている。
カウント設定手段45は、所定カウント数を示すカウン
ト設定信号S3を出力してカウンタ46のカウント数設
定及びカウント始動を行う機能を有し、カウント設定器
45a及びロード回路45bで構成されている。カウン
ト設定器45aは、例えばDIRスイッチ等により構成
され、検査内容に応じた所定カウント数を設定するため
のものであり、ロード回路45bは、比較回路43の出
力に基づきカウント設定器45aに設定された所定カウ
ント数をカウンタ46ヘロードするための回路である。
カウンタ46は、カウント設定信号S3に基づきクロッ
ク発生回路31からのクロック信号CLKのカウントを
行い、カウント設定信号S3に応じた所定カウント数で
オーバーフローする構成を有している。
フリップフロップ47は、比較回路43の出力とカウン
タ46の出力に基づき所定の切替信号S1をメモリ切替
部32aへ出力する機能を有し、比較回路43からの出
力信号S2を入力してセットされるセット端子Sと、カ
ウンタ46の出力によりリセットされるリセット端子R
と、セット/リセットに応じて所定の切替信号S1を出
力する出力端子Qを備えている。
次に、検査装置40によりワンチップマイクロコンピュ
ータ30の検査を行う場合の動作について説明する。
内蔵プログラムメモリ12に格納された制御プログラム
のうち、例えばアドレス1001番地から2000番地
を実行させた際にワンチップマイクロコンピュータ30
が正常に動作するか否かを調べる場合、アドレス設定器
44に所定アドレスとして1001番地を設定し、カウ
ント設定器45aに所定カウント数として1000を設
定する。
さらに、カウンタ46がカウント動作中でない時、即ち
比較回路43の比較結果が不一致を示す出力信号S2が
出力されている時に、フリップフロップ47からは、制
御部11aが外部プログラムメモリ41に基づいて制御
を実行するような切替信号S1をメモリ切替部32aへ
出力するように設定しておく。
切替信号S1に基づくメモリ切替部32aの切替により
制御部11aが外部プログラムメモリ41の制御プログ
ラムに基づいて制御を開始する。
この際、テストパターン発生器21によって予め設定さ
れた所定の入力テストパターンが発生され、その入力テ
ストパターンがワンチップマイクロコンピュータ30に
入力されると、ワンチップマイクロコンピュータ30は
、その入力テストパターンに応じた種々の動作を行い、
その動作結果として、所定のタイミングでワンチップマ
イクロコンピュータ30から出カバターンを出力する。
このようにして、切替信号S1に基づくメモリ切替部3
2aの切替えにより制御部11aが外部プログラムメモ
リ41の制御プログラムに基づいて制御を実行すると、
バス42には制御部11aによるプログラム実行中のア
ドレスが現れる。このアドレスは、プログラム進行に伴
って変化し、比較回路43に入力される。
バス42に現れるアドレスが、例えば順に変化して10
01番地になり、そのバス42に現れたアドレス、即ち
制御部11aが読みにきた制御プログラムのアドレスと
、アドレス設定器44に予め設定しておいたアドレスと
が一致し、比較回路43が双方のアドレスの一致を検出
すると、比較回路43は比較結果が一致であることを示
す出力信号S2を出力する。
この出力信号S2により、フリップフロップ47からメ
モリ切替部32aに切替えを行わせる切替信号S1が出
力されると共に、ロード回路45bは、カウント設定器
45の所定カウント数1000をカウンタ46ヘロード
するために、所定カウント数1000を示すカウント設
定信号S3をカウンタ46へ出力する。これにより、カ
ウンタ46は、カウント設定器45aからロードされた
所定カウント数1000分だけ、クロック信号CLKの
カウント動作を実行し始めると共に、メモリ切替部32
aは制御部11aが内蔵プログラムメモリ12をプログ
ラムメモリとして使用するような切替えを行う。従って
、制御部11aは、内蔵プログラムメモリ12の制御プ
ログラムのアドレス1001番地のプログラムを読みに
いき、以下、内蔵プログラムメモリ12の制御プログラ
ムに基づきその100.1番地以降のプログラムを順に
実行していく。
カウンタ46がクロック信号CLKのカウントを行い、
設定された所定カウント数1000分のカウントを終了
する。この時、クロック信号CLKに同期して内蔵プロ
グラムメモリ12内の制御プログラムの命令を実行して
いる制御部11aは、その制御プログラムの2000番
地の読出し実行を終了する。カウンタ46は、所定カウ
ント数1000のカウントを終了すると、オーバーフロ
ーし、その出力によりフリップフロップ47がリセット
され、フリップフロップ47からメモリ切替部32aを
切替えさせるような切替信号S1が出力される。これに
より、メモリ切替部32aは、制御部11aが外部プロ
グラムメモリ41の制御プログラムに基づいて制御を実
行するように制御部11aと外部プログラムメモリ41
を接続するような切替を行う。従って、制御部11aは
、外部プログラムメモリ41の制御プログラムのアドレ
ス2001番地以降の命令を実行する。
このようにして、ワンチップマイクロコンピュータ30
の制御部11aは、内蔵プログラムメモリ12の制御プ
ログラムのアドレスが1001番地から2000番地の
間の部分だけ内蔵プログラムメモリ12の内容によって
制御を行い、他の番地の部分に関しては、外部プログラ
ムメモリ41の内容によって制御を行う。従って、制御
部11aが内蔵プログラムメモリ12の制御プログラム
のアドレス1001番地から2000番地の命令に基づ
き動作している場合について、例えば比較器22により
、ワンチップマイクロコンピュータ30から出力される
出カバターンとテストパターン発生器21からの期待値
比カバターンとを比較すれば、不具合が生じるか否かを
調べることができる。
もし制御部11aが、1001番地から2000番地を
内蔵プログラムメモリ12の制御プログラムに基づき制
御している時に、フンチップマイクロコンピュータ30
の不具合が検出されたならば、さらにその1001番地
から2000番地のうち、どこの部分の命令を実行する
時に不具合が発生しているかを特定するなめに、次にア
ドレス設定器43に所定アドレスとして1001番地を
設定し、カウント設定器45aに所定カウント数500
を設定する。これにより、1001番地から2000番
地の場合と同様にして、1001番地から1500番地
までについて制御部11aを内蔵プログラムメモリ12
の制御プログラムに基づいて動作させることができる。
この場合に、例えば不具合が検出できなかったならば、
さらに、アドレス設定器43に所定アドレスとして15
01番地を設定し、カウント設定器45aに所定カウン
ト数500を設定する。これにより、制御部11aは、
1501番地から2000番地までだけ内蔵プログラム
メモリ12の制御プログラムに基づいて制御を行う。こ
の時、不具合が検出されたならば、制御部11aが内蔵
プログラムメモリ12の制御プログラムの1501番地
から2000番地の間の命令を実行する際に不具合が生
じることを確認できる。
以下、同様の作業を繰り返すことにより、ワンチップマ
イクロコンピュータ30が不具合を発生するアドレスの
特定が行われる。従って、その検査結果に基づいて故障
内容の解析等を行うことにより、例えばハード構成の欠
陥等を調べることができる。
本実施例では、次のような利点を有している。
(A)本実施例では、制御部11aが、内蔵プログラム
メモリ12の制御プログラムの任意のアドレスから任意
のステップだけ、内蔵プログラムメモリ12の内容に基
づいて制御を実行するようにできる。このため、不具合
の原因を制御プログラムのアドレスに応じて解析するこ
とが可能となり、不良内容の解析等の検査において高い
効果が期待できる。
(B)検査装置40では、切替信号S1により制御部1
1aが内蔵プログラムメモリ12または外部プログラム
メモリ41のいずれかをプログラムメモリとして使用す
るようにしているので、外部プログラムメモリ41に制
御10グラムに加えて検査プログラムを格納しておくこ
とができ、検査機能の向上が図れる。
(C)本実施例では、ワンチップマイクロコンピュータ
30の既存のデータメモリ13等に検査プログラムを格
納したすせずに検査を実施できるため、プログラム空間
及びデータ空間が独立しているような場合で6何等問題
なく検査を行える。
(D>本実施例では、制御部11aを部分的に内蔵プロ
グラムメモリ12の内容に基づいて動作させ、その動作
中の不具合を調べることにより検査を行うため、従来の
ように検査プログラムで検査を行うために発生する経路
の違いによる不良内容の検出もれなどは生じない。
(E)検査装置40によれば、ワンチップマイクロコン
ピュータ30を製品として使用した場合にも同等検査に
起因する支障を来すことはない。
なお、本発明は、上記実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
(I>上記実施例の検査装置40及び検査対象であるワ
ンチップマイクロコンピータ30の構成は、種々の変形
が可能である。
■ 例えば、アドレス設定器44及びカウント設定器4
5aは、キーボード等を有するパソコン等により所定ア
ドレス及び所定カウント数を設定するような構成にして
もよい。また、フリ、ンプフロップ47の構成等は一例
を挙げたものであり、図示の例に何等限定されるもので
はない。例えば切替信号発生手段としてフリップフロッ
プ以外のものを用いてもよい。さらに、テストパターン
発生器21、比較器22、及び制御回路23は、従来−
殻内に検査システムを構成する際に用いられるものとし
て例示したが、それらの構成及び設置等については検査
の内容及び検査条件等によって適宜変更が可能である。
■ ワンチップマイクロコンピュータ30は、例えばメ
モリ切替部32aを備えているものを用いるものとして
が、例えば上記実施例を適用するために予めワンチップ
マイクロコンピュータ30に設けるようにしてもよい。
さらに、第1図に図示したフンチップマイクロコンピュ
ータ30の構成は一例を図示したものであり、上記実施
例の適用は、図示の例に何等限定されるものではない。
(II)検査装置40を用いたワンチップマイクロコン
ピュータ30等に対する検査の検査手順は、上記実施例
のものに限定されるものではない。例えば、上記実施例
以外に設定される一次検査等により予め不良内容の概略
が分かるような場合には、その不良内容の概略に基づき
外部プログラムメモリ41に格納する制御プログラムを
内蔵プログラムメモリ12の制御プログラムの所定部分
のプログラムとしてもよい。
(発明の効果) 以上詳細に説明したように、本発明によれば、前記外部
プログラムメモリ、アドレス設定手段、比較手段、カウ
ント設定手段、カウンタ、及び切替信号出力手段を設け
てワンチップマイクロコンピュータの検査装置を構成し
たので、前記ワンチップマイクロコンピュータの内蔵プ
ログラムメモリの任意のアドレスから任意のステップだ
けを実行させることができ、その実行結果により不良内
容の解析等の種々の検査が可能となる。また、前記外部
プログラムメモリに検査プログラムを追加することが可
能であり、それにより検査機能の向上を図れる。
従って、プログラム空間及びデータ空間などの構成に限
定されずに種々のワンチップマイクロコンピュータの検
査が可能であると共に、不良内容の検出もれなどを除去
でき、かつワンチップマイクロコンピュータの使用時に
検査に起因する誤動作を発生させることのないワンチッ
プマイクロコンピュータの検査装置を実現できる。
【図面の簡単な説明】
第1図は、本発明の実施例を示すワンチップマイクロコ
ンピュータの検査装置の概略構成図、第2図は、従来の
ワンチップマイクロコンピュータの検査装置を含む検査
システムの概略構成図である。 11・・・CPU、lla・・・制御部、12・・・内
蔵プログラムメモリ、30・・・ワンチップマイクロコ
ンピュータ、32a・・・メモリ切替部、40・・・検
査装置、41・・・外部プログラムメモリ、42・・・
バス、43・・・比較回路、44・・・アドレス設定器
、45・・・カウント設定手段、45a・・・カウント
設定器、45b・・・ロード回路、46・・・カウンタ
、47・・・フリップフロッグ、Sl・・・切替信号、
S3・・・カウント設定信号、CLK・・・クロック信
号。

Claims (1)

  1. 【特許請求の範囲】  制御プログラムを格納した内蔵プログラムメモリと、
    クロック信号を発生するクロック発生手段と、前記クロ
    ック信号に同期して前記制御プログラムを実行する制御
    部と、前記内蔵プログラムメモリまたは外部のメモリを
    切替えて前記制御部に接続するメモリ切替手段とを、備
    えたワンチップマイクロコンピュータに対し、テストパ
    ターンを入力して前記制御プログラムに対応した所定の
    プログラムを実行させ、その実行結果に基づき前記ワン
    チップマイクロコンピュータの検査を行うワンチップマ
    イクロコンピュータの検査装置において、 少なくとも前記制御プログラム中の所定部分のプログラ
    ムを格納した外部プログラムメモリと、検査内容に応じ
    た所定アドレスを設定するためのアドレス設定手段と、 前記制御部による前記外部プログラムメモリのプログラ
    ム実行中のアドレスと前記所定アドレスとを比較して両
    者の一致/不一致を検出する比較手段と、 前記比較手段の検出結果が一致の時には、検査内容に応
    じて予め設定された所定カウント数を示すカウント設定
    信号を出力するカウント設定手段と、 前記カウント設定信号に基づき前記所定カウント数分前
    記クロック信号の計数動作を行うカウンタと、 前記比較手段及びカウンタの出力に基づき前記メモリ切
    替手段に対する切替信号を出力する切替信号出力手段と
    を、 備えたことを特徴とするワンチップマイクロコンピュー
    タの検査装置。
JP2166019A 1990-06-25 1990-06-25 ワンチップマイクロコンピュータの検査装置 Pending JPH0454645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2166019A JPH0454645A (ja) 1990-06-25 1990-06-25 ワンチップマイクロコンピュータの検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2166019A JPH0454645A (ja) 1990-06-25 1990-06-25 ワンチップマイクロコンピュータの検査装置

Publications (1)

Publication Number Publication Date
JPH0454645A true JPH0454645A (ja) 1992-02-21

Family

ID=15823413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166019A Pending JPH0454645A (ja) 1990-06-25 1990-06-25 ワンチップマイクロコンピュータの検査装置

Country Status (1)

Country Link
JP (1) JPH0454645A (ja)

Similar Documents

Publication Publication Date Title
US6122762A (en) Memory interface device and method for supporting debugging
US4493078A (en) Method and apparatus for testing a digital computer
KR20010072036A (ko) 집적 회로의 셀프테스트를 실행하기 위한 셀프테스트장치를 포함하는 집적 회로
KR950009692B1 (ko) 정보처리장치의 테스트 용이화 회로
US7228262B2 (en) Semiconductor integrated circuit verification system
KR100348760B1 (ko) 반도체 메모리 시험방법 및 그 장치
KR101268611B1 (ko) 내부 정속 로직-bist를 이용한 로직 블록의 자동 오류테스트
JPH04178580A (ja) 半導体メモリの故障自己診断装置
JPH10171677A (ja) マイクロプロセッサおよびその検査方法
JPH0454645A (ja) ワンチップマイクロコンピュータの検査装置
JP5157037B2 (ja) Cpu内蔵lsi搭載ユニットおよびcpu内蔵lsiの実機試験方法
JP2967741B2 (ja) Cpu互換性テスト装置
JPH0238879A (ja) 論理回路
JPS6210833Y2 (ja)
JPS62122000A (ja) 記憶素子
JPS61221837A (ja) コンピユ−タの検査方法
JP2000046918A (ja) 半導体試験装置およびこれを用いた半導体試験方法
JPH10283388A (ja) 論理検証装置
JPH01187475A (ja) 半導体集積回路の試験装置
JPS6276756A (ja) 自己検査回路を備えた半導体装置
JPH06138180A (ja) 論理回路ユニット試験機
JPH03191886A (ja) 論理パッケージ検査システム
JP2000112781A (ja) 電子回路解析装置及び電子回路解析方法並びに記憶媒体
JPS63298643A (ja) マイクロコンピユ−タ
JPH0593764A (ja) 論理回路の検査装置