JPH0455007B2 - - Google Patents
Info
- Publication number
- JPH0455007B2 JPH0455007B2 JP59189707A JP18970784A JPH0455007B2 JP H0455007 B2 JPH0455007 B2 JP H0455007B2 JP 59189707 A JP59189707 A JP 59189707A JP 18970784 A JP18970784 A JP 18970784A JP H0455007 B2 JPH0455007 B2 JP H0455007B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance element
- voltage
- current
- series
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、工業プロセス等において、電流値に
より示される信号を受信し、バルブ等の制御対象
機器を制御する受信装置に関するものである。
より示される信号を受信し、バルブ等の制御対象
機器を制御する受信装置に関するものである。
工業プロセス等においては、バルブ等を遠隔制
御する場合、一般にポジシヨナと称される受信装
置が設けられ、中央の制御装置から例えば４〜
20mAの範囲により変化する電流値により信号を
伝送し、これを受信装置が受信のうち、電流値に
応じた制御を行なうものとなつている。
御する場合、一般にポジシヨナと称される受信装
置が設けられ、中央の制御装置から例えば４〜
20mAの範囲により変化する電流値により信号を
伝送し、これを受信装置が受信のうち、電流値に
応じた制御を行なうものとなつている。
しかし、従来においては、信号を示す電流値の
伝送用に２線式伝送路を要すると共に、受信装置
側において必要とする電源を供給するため、別途
に２線式電源路を必要としており、合計４本の線
路が不可欠であり、線路の所要線材量および布設
工数が増加し、設備費が高価となる欠点を生じて
いる。
伝送用に２線式伝送路を要すると共に、受信装置
側において必要とする電源を供給するため、別途
に２線式電源路を必要としており、合計４本の線
路が不可欠であり、線路の所要線材量および布設
工数が増加し、設備費が高価となる欠点を生じて
いる。
この対策としては、本出願人の別途出願による
「受信装置」（特願昭59−113009）により基本的な
構成が提案されており、これにおいては、２線式
伝送路へ通ずる４〜20mA等として変化する電流
から、０〜16mA等の範囲により変化する信号値
を示す電流を抽出すると共に、4mA等のバイア
ス成分を抽出して局部電源に用いるものとしてい
る。
「受信装置」（特願昭59−113009）により基本的な
構成が提案されており、これにおいては、２線式
伝送路へ通ずる４〜20mA等として変化する電流
から、０〜16mA等の範囲により変化する信号値
を示す電流を抽出すると共に、4mA等のバイア
ス成分を抽出して局部電源に用いるものとしてい
る。
しかし、同出願においては、差動増幅器等を用
いた第１および第２の制御回路と、これらへ与え
る基準電圧を制御する手段とを必要としており、
構成が複雑化し高価になると共に、収容スペース
の減少が困難であり、近来益々要求される装置の
小形化を阻害する等の問題を生じている。
いた第１および第２の制御回路と、これらへ与え
る基準電圧を制御する手段とを必要としており、
構成が複雑化し高価になると共に、収容スペース
の減少が困難であり、近来益々要求される装置の
小形化を阻害する等の問題を生じている。
本発明は、従来のかゝる欠点を根本的に解決す
る目的を有し、前述の制御手段とほゞ同等な制御
回路のみを用いるものとした極めて効果的な、受
信装置を提供するものである。
る目的を有し、前述の制御手段とほゞ同等な制御
回路のみを用いるものとした極めて効果的な、受
信装置を提供するものである。
したがつて、本発明はつぎの構成により目的を
達成するものとしている。
達成するものとしている。
すなわち、２線式伝送路に対して第１の可変イ
ンピーダンス素子および受信用のインピーダンス
素子を直列に挿入し、伝送路の線間電圧を一定化
する方向へ可変インピーダンス素子のインピーダ
ンスを制御すると共に、これらと並列に直列のイ
ンピーダンス素子および第２の可変インピーダン
ス素子による直列回路を接続し、線間電圧および
直列のインピーダンス素子と第２の可変インピー
ダンス素子との接続点の電圧を検出して、直列の
インピーダンス素子に通ずる電流をバイアス成分
に応じた一定値に保つ方向へ制御し、これらの制
御を単一の制御回路により行なうと共に、第２の
可変インピーダンス素子に対し並列に負荷回路と
なる制御回路を接続するものとしている。
ンピーダンス素子および受信用のインピーダンス
素子を直列に挿入し、伝送路の線間電圧を一定化
する方向へ可変インピーダンス素子のインピーダ
ンスを制御すると共に、これらと並列に直列のイ
ンピーダンス素子および第２の可変インピーダン
ス素子による直列回路を接続し、線間電圧および
直列のインピーダンス素子と第２の可変インピー
ダンス素子との接続点の電圧を検出して、直列の
インピーダンス素子に通ずる電流をバイアス成分
に応じた一定値に保つ方向へ制御し、これらの制
御を単一の制御回路により行なうと共に、第２の
可変インピーダンス素子に対し並列に負荷回路と
なる制御回路を接続するものとしている。
したがつて、受信用のインピーダンス素子に
は、信号値を示す電流のみが通じ、これによつて
受信を行なえると共に、負荷回路には、バイアス
成分の範囲内において電源電流を通ずることが自
在となる。
は、信号値を示す電流のみが通じ、これによつて
受信を行なえると共に、負荷回路には、バイアス
成分の範囲内において電源電流を通ずることが自
在となる。
以下、実施例を示す図によつて本発明の詳細を
説明する。
説明する。
第１図は全体を示すブロツク図であり、線路端
子t1，t2を介して接続される２線式伝送路Ｌは、
線路L1，L2からなつており、これに対し第１の
可変インピーダンス素子（以下、素子）Z1が挿入
されていると共に、受信用のインピーダンス素子
として抵抗器RSが直列に接続されている一方、
これらと並列に、直列のインピーダンス素子とし
ての抵抗器RCおよび第２の素子Z2による直列回
路が接続されている。
子t1，t2を介して接続される２線式伝送路Ｌは、
線路L1，L2からなつており、これに対し第１の
可変インピーダンス素子（以下、素子）Z1が挿入
されていると共に、受信用のインピーダンス素子
として抵抗器RSが直列に接続されている一方、
これらと並列に、直列のインピーダンス素子とし
ての抵抗器RCおよび第２の素子Z2による直列回
路が接続されている。
また、素子Z2と並列に制御回路CNTが負荷回
路として接続されており、同回路CNTには、線
路端子t2側を基準として線間電圧VL、抵抗器RC
の負荷側電圧VC、抵抗器RSの端子電圧VS、およ
び、後述の駆動装置DRからの実測値が与えら
れ、制御回路CNTは、電圧VL，VCに応じて第１
および第２の制御電圧Vd1，Vd2を送出し、各素
子Z1，Z2のインピーダンスを制御して電圧VLを
例えば10V、電圧VCを例えば7Vの一定値に保つ
と共に、電圧VSに基づく受信値と駆動装置DRか
らの実測値とに応ずる制御演算を行ない、後述の
電空変換器Ｅ／Ｐに対し制御信号を送出するもの
となつている。
路として接続されており、同回路CNTには、線
路端子t2側を基準として線間電圧VL、抵抗器RC
の負荷側電圧VC、抵抗器RSの端子電圧VS、およ
び、後述の駆動装置DRからの実測値が与えら
れ、制御回路CNTは、電圧VL，VCに応じて第１
および第２の制御電圧Vd1，Vd2を送出し、各素
子Z1，Z2のインピーダンスを制御して電圧VLを
例えば10V、電圧VCを例えば7Vの一定値に保つ
と共に、電圧VSに基づく受信値と駆動装置DRか
らの実測値とに応ずる制御演算を行ない、後述の
電空変換器Ｅ／Ｐに対し制御信号を送出するもの
となつている。
こゝにおいて、抵抗器RCに通ずる電流ICは次式
によつて示される。
によつて示される。
IC＝VL−VC／RC ……(1)
したがつて、VLを一定とする方向へ素子Z1の
インピーダンスを制御すると共に、VCを一定と
する方向へ素子Z2のインピーダンスを制御し、こ
れへ通ずる電流I1を加減すれば、負荷電流I2に
かゝわらず電流ICが一定となり、次式が成立す
る。
インピーダンスを制御すると共に、VCを一定と
する方向へ素子Z2のインピーダンスを制御し、こ
れへ通ずる電流I1を加減すれば、負荷電流I2に
かゝわらず電流ICが一定となり、次式が成立す
る。
IL＝IS＋I1＋I2＝IS＋IC
∴IS＝IL−IC ……(2)
すなわち、ICをバイアス成分に等しく定めるこ
とにより、線路電流ILが例えば４〜20mAの場合、
抵抗器RSに通ずる電流ISは０〜16mAの信号成分
のみとなるため、電圧VSにより受信値の検出を
行なうことができる。
とにより、線路電流ILが例えば４〜20mAの場合、
抵抗器RSに通ずる電流ISは０〜16mAの信号成分
のみとなるため、電圧VSにより受信値の検出を
行なうことができる。
また、ILが４〜20mAの場合は、最大4mAの電
源電流を供給することが自在となる。
源電流を供給することが自在となる。
なお、図上省略した中央の制御装置側では、定
電流回路により線路電流ILの送出を行なつてお
り、受端側の入力インピーダンスが変化しても電
流値に影響を与えることはない。
電流回路により線路電流ILの送出を行なつてお
り、受端側の入力インピーダンスが変化しても電
流値に影響を与えることはない。
すなわち、この中央の制御装置側から受信装置
側で制御される制御量に応じた信号の電流値（４
〜20mA）を送出する動作は、定電流回路によつ
て行われる。この定電流回路は、設定された一定
電流値を常に流すように動作するもので、上記信
号電流が４〜20mAの内のいずれかの値に設定さ
れると、その信号電流値が現在流れている電流値
より大きければ、電流を増加させるためには電圧
が上がらなければならないので、その端子電圧を
上昇させる。この端子電圧は伝送路の線間電圧
VLとなつているので、受信装置ではこの線間電
圧VLの上昇を検出して、可変インピーダンス素
子Z1が電流ISを増加させるように作用して線間電
圧VLを一定に保持するべく制御する。このとき、
線路電流ILは受信装置の電流ISが増加した分だけ
増加する。
側で制御される制御量に応じた信号の電流値（４
〜20mA）を送出する動作は、定電流回路によつ
て行われる。この定電流回路は、設定された一定
電流値を常に流すように動作するもので、上記信
号電流が４〜20mAの内のいずれかの値に設定さ
れると、その信号電流値が現在流れている電流値
より大きければ、電流を増加させるためには電圧
が上がらなければならないので、その端子電圧を
上昇させる。この端子電圧は伝送路の線間電圧
VLとなつているので、受信装置ではこの線間電
圧VLの上昇を検出して、可変インピーダンス素
子Z1が電流ISを増加させるように作用して線間電
圧VLを一定に保持するべく制御する。このとき、
線路電流ILは受信装置の電流ISが増加した分だけ
増加する。
制御装置側の定電流回路では、線路電流ILが設
定された信号電流値になるまで電圧上昇の動作が
継続され、出力電流が設定された信号電流値にな
つた時点で電圧上昇は停止する。このとき、定電
流回路から出力される電流値は設定された信号電
流値であり、受信装置の電流ISは、定電流回路の
設定によつて増加した電流値分だけその電流値が
増加する。
定された信号電流値になるまで電圧上昇の動作が
継続され、出力電流が設定された信号電流値にな
つた時点で電圧上昇は停止する。このとき、定電
流回路から出力される電流値は設定された信号電
流値であり、受信装置の電流ISは、定電流回路の
設定によつて増加した電流値分だけその電流値が
増加する。
また、電圧VCの変化が各負荷回路の動作に影
響を与える場合には、電流I2の通ずる部位へ電圧
安定化回路を挿入すればよい。
響を与える場合には、電流I2の通ずる部位へ電圧
安定化回路を挿入すればよい。
このほか、素子Z1，Z2としては、トランジス
タ、フオトカプラ等の制御可能な可変インピーダ
ンスを呈するものを用いればよい。
タ、フオトカプラ等の制御可能な可変インピーダ
ンスを呈するものを用いればよい。
第２図は、制御回路CNTのブロツク図であり、
マイクロプロセツサ等のプロセツサCPUを中心
とし、固定メモリROM、可変メモリRAM、ア
ナログ・デイジタル変換器（以下、ADC）Ａ／
Ｄ、デイジタル・アナログ変換器（以下、DAC）
Ｄ／A1〜Ｄ／A3を周辺に配したうえ、これらを
母線により接続しており、固定メモリROM中の
命令をプロセツサCPUが実行し、所定のデータ
を可変メモリRAMへアクセスしながら制御動作
を行なうものとなつている。
マイクロプロセツサ等のプロセツサCPUを中心
とし、固定メモリROM、可変メモリRAM、ア
ナログ・デイジタル変換器（以下、ADC）Ａ／
Ｄ、デイジタル・アナログ変換器（以下、DAC）
Ｄ／A1〜Ｄ／A3を周辺に配したうえ、これらを
母線により接続しており、固定メモリROM中の
命令をプロセツサCPUが実行し、所定のデータ
を可変メモリRAMへアクセスしながら制御動作
を行なうものとなつている。
また、第１図に示す電圧VCは、電圧安定化部
REGにおいて安定化されたうえ、局部電源Ｅと
して各部へ供給されるものとなつている。
REGにおいて安定化されたうえ、局部電源Ｅと
して各部へ供給されるものとなつている。
一方、ADC・Ａ／Ｄの入力側には、プロセツ
サCPUにより制御されるマルチプレクサMPXが
設けてあり、これによつて各電圧VL，VC，VSお
よび駆動装置DRからの実測値が順次にかつ反復
して選択され、ADC・Ａ／Ｄによりデイジタル
信号へ各個に変換されてから、プロセツサCPU
へ与えられるものとなつており、これらに応じて
プロセツサCPUがDAC・Ｄ／A1〜Ｄ／A2へ制御
データを与えるため、アナログ信号へ変換された
制御電圧Vd1，Vd2および電空変換器Ｅ／Ｐに対
する制御信号が送出される。
サCPUにより制御されるマルチプレクサMPXが
設けてあり、これによつて各電圧VL，VC，VSお
よび駆動装置DRからの実測値が順次にかつ反復
して選択され、ADC・Ａ／Ｄによりデイジタル
信号へ各個に変換されてから、プロセツサCPU
へ与えられるものとなつており、これらに応じて
プロセツサCPUがDAC・Ｄ／A1〜Ｄ／A2へ制御
データを与えるため、アナログ信号へ変換された
制御電圧Vd1，Vd2および電空変換器Ｅ／Ｐに対
する制御信号が送出される。
第３図は、プロセツサCPUによる制御状況の
フローチヤートであり、マルチプレクサMPXお
よびADC・Ａ／Ｄを介する電圧“VL取込”101を
行なつてから、あらかじめ固定メモリROM中へ
格納してある第１の基準電圧Vr1との比較により
“VL＝Vr1？”102を判断し、これがＮ（NO）であ
ればVLの値に応じて制御電圧“Vd1修正”103を
行ない、ステツプ102がＹ（YES）となるまでこ
れを反復する。
フローチヤートであり、マルチプレクサMPXお
よびADC・Ａ／Ｄを介する電圧“VL取込”101を
行なつてから、あらかじめ固定メモリROM中へ
格納してある第１の基準電圧Vr1との比較により
“VL＝Vr1？”102を判断し、これがＮ（NO）であ
ればVLの値に応じて制御電圧“Vd1修正”103を
行ない、ステツプ102がＹ（YES）となるまでこ
れを反復する。
ついで、ステツプ101と同様に電圧“VC取込”
111を行なつたうえ、ステツプ102と同様に第２の
基準電圧Vr2との比較により“VC＝Vr2？”112を
判断し、これがＮのときはステツプ103と同じく、
これがＹとなるまで制御電圧“Vd2修正”113を
行なう。
111を行なつたうえ、ステツプ102と同様に第２の
基準電圧Vr2との比較により“VC＝Vr2？”112を
判断し、これがＮのときはステツプ103と同じく、
これがＹとなるまで制御電圧“Vd2修正”113を
行なう。
以上によりVL，VCを一定としてから、ステツ
プ101と同様に電圧“VS取込”121、および、駆
動装置DRからの“実測値取込”122を行ない、
これらに応じて“制御演算”123を行なつたうえ、
DAC・Ｄ／A3を介する“制御信号送出”124を行
ない、ステツプ101以降を反復する。
プ101と同様に電圧“VS取込”121、および、駆
動装置DRからの“実測値取込”122を行ない、
これらに応じて“制御演算”123を行なつたうえ、
DAC・Ｄ／A3を介する“制御信号送出”124を行
ない、ステツプ101以降を反復する。
第４図は、受信装置側の全構成を示すブロツク
図であり、第１図に示す受信装置FEからの受信
出力は電空変換器Ｅ／Ｐへ与えられ、ここにおい
て、圧気Ｐが受信出力に応じた圧力となり、エア
シリンダ等の駆動装置DRへ送出され、これがバ
ルブＶを駆動して開度を制御すると共に、駆動軸
と連結されたポテンシヨメータ等により、現在の
開度が実測値として検出され、受信装置REへ与
えられるものとなつている。
図であり、第１図に示す受信装置FEからの受信
出力は電空変換器Ｅ／Ｐへ与えられ、ここにおい
て、圧気Ｐが受信出力に応じた圧力となり、エア
シリンダ等の駆動装置DRへ送出され、これがバ
ルブＶを駆動して開度を制御すると共に、駆動軸
と連結されたポテンシヨメータ等により、現在の
開度が実測値として検出され、受信装置REへ与
えられるものとなつている。
第５図および第６図は、他の実施例を示す第１
図と同様なブロツク図であり、第５図において
は、抵抗器RCを線路端子t2側へ挿入し、第６図で
は、更に抵抗器RSを線路端子t1側へ挿入している
ほかは第１図と同様である。
図と同様なブロツク図であり、第５図において
は、抵抗器RCを線路端子t2側へ挿入し、第６図で
は、更に抵抗器RSを線路端子t1側へ挿入している
ほかは第１図と同様である。
なお、制御回路CNTは、抵抗器RS，RCの挿入
位置に応じて各電圧の検出基準電圧を選定する必
要があり、これにしたがつて、第２図の構成を若
干変更すればよい。
位置に応じて各電圧の検出基準電圧を選定する必
要があり、これにしたがつて、第２図の構成を若
干変更すればよい。
したがつて、単一の制御回路CNTのみにより
目的が達せられると共に、同回路CNTはすべて
がデイジタル回路により構成されるため、制御状
況が安定となり、かつ、小形化が容易となる。
目的が達せられると共に、同回路CNTはすべて
がデイジタル回路により構成されるため、制御状
況が安定となり、かつ、小形化が容易となる。
たゞし、抵抗器RSの代りにダイオード等のイ
ンピーダンス素子、あるいは、直接電流値を検出
する回路を用いてもよく、抵抗器RCとしては、
定電圧ダイオード等を用いることもできる。
ンピーダンス素子、あるいは、直接電流値を検出
する回路を用いてもよく、抵抗器RCとしては、
定電圧ダイオード等を用いることもできる。
なお、線路電流は、負荷回路の所要電源電流に
応じてバイアス成分を定めればよく、モータ等を
負荷回路として使用することもできる。
応じてバイアス成分を定めればよく、モータ等を
負荷回路として使用することもできる。
また、第４図においては、モータ等により駆動
を行なうものとしてもよく、バルブＶのほか、ダ
ンパ、ポンプ等を制御対象機器としても同様であ
り、本発明は種々の変形が自在である。
を行なうものとしてもよく、バルブＶのほか、ダ
ンパ、ポンプ等を制御対象機器としても同様であ
り、本発明は種々の変形が自在である。
以上の説明により明らかなとおり本発明によれ
ば、制御回路が単一となり、小形化が容易となる
ため、各種の制御対象機器に対する制御および電
源供給上顕著な効果が得られる。
ば、制御回路が単一となり、小形化が容易となる
ため、各種の制御対象機器に対する制御および電
源供給上顕著な効果が得られる。
また、通信装置側において、２線式伝送路のみ
により必要とする電源の供給を受けると共に、電
流値による信号の受信を行うことができ、これに
よつて、制御装置側からの信号受信を正確に行う
という従来の機能は保持しながら、別個の電源供
給路が不要になり、線路の設備費が大幅に低減す
るという効果もある。
により必要とする電源の供給を受けると共に、電
流値による信号の受信を行うことができ、これに
よつて、制御装置側からの信号受信を正確に行う
という従来の機能は保持しながら、別個の電源供
給路が不要になり、線路の設備費が大幅に低減す
るという効果もある。
図は本発明の実施例を示し、第１図は全体のブ
ロツク図、第２図は制御回路のブロツク図、第３
図は制御状況のフローチヤート、第４図は受信装
置側の全構成を示すブロツク図、第５図および第
６図は他の実施例を示す第１図と同様なブロツク
図である。 Ｌ…２線式伝送路、Z1，Z2…素子（可変インピ
ーダンス素子）、RS，RC…抵抗器（インピーダン
ス素子）、CNT…制御回路（負荷回路）、CPU…
プロセツサ、ROM…固定メモリ、RAM…可変
メモリ、MPX…マルチプレクサ、Ａ／Ｄ…ADC
（アナログ・デイジタル変換器）、Ｄ／A1〜Ｄ／
A3…DAC（デイジタル・アナログ変換器）、VL…
線間電圧、IC…電流。
ロツク図、第２図は制御回路のブロツク図、第３
図は制御状況のフローチヤート、第４図は受信装
置側の全構成を示すブロツク図、第５図および第
６図は他の実施例を示す第１図と同様なブロツク
図である。 Ｌ…２線式伝送路、Z1，Z2…素子（可変インピ
ーダンス素子）、RS，RC…抵抗器（インピーダン
ス素子）、CNT…制御回路（負荷回路）、CPU…
プロセツサ、ROM…固定メモリ、RAM…可変
メモリ、MPX…マルチプレクサ、Ａ／Ｄ…ADC
（アナログ・デイジタル変換器）、Ｄ／A1〜Ｄ／
A3…DAC（デイジタル・アナログ変換器）、VL…
線間電圧、IC…電流。
Claims (1)
- 【特許請求の範囲】 １ 制御装置の定電流回路から２線式伝送路へ信
号電流を供給し、この２線式伝送路を流れる線路
電流の電流値により示される信号を受信する受信
装置において、 前記伝送路に対し直列に挿入された、第１の可
変インピーダンス素子と受信用のインピーダンス
素子との直列回路と、 前記第１の可変インピーダンス素子と受信用の
インピーダンス素子との直列回路に対し並列に接
続された、直列のインピーダンス素子と第２の可
変インピーダンス素子との直列回路と、 前記第２の可変インピーダンス素子に並列に電
源負荷として接続され、線間電圧、第１の可変イ
ンピーダンス素子と受信用のインピーダンス素子
との接続点の電圧、および直列のインピーダンス
素子と第２の可変インピーダンス素子との接続点
の電圧を各入力し、前記伝送路の線間電圧の値を
一定にするように前記第１の可変インピーダンス
素子のインピーダンスを制御すると共に、前記直
列のインピーダンス素子に流れる電流の値を一定
にするように前記第２の可変インピーダンス素子
のインピーダンスを制御する制御回路と を備えたことを特徴とする受信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18970784A JPS6169221A (ja) | 1984-09-12 | 1984-09-12 | 受信装置 |
| US06/736,920 US4623871A (en) | 1984-06-04 | 1985-05-22 | Receiving apparatus |
| SE8502704A SE458972B (sv) | 1984-06-04 | 1985-05-31 | Dialogfoerfarande samt anordning foer genomfoerande av foerfarandet |
| DE19853519709 DE3519709A1 (de) | 1984-06-04 | 1985-06-01 | Dialogverfahren und vorrichtung zur durchfuehrung dieses verfahrens |
| GB08513986A GB2160395B (en) | 1984-06-04 | 1985-06-04 | Receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18970784A JPS6169221A (ja) | 1984-09-12 | 1984-09-12 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6169221A JPS6169221A (ja) | 1986-04-09 |
| JPH0455007B2 true JPH0455007B2 (ja) | 1992-09-02 |
Family
ID=16245846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18970784A Granted JPS6169221A (ja) | 1984-06-04 | 1984-09-12 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169221A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1384331B1 (de) | 2001-03-20 | 2005-03-16 | Pepperl + Fuchs Gmbh | Verfahren und vorrichtung zur dateneingabe in eine elektronische datenverarbeitungseinrichtung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145495A (en) * | 1980-04-11 | 1981-11-12 | Yokogawa Electric Works Ltd | 2-wire type transmitter |
-
1984
- 1984-09-12 JP JP18970784A patent/JPS6169221A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6169221A (ja) | 1986-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633217A (en) | Communication apparatus | |
| US4783659A (en) | Analog transducer circuit with digital control | |
| US20050156583A1 (en) | Isolator for controlled power supply | |
| WO1988001417A1 (en) | Analog transducer circuit with digital control | |
| JPS6048516A (ja) | 空気式装置に用いられる制御装置 | |
| GB2160395A (en) | Receiving apparatus | |
| US20100117736A1 (en) | Line driver capable of automatic adjustment of output impedance | |
| JPH0455007B2 (ja) | ||
| USRE33028E (en) | Electropneumatic transducer system | |
| US6668238B2 (en) | Pressure sensor | |
| US20100277145A1 (en) | System for accounting for switch impendances | |
| JPS6313572B2 (ja) | ||
| JPH0457254B2 (ja) | ||
| JPS6169220A (ja) | 通信装置 | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| CN115575715A (zh) | 一种三芯差阻式仪器的导线电阻补偿装置及方法 | |
| US5371500A (en) | Maintaining ratiometric data in electronically manipulated signal processing systems | |
| US4037147A (en) | Isolation amplifier for resistive and inductive loads | |
| JP3111363B2 (ja) | 受信装置 | |
| JP2668166B2 (ja) | データ伝送システムにおける端末調整装置 | |
| US5374855A (en) | Apparatus and a method for detecting the coincidence of two signal levels | |
| US6127795A (en) | Transmitting process information for regulating drives | |
| JP2541438B2 (ja) | 信号入力回路 | |
| JPH0575465A (ja) | フイールド機器用ａ／ｄ変換器 | |
| JP2001211125A (ja) | 検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |