JPS6169221A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS6169221A JPS6169221A JP18970784A JP18970784A JPS6169221A JP S6169221 A JPS6169221 A JP S6169221A JP 18970784 A JP18970784 A JP 18970784A JP 18970784 A JP18970784 A JP 18970784A JP S6169221 A JPS6169221 A JP S6169221A
- Authority
- JP
- Japan
- Prior art keywords
- current
- impedance element
- voltage
- variable impedance
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、工業プロセス等において、電流値により示さ
れる信号を受信し、パルプ等の制御対象機器上制御する
受信装置に関するものでめる。
れる信号を受信し、パルプ等の制御対象機器上制御する
受信装置に関するものでめる。
工業プロセス等においては、パルプ等？遠隔制御する場
合、一般にポジショナと称される受傷装置が設けられ、
中央の制御装置から例えば４〜２０ｍＡ（Ｄ範囲により
変化する電流値により信号音・嵌送し、これを受信装置
が受信のうえ、電流値に応じた制御上行なうものとなっ
ている。
合、一般にポジショナと称される受傷装置が設けられ、
中央の制御装置から例えば４〜２０ｍＡ（Ｄ範囲により
変化する電流値により信号音・嵌送し、これを受信装置
が受信のうえ、電流値に応じた制御上行なうものとなっ
ている。
しかし、従来においては、信号を示ｊＴｉ、流値の伝送
用に２線式伝送路を要すると共に、受信装置側において
必要とするｔ源全供給するため、別途に２線式電源路を
必要としており、合計４本の線路が不可欠でろり、線路
の所要線材量および布設工数が増加し、設備費が高価と
な冬欠点ケ生じている。
用に２線式伝送路を要すると共に、受信装置側において
必要とするｔ源全供給するため、別途に２線式電源路を
必要としており、合計４本の線路が不可欠でろり、線路
の所要線材量および布設工数が増加し、設備費が高価と
な冬欠点ケ生じている。
この対策としては、本出願人の別途出願による［受信装
置ｊ（特願昭５９−１１３００９）Ｋより基本的な構成
が提案されており、これにおいては、２線式伝送路へ通
ずる４〜２０ ｍＡ等として変化する電流から、０〜１
６ｍＡ等の窮屈により変化する信号値を示す電流全抽出
すると共に、４ｍＡ等のバイアス成分全抽出して局部電
源に用いるものとしている。
置ｊ（特願昭５９−１１３００９）Ｋより基本的な構成
が提案されており、これにおいては、２線式伝送路へ通
ずる４〜２０ ｍＡ等として変化する電流から、０〜１
６ｍＡ等の窮屈により変化する信号値を示す電流全抽出
すると共に、４ｍＡ等のバイアス成分全抽出して局部電
源に用いるものとしている。
しかし、同出願においては、差動増幅器等音用いた第１
および第２の制御回路と、これらへ与える基準電圧全制
御する手段とを必要としており、構成が複雑化し高価に
なると共に、収容スペースの減少が困難でろり、近来益
々要求される装置の小形化全阻害する等の問題を生じて
いる。
および第２の制御回路と、これらへ与える基準電圧全制
御する手段とを必要としており、構成が複雑化し高価に
なると共に、収容スペースの減少が困難でろり、近来益
々要求される装置の小形化全阻害する等の問題を生じて
いる。
本発明は、従来のか＼る欠点全根本的に解決する目的金
運し、前述の制御手段とはソ同等な制御ｆ・
回路のみを用いるものとした極めて効果的な、受信
装置ｔｔ提供するものでわる。
運し、前述の制御手段とはソ同等な制御ｆ・
回路のみを用いるものとした極めて効果的な、受信
装置ｔｔ提供するものでわる。
Ｃ問題点を解決するための手段〕
したがって、本発明はつぎの構成により目的を達成する
ものとしている。
ものとしている。
すなわち、２線式伝送路に対して第１の可変インピーダ
ンス系子および受信用のインビーダンス素子金直列に挿
入し、伝送路の線間電圧を一定化する方向へ可変インピ
ーダンス系子のインピーダンスを制御すると共に、これ
らと並列に直列のインピーダンス素子および第２の可変
インピーダンス素子による直列回路全接続し、直列のイ
ンピーダンス系子に通ずる電流金バイアス成分に応じた
一定値に保つ方向へ制御し、これらの制御を単一の制御
回路により行なうと共に、第２の可変インピーダンス素
子に対し並列に負荷回路上接続するものとしている。
ンス系子および受信用のインビーダンス素子金直列に挿
入し、伝送路の線間電圧を一定化する方向へ可変インピ
ーダンス系子のインピーダンスを制御すると共に、これ
らと並列に直列のインピーダンス素子および第２の可変
インピーダンス素子による直列回路全接続し、直列のイ
ンピーダンス系子に通ずる電流金バイアス成分に応じた
一定値に保つ方向へ制御し、これらの制御を単一の制御
回路により行なうと共に、第２の可変インピーダンス素
子に対し並列に負荷回路上接続するものとしている。
したがって、受信用のインピーダンス系子には、信号値
？示す電流のみが通じ、これによって受信を行なえると
共に、負荷回路には、バイアス成分の範囲内において電
源電流を通ずることが自在となる。
？示す電流のみが通じ、これによって受信を行なえると
共に、負荷回路には、バイアス成分の範囲内において電
源電流を通ずることが自在となる。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図は全体を示すブロック図でめり、線路端子ｔｌ
、 ｔｔを介して接続される２線式伝送路りは、線路Ｌ
１． Ｌｘから々つており、これに対し第１の可変イン
ピーダンス素子（以下、素子）Ｚ＋が挿入されていると
共に、受信用のインピーダンス素子として抵抗器Ｒ３が
直列に接続されている一方、これらと並列に、直列のイ
ンピーダンス素子としての抵抗器Ｒｅ および第２の
素子２２による直列回路が接続されている。
、 ｔｔを介して接続される２線式伝送路りは、線路Ｌ
１． Ｌｘから々つており、これに対し第１の可変イン
ピーダンス素子（以下、素子）Ｚ＋が挿入されていると
共に、受信用のインピーダンス素子として抵抗器Ｒ３が
直列に接続されている一方、これらと並列に、直列のイ
ンピーダンス素子としての抵抗器Ｒｅ および第２の
素子２２による直列回路が接続されている。
また、素子ｚ鵞と並列に制御回路ＣＮＴが負荷回路とし
て接続されており、同回路ＣＮＴ Ｋは、線路端子ｔｚ
側側基基準して線間電圧Ｖｔ、、抵抗器Ｒｃの負荷側電
圧Ｖｃ、抵抗器Ｒｓの端子電圧Ｖｓ、および、後述の駆
動装＆ＤＲからの実測値が与えられ、制御回路ＣＮＴは
、電圧Ｖｌ、Ｖｃに応じて第１および第２の制御電圧Ｖ
ｄ＋ 、 Ｖｄ２に送出し、各素子Ｚ＋、Ｚｘのインピ
ーダンス金制御して電圧Ｖｔ、ｔ”例えばＩＯＶ、電圧
Ｖａｔ例えば■の一定値に保つと共に、電圧Ｖｓ に基
づく受信値と駆動装置ＤＲからの実測値とに応する制御
演算、を行ない、後述の電、空室換器Ｅ／Ｐに対し制御
信号を送出するものとなっている。
て接続されており、同回路ＣＮＴ Ｋは、線路端子ｔｚ
側側基基準して線間電圧Ｖｔ、、抵抗器Ｒｃの負荷側電
圧Ｖｃ、抵抗器Ｒｓの端子電圧Ｖｓ、および、後述の駆
動装＆ＤＲからの実測値が与えられ、制御回路ＣＮＴは
、電圧Ｖｌ、Ｖｃに応じて第１および第２の制御電圧Ｖ
ｄ＋ 、 Ｖｄ２に送出し、各素子Ｚ＋、Ｚｘのインピ
ーダンス金制御して電圧Ｖｔ、ｔ”例えばＩＯＶ、電圧
Ｖａｔ例えば■の一定値に保つと共に、電圧Ｖｓ に基
づく受信値と駆動装置ＤＲからの実測値とに応する制御
演算、を行ない、後述の電、空室換器Ｅ／Ｐに対し制御
信号を送出するものとなっている。
こ＼において、抵抗器Ｒｅ に９通ずる電流Ｉｃ Ｉｒ
！。
！。
次式によって示される。
したがって、Ｖｔ、に一定とする方向へ素子ｚ１のイン
ピーダンスを制御すると共に、Ｖａｔ一定とする方向へ
素子Ｚ！のインピーダンスを制御し、これへ通ずる電流
Ｉｔｋ７ＸＩ減すれば、負荷電施工３にか＼わらず電流
Ｉｃが一足となり、次式が成立−する。
ピーダンスを制御すると共に、Ｖａｔ一定とする方向へ
素子Ｚ！のインピーダンスを制御し、これへ通ずる電流
Ｉｔｋ７ＸＩ減すれば、負荷電施工３にか＼わらず電流
Ｉｃが一足となり、次式が成立−する。
ＩＬ＝ Ｉ３ ＋ Ｉｔ ４ｐ ｈ ＝ Ｉｓ ＋ Ｉ
ｃ５・、 工ｓ＝ 工り一工Ｃ・・・・ （２）すなわ
ち、Ｉｃ ｔ−バイアス成分に等しく定めることによ
り、線路電流ＩＬが例えば４〜２０ｍＡの場合、抵抗器
Ｒ８に通ずる電施工８ はＯ〜１６ｍＡの信号成分のみ
となる次め、電圧Ｖｓにより受信値の検出を行なうこと
ができる。
ｃ５・、 工ｓ＝ 工り一工Ｃ・・・・ （２）すなわ
ち、Ｉｃ ｔ−バイアス成分に等しく定めることによ
り、線路電流ＩＬが例えば４〜２０ｍＡの場合、抵抗器
Ｒ８に通ずる電施工８ はＯ〜１６ｍＡの信号成分のみ
となる次め、電圧Ｖｓにより受信値の検出を行なうこと
ができる。
また、ＩＬ が４〜２０ｍＡｆ７）場合は、最大４ｍＡ
の電源電流を供給することが白花となる。
の電源電流を供給することが白花となる。
なお、図上省略した中央の制御装置側では、定電流回路
により線路電流ＩＬの送出？行なってお９、受端１ＱＩ
Ｉの入力インピーダンスが変化しても電流値に影’！Ｊ
’ｅ与えることはない。
により線路電流ＩＬの送出？行なってお９、受端１ＱＩ
Ｉの入力インピーダンスが変化しても電流値に影’！Ｊ
’ｅ与えることはない。
また、電圧ＶＣの変化が各負荷回路の動作に影＃全与え
る場合には、電施工２の通ずる部位へ電圧安定化回路を
挿入すればよい。
る場合には、電施工２の通ずる部位へ電圧安定化回路を
挿入すればよい。
このほか、素子Ｚ１．Ｚ２ としては、トランジスタ、
フォトカプラ等の制御可能な可変インピーダンス？呈す
るものを用いればよい。
フォトカプラ等の制御可能な可変インピーダンス？呈す
るものを用いればよい。
第２図は、制御回路ＣＮＴのブーロック囚でめり、マイ
クロプロセッサ等のプロセッサＣＰＵを中心とし、固定
メモＩＪＲＯＭ、可変メモＩＪＲＡＭ、アナ−１ログ・
ディジタル変換器（以下、ＡＤＣ）Ａ／Ｄ。
クロプロセッサ等のプロセッサＣＰＵを中心とし、固定
メモＩＪＲＯＭ、可変メモＩＪＲＡＭ、アナ−１ログ・
ディジタル変換器（以下、ＡＤＣ）Ａ／Ｄ。
ディジタル・アナログ変換器（以下、ＤＡＣ）Ｄ／Ａ１
〜Ｄ／Ａｓ ｋ周辺に配したうえ、これらを母線により
接続しており、固定メモＩＪＲＯＭ中の命令全プロセッ
サＣＰＵが実行し、所定のデータ全可変メモＩＪＲＡＭ
ヘアクセスしながら制御動作上行なうものとなっている
。
〜Ｄ／Ａｓ ｋ周辺に配したうえ、これらを母線により
接続しており、固定メモＩＪＲＯＭ中の命令全プロセッ
サＣＰＵが実行し、所定のデータ全可変メモＩＪＲＡＭ
ヘアクセスしながら制御動作上行なうものとなっている
。
また、第１図に示す電圧ＶＣは、電圧安定化部ＲＥＧに
おいて安定化されたうえ、局部電源Ｅとして各部へ供給
されるものとなっている。
おいて安定化されたうえ、局部電源Ｅとして各部へ供給
されるものとなっている。
一方、ＡＤ Ｃ−Ａ／Ｄの入力側にに、プロセッサＣＰ
Ｕにより制御されるマルチプレクサＭＰＸが設けてあり
、これによって各電圧ＶＬ、Ｖｃ、Ｖｓおよび駆動装置
ＤＲからの実測値が順次にかつ反復して選択され、ＡＤ
Ｃ・Ａ／Ｄによジデイジタル信号へ各個に変換されてか
ら、プロセッサＣＰＵへ与えられるものとなっており、
これらに応じてプロセッサＣＰＵがＤＡＣ・Ｄ／Ａ ｌ
〜Ｄ／Ａｓへ制御データを与えるため、アナログ信号へ
変換され念制御電圧Ｖｔ＋ 、Ｖｄｚ および電空変換
器Ｅ／Ｐに対する制御信号が送出される。
Ｕにより制御されるマルチプレクサＭＰＸが設けてあり
、これによって各電圧ＶＬ、Ｖｃ、Ｖｓおよび駆動装置
ＤＲからの実測値が順次にかつ反復して選択され、ＡＤ
Ｃ・Ａ／Ｄによジデイジタル信号へ各個に変換されてか
ら、プロセッサＣＰＵへ与えられるものとなっており、
これらに応じてプロセッサＣＰＵがＤＡＣ・Ｄ／Ａ ｌ
〜Ｄ／Ａｓへ制御データを与えるため、アナログ信号へ
変換され念制御電圧Ｖｔ＋ 、Ｖｄｚ および電空変換
器Ｅ／Ｐに対する制御信号が送出される。
第３因は、プロセッサＣＰＵによる制御状況のフローチ
ャートでめり、マルチプレクサＭＰＸおよびＡＤＣ−Ａ
／Ｄ を介−ｊ６電圧ＳＶＬ取込＃１０１七行なってか
ら、めらかしめ固定メモＩＪＲＯＭ中へ格納してるる第
１の基準電圧Ｖｒ＋ との比較にＪ−り ’ＶＬ ＝
Ｖｒｌ？“１０２ を判断し、ＣレカＮ（ＮＯ）でろ
ればＶＬの値に応じて制御電圧％Ｖｄ。
ャートでめり、マルチプレクサＭＰＸおよびＡＤＣ−Ａ
／Ｄ を介−ｊ６電圧ＳＶＬ取込＃１０１七行なってか
ら、めらかしめ固定メモＩＪＲＯＭ中へ格納してるる第
１の基準電圧Ｖｒ＋ との比較にＪ−り ’ＶＬ ＝
Ｖｒｌ？“１０２ を判断し、ＣレカＮ（ＮＯ）でろ
ればＶＬの値に応じて制御電圧％Ｖｄ。
修正”１０３を行ない、ステップ１０２ がＹ（ＹＥＳ
） となるまでこれを反復する。
） となるまでこれを反復する。
ついで、ステップ１０１ と同様に電圧１ｖＣ取込”
１１１ ｋ行なったうえ、ステップ１０２と同 様に
第２の基準電圧Ｖｒ２ との比較により’Ｖｃ＝ Ｖｒ
＋ ７１１２ ｋ判断し、ＣれがＮのときはステップ１
０３ と同じく、これがＹとなるまで制御電圧’Ｖｄ２
修正”１１３’に行なう。
１１１ ｋ行なったうえ、ステップ１０２と同 様に
第２の基準電圧Ｖｒ２ との比較により’Ｖｃ＝ Ｖｒ
＋ ７１１２ ｋ判断し、ＣれがＮのときはステップ１
０３ と同じく、これがＹとなるまで制御電圧’Ｖｄ２
修正”１１３’に行なう。
以上によ！１ｌＶｙＶｃｔ一定としてから、ステップ１
０１ と同様に電圧’ Ｖｓ取込” １２１．および、
駆動装置ＤＲからのＳ実測値取込“１２２を行ない、こ
れらに応じて１制御演算”１２３ｉ行なったうえ、ＤＡ
Ｃ−Ｄ／Ａｓ’を介する を制御信号送出″１２４ ’
ｉ行ない、ステップ１０１以降を反復する。
０１ と同様に電圧’ Ｖｓ取込” １２１．および、
駆動装置ＤＲからのＳ実測値取込“１２２を行ない、こ
れらに応じて１制御演算”１２３ｉ行なったうえ、ＤＡ
Ｃ−Ｄ／Ａｓ’を介する を制御信号送出″１２４ ’
ｉ行ない、ステップ１０１以降を反復する。
第４図は、受信装置側の全構＃：？示すブロック図で６
９、第１図に示す受信装置ＲＥからの受信出力は電空変
換器Ｅ／Ｐへ与えられ、こＣにおいて、圧気Ｐが受信出
力に応じた圧力となり、エアシリンダ等の駆動装ｆＤＲ
へ送出され、これがパルプ■を駆動して開度全制御する
と共に、駆動軸と連結されたポテンショメータ等によジ
、現在の開度が実測値として検出され、受信装置ＲＥへ
与えられるものとなっている。
９、第１図に示す受信装置ＲＥからの受信出力は電空変
換器Ｅ／Ｐへ与えられ、こＣにおいて、圧気Ｐが受信出
力に応じた圧力となり、エアシリンダ等の駆動装ｆＤＲ
へ送出され、これがパルプ■を駆動して開度全制御する
と共に、駆動軸と連結されたポテンショメータ等によジ
、現在の開度が実測値として検出され、受信装置ＲＥへ
与えられるものとなっている。
第５図および第６図は、他の冥施例を示す第１図と同様
なブロック図でろり、第５図においては、抵抗器Ｒｃｋ
線路端子ｔ！側へ挿入し、第６図では、更に抵抗器Ｒｓ
ｉ線路線路端子側１側入しているほかは第１図と同様で
ある。
なブロック図でろり、第５図においては、抵抗器Ｒｃｋ
線路端子ｔ！側へ挿入し、第６図では、更に抵抗器Ｒｓ
ｉ線路線路端子側１側入しているほかは第１図と同様で
ある。
なお、制御回路ＣＮＴは、抵抗器Ｒｓ、Ｒｃの挿入位置
に応じて各電圧の検出基準電位を選定する必要がめり、
これにしたがって、第２図の構成？若干変更すればよい
。
に応じて各電圧の検出基準電位を選定する必要がめり、
これにしたがって、第２図の構成？若干変更すればよい
。
したがって、単一の制御回路ＣＮＴのみにより目的が達
せられると共に、同回路ＣＮＴ Ｈすべてがディジタル
回路により槽底されるため、制御状況が安定となり、か
つ、小形化が容易となる。
せられると共に、同回路ＣＮＴ Ｈすべてがディジタル
回路により槽底されるため、制御状況が安定となり、か
つ、小形化が容易となる。
たｙし、抵抗器Ｒｓの代りにダイオード等のインピーダ
ンス素子、るるいは、厘Ｗ、冗流値を検出する回路を用
いてもよく、抵抗器Ｒｃ としては、定電圧ダイオード
環上用いることもできる。
ンス素子、るるいは、厘Ｗ、冗流値を検出する回路を用
いてもよく、抵抗器Ｒｃ としては、定電圧ダイオード
環上用いることもできる。
なお、線路を流鉱、負荷回路の所要電源を流に応じてバ
イアス成分紫定めればよく、モータ等全負荷回路とじて
使用することもできる。
イアス成分紫定めればよく、モータ等全負荷回路とじて
使用することもできる。
また、第４図においては、モータ等により駆動全行なう
ものとしてもよく、パルプＶのほか、ダンパ、ポンプ等
？制御対象機器としても同様でるり、本発明は種々の変
形が自在でるる。
ものとしてもよく、パルプＶのほか、ダンパ、ポンプ等
？制御対象機器としても同様でるり、本発明は種々の変
形が自在でるる。
以上の説明により明らかなとお９本発明によれば、制御
回路が単一となり、小形化か容易となる次め、各種の制
御対象機器に対する制御および電ｔ 源供
給上顕著な効果が得られる。 。
回路が単一となり、小形化か容易となる次め、各種の制
御対象機器に対する制御および電ｔ 源供
給上顕著な効果が得られる。 。
図は本発明の実施例を示し、第１図は全体のブロック図
、第２図は制御回路のブロック図、第３図は制御状況の
フローチャート、第４図は受信装置側の全構成金量すブ
ロック図、第５図および第６図は他の実施例？示す第１
図と同様なブロック図でｂる。 Ｌ・・・・２線式伝送路、ＺＩ＋Ｚ２ ・・・・素子
（可変インピーダンス素子）、Ｒｓ 、 Ｒｅ ・・
・・抵抗器（インピーダンスｉ子）、ＣＮＴ ・・・
・制御回路（負荷回路）、ＣＰＵ・・・・ プロセッサ
、ＲＯＭ ・・・・固定メモリ、ＲＡＭ ・・・・
可変メモＩＪ、ＭＰＸ −・・・マルチプレクサ、Ａ
／Ｄ ・・−・ＡＤＣ（アナログ・ディジタル変換器）
、Ｄ／Ａ菖〜Ｄ ／Ａ３ ・・・・ＤＡＣ（ディジタ
ル・アナログ変換器）、ＶＬ・・・・線間電圧、Ｉｃ
・・・・電流。
、第２図は制御回路のブロック図、第３図は制御状況の
フローチャート、第４図は受信装置側の全構成金量すブ
ロック図、第５図および第６図は他の実施例？示す第１
図と同様なブロック図でｂる。 Ｌ・・・・２線式伝送路、ＺＩ＋Ｚ２ ・・・・素子
（可変インピーダンス素子）、Ｒｓ 、 Ｒｅ ・・
・・抵抗器（インピーダンスｉ子）、ＣＮＴ ・・・
・制御回路（負荷回路）、ＣＰＵ・・・・ プロセッサ
、ＲＯＭ ・・・・固定メモリ、ＲＡＭ ・・・・
可変メモＩＪ、ＭＰＸ −・・・マルチプレクサ、Ａ
／Ｄ ・・−・ＡＤＣ（アナログ・ディジタル変換器）
、Ｄ／Ａ菖〜Ｄ ／Ａ３ ・・・・ＤＡＣ（ディジタ
ル・アナログ変換器）、ＶＬ・・・・線間電圧、Ｉｃ
・・・・電流。
Claims (1)
- ２線式伝送路へ通ずる線路電流の電流値により示される
信号を受信する装置において、前記伝送路に対し直列に
挿入された第１の可変インピーダンス素子と、該可変イ
ンピーダンス素子と直列に接続された受信用のインピー
ダンス素子と、前記第１の可変インピーダンス素子およ
びインピーダンス素子に対し並列に接続された直列のイ
ンピーダンス素子および第２の可変インピーダンス素子
による直列回路と、前記伝送路の線間電圧を一定化する
方向へ前記第１の可変インピーダンス素子のインピーダ
ンスを制御すると共に前記直列のインピーダンス素子に
通ずる電流値を一定化する方向へ前記第２の可変インピ
ーダンス素子のインピーダンスを制御する制御回路と、
前記第２の可変インピーダンス素子と並列に接続された
負荷回路とを備えたことを特徴とする受信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18970784A JPS6169221A (ja) | 1984-09-12 | 1984-09-12 | 受信装置 |
| US06/736,920 US4623871A (en) | 1984-06-04 | 1985-05-22 | Receiving apparatus |
| SE8502704A SE458972B (sv) | 1984-06-04 | 1985-05-31 | Dialogfoerfarande samt anordning foer genomfoerande av foerfarandet |
| DE19853519709 DE3519709A1 (de) | 1984-06-04 | 1985-06-01 | Dialogverfahren und vorrichtung zur durchfuehrung dieses verfahrens |
| GB08513986A GB2160395B (en) | 1984-06-04 | 1985-06-04 | Receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18970784A JPS6169221A (ja) | 1984-09-12 | 1984-09-12 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6169221A true JPS6169221A (ja) | 1986-04-09 |
| JPH0455007B2 JPH0455007B2 (ja) | 1992-09-02 |
Family
ID=16245846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18970784A Granted JPS6169221A (ja) | 1984-06-04 | 1984-09-12 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075472A3 (de) * | 2001-03-20 | 2003-05-08 | Pepperl & Fuchs | Verfahren und vorrichtung zur dateneingabe in eine elektronische datenverarbeitungseinrichtung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145495A (en) * | 1980-04-11 | 1981-11-12 | Yokogawa Electric Works Ltd | 2-wire type transmitter |
-
1984
- 1984-09-12 JP JP18970784A patent/JPS6169221A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56145495A (en) * | 1980-04-11 | 1981-11-12 | Yokogawa Electric Works Ltd | 2-wire type transmitter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075472A3 (de) * | 2001-03-20 | 2003-05-08 | Pepperl & Fuchs | Verfahren und vorrichtung zur dateneingabe in eine elektronische datenverarbeitungseinrichtung |
| US6853931B2 (en) | 2001-03-20 | 2005-02-08 | Pepperl + Fuchs Gmbh | Method and device for inputting data into an electronic data processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455007B2 (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0546855A1 (en) | Multi-mode input/output circuit and module, and process control system using same | |
| US5249225A (en) | Self-balancing hybrid using digitally programmable attenuator for variable impedance elements | |
| US8093875B2 (en) | System and method for cable resistance cancellation | |
| US6750797B1 (en) | Programmable precision current controlling apparatus | |
| US8232785B2 (en) | System and method using a current mirror to program an output voltage and current | |
| GB2160395A (en) | Receiving apparatus | |
| KR0139078B1 (ko) | 마이크로컴퓨터 제어식 저항사고 위치진단기회로 | |
| JP3884257B2 (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| US6580277B1 (en) | Device for the ratiometric measurement of sensor signals | |
| JPH0455007B2 (ja) | ||
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| EP0112380A1 (en) | CURRENT FREQUENCY CONVERTER CIRCUIT. | |
| JP3127607B2 (ja) | 二線式信号伝送器 | |
| US4700128A (en) | Electronic calibrator | |
| JPS63310099A (ja) | 多点入力信号変換装置 | |
| JP2668166B2 (ja) | データ伝送システムにおける端末調整装置 | |
| US6127795A (en) | Transmitting process information for regulating drives | |
| JPH0457254B2 (ja) | ||
| JP3047038B2 (ja) | 受信装置 | |
| JPH0649015Y2 (ja) | 自動電圧補償カメラ装置 | |
| JPH0348713Y2 (ja) | ||
| JPS6169220A (ja) | 通信装置 | |
| JPS60205992A (ja) | 照明制御システム | |
| JP3112041B2 (ja) | 多点測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |