JPH0455276B2

JPH0455276B2 -

Info

Publication number: JPH0455276B2
Application number: JP14757086A
Authority: JP
Inventors: Takao Asaka; Juji Yamaguchi; Hideto Iwaoka
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1986-06-24
Filing date: 1986-06-24
Publication date: 1992-09-02
Also published as: JPS633289A

Description

【発明の詳細な説明】イ「発明の目的」〔産業上の利用分野〕本発明は、スタート端数時間とストツプ端数時
間に応じて電圧を変化させ、プロセツサにてこの
電圧に基づくデジタル信号に演算を加えることで
被測定時間を計測する装置に関する。

〔従来の技術〕

一般に、時間を高精度で測定するには、次のよ
うな原理が採用されている。被測定時間幅Txの
期間で開放となるようなゲートに、周期t₀のクロ
ツク信号を通し、そのクロツクの通過個数Ｎをカ
ウントする。そして、Nt₀を時間幅とするもので
ある。

この方法は厳密に言うと、Tx＝Nt₀とはなら
ず、TxNt₀である。これは通常、Txがt₀で割
切れず、小さい端数の時間が存在するからであ
る。これを第７図に示す。第７図において、ｃの
ΔT₁はTxの立上がりエツジから、その直後に発
生するクロツクC₀までのスタート端数時間であ
り、ｄのΔT₂はTxの立下りエツジから、その直
後に発生するクロツクCnまでのストツプ端数時
間である。そして、クロツク信号C₀とC_oの間の
期間ゲートを開放［第７図のｆ参照］して、通過
するクロツクの数をカウントする。その期間にお
けるクロツクの数をＮとすると［第７図のｇ］時
間幅Txは(1)式で表わされる。

Tx＝Nt₀＋ΔT₁−ΔT₂ (1) 従つて、端数の時間ΔT₁とΔT₂を測定すれば、
クロツクの周期t₀以上の分解能で時間幅Txの測
定が可能となることが(1)式から分る。

そこで、本出願人は、昭和61年６月６日付けで
この端数時間（ΔT₁，ΔT₂）を正確にしかも高速
に測定することができる「時間計測装置」を出願
した。この出願を以下『先願』と記す。

この『先願』の発明を簡単に説明すると、コン
デンサ３へ電圧スイツチswを介して一定の電圧
V₀を予め加え、コンデンサ３の電圧をV₀に保つ
ておく。このような状態で、端数時間（ΔT₁，
ΔT₂）の期間動作する電流スイツチ７を介して定
電流I₁をコンデンサ３に加え、コンデンサ３にチ
ヤージしていた電荷を放電させる。

コンデンサ３の電圧は、この放電期間に応じて
変化するので、この変化前と変化後の電圧を測定
することで端数時間を計測するものである。

〔発明が解決しようとする問題点〕

この『先願』の発明は、スタート端数パルスと
ストツプ端数パルスが近接して生じても正確に測
定することができる効果がある。

しかし、『先願』はコンデンサ３へ一定な電圧
V₀を印加する手段として電圧スイツチswを用い
ていた。電圧スイツチは電流スイツチと比較し
て、一般に次の点で差異がある。

電流スイツチの方が電圧スイツチより簡単な
構成で実現することができる。即ち、電流スイ
ツチは、例えばトランジスタ２個で簡単に構成
することができる。一方、電圧スイツチは、例
えばMOS・FET（metal oxide
semiconductor・field effect transistor）等で
構成することになりその構成は複雑になる。

電流スイツチの方が電圧スイツチよりスイツ
チング・スピードが速い。その理由は、電圧ス
イツチの場合、MOS・FETを完全にオンとす
るため、そのゲート端子へ高い電圧信号をスイ
ツチングして印加する必要があるが、高い電圧
信号を高速にスイツチングすることは困難だか
らである。一方、電流スイツチの方は、このよ
うなことがない。

本願の目的は、コンデンサへ初期値電圧を与え
るスイツチング手段として、電流スイツチを用
い、『先願』より更に高速で時間計測を行なうこ
とができ、しかも簡単な構成の時間計測装置を提
供することである。

ロ「発明の構成」〔問題点を解決するための手段〕本発明は、上記問題点を解決するために端数時間の期間、積分用のコンデンサ１７に定
電流i₂を加え、初期値電圧Vdを起点として変化
したコンデンサ１７の電圧に基づくデジタル信号
にプロセツサ８で演算を加えることで被測定時間
を計測する装置において、前記コンデンサ１７に並列接続されるクランプ
用のダイオード１８と、前記端数時間の期間以外の期間に動作する電流
スイツチ１４と、この電流スイツチ１４を介して前記コンデンサ
１７とダイオード１８の並列回路に電流i₁を加
え、この時オンに動作したダイオードの飽和電圧
によりコンデンサ１７に初期値電圧Vdを与える
定電流源１３と、の手段を備えたものである。

〔実施例〕

以下、図面を用いて本発明を詳しく説明する。

第１図は、本発明の要部構成例を示す図、第２
図は第１図のスイツチ部の動作を説明するための
図、第３図は第１図のスイツチ部の具体的構成例
を示す図、第４図と第５図は本発明に係る時間計
測装置の全体構成を示すブロツク図である。

まず、第４図を用いて本発明に係る装置の全体
を説明する。同図において、１，２は入力回路で
あり、導入した被測定の信号ｓ１，ｓ２を波形整
形するものである。被測定の信号ｓ１，ｓ２に
は、ノズル等が重畳しているので、波形整形する
ことで、以降の回路で被測定の信号を容易に取扱
うことができるようにしたものである。第４図に
おいては、２つの信号ｓ１，ｓ２の時間差を計測
する場合の構成である。

３はクロツク発生器であり、一定なパルス幅t₀
の信号［第７図ｂ参照］を出力するものである。

４はゲート回路であり、その内部に端数パルス
発生器４ａを内蔵している。このゲート回路４
は、入力回路１，２とクロツク発生器３から信号
を導入し、第７図で説明したスタート端数パルス
ｓ３［第７図ｃ参照］とストツプ端数パルスｓ４
［第７図ｄ参照］とゲーテイングクロツク信号sg
［第７図ｇ参照］を出力する。また、このゲート
回路４はその内部で、第７図ａに示すような被測
定時間幅信号sxを発生させ、端数パルス発生器
４ａに印加している。このゲート回路４及び端数
パルス発生器４ａの構成は、ありふれた回路を用
いることができる。本願においては、このゲート
回路４は、特徴とする部分ではないので、具体的
回路を上げて説明することはしない。

５はカウンタでありゲーテイングクロツク信号
sgの計数を行なうものである。

６，７は時間・電圧変換器であり、導入したパ
ルス信号ｓ３，ｓ４のパルス幅（即ち、端数時
間）に応じて電圧を変化させ、この電圧をデジタ
ルに交換して出力するものである。この時間・電
圧変換器６，７の構成が本発明の特徴とする部分
であり、この部分の具体的構成例を第１図に示
し、後で詳細に説明する。

８はプロセツサであり、カウンタ５と時間・電
圧変換器６，７から信号を導入し、(1)式に示す演
算を行なつて、被測定の時間幅Txを算出するも
のである。そのほか、時間・電圧変換器６，７に
おけるバイアス電流やオフセツト電圧に基づく誤
差を補正する演算も行なう。しかし、この補正演
算については、本発明で解決しようとしている技
術とは直接には関係しないので、本明細書では、
この補正演算については説明しない。

なお、第４図では、入力回路を２つと、時間・
電圧変換器を２つ備えた構成例を上げたがこれら
は１つずつでも良い。この場合の構成例を第５図
に示す。第５図のように入力回路１が１個の場合
は、被測定の信号が第７図ａに示すように被測定
の時間幅Txを最初から有した信号であり、この
時間幅Txを測定する場合である。このときは、
ゲート回路４は、直ちに被測定時間幅信号sxを
得て、この信号sxを端数パルス発生器４ａに導
入することができる。

また、端数パルス発生器４ａは、スタート端数
パルスｓ３とストツプ端数パルスｓ４を合成し
て、第７図のｅのように２つの端数パルスをシリ
アルな信号として出力することもできる。このよ
うな場合は、時間・電圧変換器は１個で良い。

以上のような第４図と第５図の構成の得失を述
べると、第４図の構成は、スタート端数パルスｓ
３とストツプ端数パルスｓ４のそれぞれに時間・
電圧変換器を専用に設けているので、被測定の時
間幅Txが非常に短い場合（即ち、近接してスタ
ート端数パルスｓ３とストツプ端数パルスｓ４が
生じるような測定）も、正確に測定することがで
きる。半面構成が複雑となる。

一方、第５図は構成が簡単である。しかし、パ
ルス幅を電圧に変換し、更にデジタルに変換する
処理時間は必ず必要であるから、スタート端数パ
ルスとストツプ端数パルスが非常に近接して生じ
た場合は時間・電圧変換器が１個であるため測定
が困難となる。

第１図に示した本発明の要部である時間・電圧
変換器は、以上に説明した第４図と第５図のどち
らの時間計測装置にも用いることができその効果
を発揮することができる。

第１図において、ｐ１とｐ２は入力端子であ
り、ｐ１にはプロセツサ８から待機（WAIT）
信号が加えられる。ｐ２にはスタート端数パル
ス、ストツプ端数パルスが加えられる。

１１はRSフリツプフロツプ（以下単にFF１１
と記す）であり、Ｓ端子には待機信号が加えら
れ、Ｒ端子には端数パルスが加えられる。またＱ
端子の出力ｓ１１は後述する電流スイツチを制御
する信号として用いられる。

１２は遅延線であり、端数パルスを導入してこ
れを時間τだけ遅らせるものである。この遅延線
１２の出力ｓ１２は後述する電流スイツチを制御
する信号ｓ１２として用いられる。この遅延線１
２は市販されているものを使用することができ
る。又は、この遅延線１２を設けなくとも、第１
図の信号ｓ１２が通る配線を長くすれば、この信
号ｓ１２を遅らせることができる。即ち、遅延線
１２は特別に設けることなく、等価的に遅延線１
２と同じ機能を果すことができるように構成する
ことができる。

１３と１６は定電流源であり、定電流源１３は
定電流i₁を、定電流源１６は定電流i₂を第１図に
示すような方向に流すものである。この定電流源
１３，１６は、例えばトランジスタ又は高抵抗に
より容易に構成することができる。

１４と１５は電流スイツチであり、例えば第３
図で示すようにトランジスタにより構成すること
ができる。電流スイツチ１４はFF１１の出力信
号ｓ１１により、オン・オフ制御され、電流スイ
ツチ１５は遅延線１２の出力信号ｓ１２により、
オン・オフ制御される。定電流源１３と電流スイ
ツチ１４と電流スイツチ１５と定電流源１６と
は、第１図に示すように直列に接続される。

１７は積分用のコンデンサであり、電流スイツ
チ１４と１５の接続点と、回路アース間に配置さ
れる。このコンデンサ１７の端子電圧が端数パル
スのパルス幅に従つて変化する。

１８はクランプ用のダイオードであり、コンデ
ンサ１７に対し、並列に設けられる。

１９はバツフアアンプであり、高入力抵抗の増
幅器で構成される。このバツフアアンプ１９はコ
ンデンサ１７の端子電圧を増幅し、インピーダン
ス変換して次段に伝えるものである。なお、高入
力抵抗の増幅器は、例えば非反転形演算増幅器等
により容易に構成することができる。

２０はAD変換器であり、バツフアアンプ１９
から導入したアナログ信号をデジタル信号に変換
して、プロセツサ８に伝えるものである。なお、
本発明に係る分野では、高速性が要求されるの
で、通常、フラツシユ形（全並列形）AD変換器
が用いられる。

なお、第２図は電流スイツチ１４，１５とコン
デンサ１７の周辺部の動作を説明するための図、
第３図は電流スイツチ１４，１５の具体的構成例
を示した図、第６図は第１図装置のタイムチヤー
トであり、これらの図を参照しながら第１図の装
置の動作を説明する。

(1) 端子ｐ１に待機信号［第６図ｅ参照］が、入
力された後は、FF１１はセツトされ、電流ス
イツチ１４はオン、電流スイツチ１５はオフと
なつている［第６図ｂとｃ参照］。従つて、定
電流源１３の電流i₁は、コンデンサ１７を充電
し、その電位がダイオードの順方向電圧Vdに
達すると、第２図に示すようにダイオード１８
を流れるので、コンデンサ１７の電圧はダイオ
ード１８の順方向電圧Vdに保持される［第６
図ｄ参照］。

(2) 端数パルスが端子ｐ２に印加されると直ちに
FF１１がリセツトされ、端数パルスの立上が
りエツジで電流スイツチ１４はオフとなる［第
６図ｂ参照］。一方、電流スイツチ１５は、端
数パルスが遅延線１２で遅れるので、端数パル
スの立上がりエツジから時間τだけ遅れてオン
となる［第６図ｃ参照］。この時間τは、電流
スイツチ１４が確実にオフになるまでの時間を
保証するものである。即ち、半導体を用いたス
イツチ手段は、直ちにオフとはならず、通常、
第６図ｂに示すように鈍つた波形でオフなる。

もし、電流スイツチ１４が依然としてオンで
ある期間中に、電流スイツチ１５がオンとなつ
てしまうと、以下に説明する(2)式が成立せず、
正確な時間・電圧変換を行なうことができなく
なるから遅延時間τは必要なのである。

(3) 電流スイツチ１４がオフとなつた後、電流ス
イツチ１５がオフとなると［第６図ｃ参照］、
コンデンサ１７は、スイツチ１５を介して定電
流i₂で、充電あるいは放電される。この充電あ
るいは放電の動作は、電流スイツチ１５がオン
の期間、即ち端数パルスの期間継続するので、
端数時間ΔTの後のコンデンサ１７の電圧Vc
は、(2)式で表わされる。

Vc＝Vd−１／Ｃ∫^T ₀i₂・dt ＝Vd−i₂・ΔT／Ｃ (2) なお、 Vd：ダイオード１８の順方向電圧Ｃ：コンデンサ１７の容量このようにコンデンサ１７の電圧は、端数パル
スのパルス幅、即ち、端数時間に応じて変化した
電圧となる。

電流スイツチ１４，１５は第３図に示すような
構成にすると、高速なスイツチング動作を行なう
ことができる。第３図において、電流スイツチ１
４は差動のトランジスタQ₁とQ₂で構成され、電
流スイツチ１５は差動のトランジスタQ₃とQ₄で
構成される。そして、端子ｐ３にはFF１１のＱ
出力を印加し、端子ｐ４にはFF１１の出力を
印加する。一方、端子ｐ６には、信号ｓ１２を印
加し、端子ｐ５には信号１２を印加する。な
お、この信号１２は信号ｓ１２の逆極性のパル
ス信号であり、反転回路を介することにより容易
につくり出されるものである。差動のトランジス
タ回路は一般に高速なスイツチング動作を行なう
ことができると知られている。

(4) 電流スイツチ１５は、端数パルスのパルス幅
ΔTの後にオフとなる。一方、電流スイツチ１
４もオフであるため、コンデンサ１７の電圧は
ホールド状態となる。この電圧を高入力抵抗の
バツフアアンプ１９で受け、この出力をAD変
換器２０で読取つた後、待機信号により、FF
１１をセツトし、電流スイツチ１４をオン、電
流スイツチ１５をオフの初期状態に戻す。そし
て、次の測定に備える。即ち、ダイオード１８
がオンとなり、コンデンサ１７の電圧はダイオ
ードの順方向電圧Vdとなる。

第６図において、コンデンサ１７が充電あるい
は放電される前と後の差の電圧をΔVとすれば、
(3)式が成立つ。

ΔV＝Vd−（Vd−i₂・ΔT／Ｃ）＝Vd−i₂・ΔT／Ｃ (3) このようにコンデンサ１７の電圧の変化量ΔV
は、端数時間ΔTに比例する。従つて、AD変換
器２０デジタル出力信号をプロセツサ８へ送るこ
とにより、この端数時間ΔTを算出することがで
きる。

第８図は本発明の変型例を示した図である。な
お、電流スイツチ１４，１５を駆動するFF１１
等の構成は第１図と同じであるためその記載は省
略した。第１図と異なる点は、ダイオード１８と
電流スイツチ１４の代りにFET３０による電圧
スイツチを設けた点である。このFET３０によ
りコンデンサ１７に蓄えられていた電荷を放電し
ようとするものである。この場合コンデンサ１７
の電位は、FET３０のソースｓの電位になるた
め第１図のダイオード１８は不要となる。しか
し、FET３０をスイツチングするゲート信号ｓ
１１には、通常、高電圧を必要とする。

第９図は本発明の別の構成例を示した図であ
る。なお、電流スイツチ１５，４１を駆動する
FF１１等の構成は第１図と同じであるためその
記載は省略した。また、第１０図は第９図のタイ
ムチヤートである。第９図が第１図の構成と異な
る点は、 (1) 定電流源１３は常に電流i₁を供給しているこ
と。

(2) 定電流源１３の電流i₁と同じ値（i₃＝i₁）を
持つ定電流源４２と、電流スイツチ４１を新た
に設けること。

第９図の動作は次の通りである。端数パルスが
印加される前は、電流スイツチ１５，４１はオフ
である［第１０図ｃとｄ参照］。コンデンサ１７
は定電流源１３の働きにより電圧Vdとなつてい
る。

端数パルスが立上がると、この立上がりエツジ
に同期して電流スイツチ４１はオンとなる。この
場合、定電流源１３と４１の電流はi₁＝i₃である
ため、ダイオード１８方面に流れていた電流i₁は
キヤンセルされる。

このような状態において、端数パルスの立上が
りエツジから時間τ遅れて電流スイツチ１５がオ
ンとなる。従つて、コンデンサ１７は電流i₂で放
電あるいは充電されるので、第１０図ｂに示すよ
うに変化する。この動作は第６図で説明したもの
と同じである。

端数時間の後、電流スイツチ１５がオフとなつ
ても、依然として電流スイツチ４１はオンを維持
し続ける。従つて、コンデンサ１７の電圧はホー
ルドされる。

以下、第１図、第６図で説明した動作と同じで
あるため、動作の説明を省略する。

第９図のように構成すると、電流スイツチ１
５，４１をnpnトランジスタで構成することがで
きるので、より一層の高速化ができるとともに
IC化も容易となる効果が得られる。

なお、第１０図の電流スイツチ４１の動作は第
１図の電流スイツチ１４のオン・オフ動作と全く
逆の関係にある［第６図ｂと第１０図ｃを参照］。
従つて、例えば、第１図に示す信号ｓ１１とし
て、FF１１の端子から取出して、この信号で
電流スイツチ４１を制御すれば良い。

ハ「本発明の効果」本発明によれば、時間・電圧変換器を電流スイ
ツチと定電流源で構成したために高速動作ができ
る。また、初期値電圧の設定を定電流源とクラン
プ用のダイオードで構成し、端数パルスに応じて
その電流スイツチをオフとするようにしたので、
高速動作が可能であるとともに漏れ電流等による
初期値電圧の変動がなくなり、端数パルスの入力
タイミングによらず安定な測定ができる。

【図面の簡単な説明】

第１図は本発明の要部構成例を示す図、第２図
は第１図のスイツチ部の動作を説明するための
図、第３図は第１図のスイツチ部の具体的構成例
を示す図、第４図と第５図は本発明に係る時間計
測装置の全体構成を示すブロツク図、第６図は第
１図装置の動作を表わしたタイムチヤート、第７
図は本願の全体の測定原理を表わしたタイムチヤ
ート、第８図は本発明の変型例を示した図、第９
図は本発明の別の実施例を示した図、第１０図は
第９図の動作を表わしたタイムチヤートである。１１……RSフリツプフロツプ（FF）、１２…
…遅延線、１３，１６，４２……定電流源、１
４，１５，４１……電流スイツチ、１７……コン
デンサ、１８……ダイオード、２０……AD変換
器。

Claims

【特許請求の範囲】１端数時間の期間、積分用のコンデンサ１７に
定電流i₂を加え、初期値電圧Vdを起点として変
化したコンデンサ１７の電圧に基づくデジタル信
号にプロセツサ８で演算を加えることで被測定時
間を計測する装置において、前記コンデンサ１７に並列接続されるクランプ
用のダイオード１８と、前記端数時間の期間以外の期間に動作する電流
スイツチ１４と、この電流スイツチ１４を介して前記コンデンサ
１７とダイオード１８の並列回路に電流i₁を加
え、この時オンに動作したダイオードの飽和電圧
によりコンデンサ１７に初期値電圧Vdを与える
定電流源１３と、を備えたことを特徴とする時間計測装置。２端数時間の期間、積分用のコンデンサ１７に
定電流i₂を加え、初期値電圧Vdを起点として変
化したコンデンサ１７の電圧に基づくデジタル信
号にプロセツサ８で演算を加えることで被測定時
間を計測する装置において、前記コンデンサ１７に並列接続されるクランプ
用のダイオード１８と、前記コンデンサ１７とダイオード１８の並列回
路に電流i₁を加え、この時オンに動作したダイオ
ードの飽和電圧によりコンデンサ１７に初期値電
圧Vdを与える定電流源１３と、この定電流源１３がコンデンサ１７とダイオー
ド１８の並列回路に流す電流i₁を打ち消す向きに
電流i₃を流す定電流源４２と、この定電流源４２の電流i₃を前記並列回路に加
える電流スイツチ４１と、を備えたことを特徴とする時間計測装置。