JPS63133071A

JPS63133071A - 電流−周波数変換器

Info

Publication number: JPS63133071A
Application number: JP61279556A
Authority: JP
Inventors: Mitsuru Sato; 満佐藤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1986-11-26
Filing date: 1986-11-26
Publication date: 1988-06-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は電流−周波数変換器（１７Ｆコンバータ）に
関するものである。

［従来の技術］従来、この種のＩ／Ｆコンバータとして、第２図に示す
ような構成の回路か知られている。第２図において、１
は入力端子、２は積分コンデンサ、３は演算増幅器、４
はスイッチ、５は定電流源、６はコンパレータ、７はフ
リップフロップ、８はワンショット回路、９は出力端子
である！ここで、コンデンサ２を演算増幅器３の入出力
端子間に接続して積分器を構成し、入力端子１から人力
される電流を積分する。その積分出力をコンパレータ６
により所定の一定電圧と比較し、その比較出力によりフ
リップフロップ７をセットする。

フリップフロップ７のＱ出力を出力端子９から取り出す
と共に、ワンショット回路８のトリガ入力端子Ｔにも供
給する。ワンショット回路８は−定時間幅のパルスを出
力端子Ｑより発生し、そのパルス出力によりスイッチ４
のオン、オフを行い、以て、電流源５を介しての積分コ
ンデンサ２の放電を制御する。ワンショット回路８の出
力端子Ｑからの反転パルスをフリップフロップ７のリセ
ット入力端子Ｒに供給する。

第３図は、第２図の回路の動作を説明する各部の動作波
形である。第３図において、波形（ａ）は入力端子１か
ら人力される入力端子の波形、波形（ｂ）は演算増幅器
３の出力電圧、すなわち積分出力の波形、波形（ｃ）は
コンパレータ６の出力電圧の波形、波形（ｂ）はフリッ
プフロップ７の出力電圧波形である。Ｔ１はフリップフ
ロップ７の非動作時間、Ｔ２は動作時間である。

次に、第２図および第３図を用いて動作を説明すると、
入力端子１から人力された電流（ａ）はコンデンサ２と
演算増幅器３により構成された積分器によって期間Ｔ１
の間積分されて次式で表わされる出力電圧（ｂ）を得る
。

　　Ｔ１１１０ｓ　　−−（１） ■。、出力電圧（ｂ）の値ｉ　：入力端子Ｃ：積分コンデンサ２の容量出力電圧（ｂ）はコンパレータ６において一定電圧と比
較され、比較出力電圧（ｃ）を得る。出力電圧（Ｃ）　
　によってブリッププロップ７がセットされ、出力電圧
（ｄ）が発生する。このフリッププロップ出力電圧（ｄ
）は出力端子９およびワンショット回路８に供給され、
このワンショット回路８から一定時間幅Ｔ２のパルスが
発生する。ワンショット回路８からのパルスによってプ
リップフロップ７はリセットされ、およびスイッチ４が
閉じて定電流源５によって積分コンデンサ２は放電され
る。この放電によって、積分出力（ｂ）の電圧は次式で
表わされるようになる。

Ｉ　：定電流源５の放電電流（１）式および（２）式から、一１Ｔ１＝　（ｉ−Ｉ）Ｔ２　　Ｔ２一’、（Ｔｌ中７２）　ｓ＋＝　　　　　　　　（３）
ここで、周波数ｆはｆ　＝　−（４）ＴＩ”Ｔ２であるから（３）式および（４）式から、と表わされ、
入力端子Ｉに比例した出力周波数ｆが得られることがわ
かる。

［発明が解決しようとする問題点］ところで、（５）式は、第２図示の回路を構成する演算
増幅器等の構成部品が理想的な状態で使用された場合を
表わしており、実際に回路を構成する場合には、使用部
品の誤差に起因して、（５）式に誤差が発生する。特に
、演算増幅器３のオフセット電圧Ｖ。、は、次の（６）
式で表わされるように、誤差に大きな影晋を与える。

このため、特に入力端子ｉが微小な場合には誤差が大き
くなってしまう欠点があった。

そこで、この発明の目的は、前述した従来の欠点を解消
し、微小入力端子値においても誤差の少ない電流−周波
数変換器を提供することにある。

［問題点が解決するための手段］このような目的を達成するために、この発明は、入力電
流を積分する第１の積分手段と、その積分された電流値
を基準値と比較する比較器と、積分手段の積分の開始時
より一定時間を計時する手段と、一定の時間が計時され
たときに積分手段における積分された電流を放電する手
段とを具えた電流−周波数変換器において、第１の積分
手段におけるオフセット電圧を検出する抵抗と、抵抗に
より検出された電圧を積分する第２の積分手段と、第２
の積分手段からの出力を第１の積分手段におけるオフセ
ット電圧を相殺するような極性で第１の積分手段に供給
する手段とを具えたことを特徴とする。

［作　用ｊこの発明では、第１の積分手段のオフセット電圧、たと
えばその演算増幅器のオフセット電圧をオフセット電圧
検出抵抗により検出し、それに応じて第２の積分手段の
積分動作を行わせ、その第２の積分手段の積分出力をオ
フセット電圧を減少させるような極性で第１の積分手段
に印加するようにしたので、電流−周波数変換の誤差を
微小入力電流の場合にも減少させることができる。

［実施例］以下に、図面を参照して、本発明の実施例を詳細に説明
する。

第１図はこの発明の一実施例を示すもので、入力端子１
と第２の演算増幅器ｌＯの反転入力端子との間にオフセ
ット電圧検出抵抗３０を接続する。この演算増幅器１０
の入出力端子間にはコンデンサ２０を接続する。演算増
幅器ｌＯの出力端子を演算増幅器３の非反転入力端子に
接続し、演算増幅器１０の非反転入力端子を接地する。

第１図におけるその他の構成は第３図と同様であるから
ここではその説明を省略する。

演算増幅器ｌＯの非反転入力端子は接地されているので
、抵抗３０には、接地端子と演算増幅器３の反転端子と
の間の電圧が加わる。この電圧によって流れる電流は演
算増幅器１０とコンデンサ２ｏとで積分されて演算増幅
器３の非反転入力端子に印加される。

これらの接続により、演算増幅器１０の出力端子には次
式の電圧が現われる。

Ｖ　：演算増幅器ｌＯの出力電圧 ■に入力端子１と接地との間の１圧Ｒ：オフセット検出抵抗３０の抵抗値Ｃ：コンデンサ２０の容量（７）式において積分時間ｔを一定とすれば、ＶはＶ、
に比例し、極相が反転する。この出力電力Ｖが演算増幅
器３の非反転入力端子に印加されるので、電圧Ｖ、は補
償され、入力端子１の電圧は常に接地電位に保たれ、以
てオフセット電圧は補償される。

なお、フリップフロップ７とワンショット回路８とは一
定の時間Ｔ２の計時を行っているが、このような計時は
、その他、慣例のカウンタなとでも構成できる。

［発明の効果］以上から明らかなように、この発明によれば、オフセッ
ト電圧検出抵抗と第２の演算増幅器およびコンデンサに
よる第２の積分手段とにより第１の積分手段における演
算増幅器のオフセット電圧を検出し、それを第１の積分
手段における演算増幅器の非反転入力端子に加えてオフ
セット電圧を補償するようにしたので、オフセット電圧
に起因する誤差を小さくでき、したがって、微小入力電
流に対しても誤差を増加することなく、電流−周波数変
換を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図、第３図は第２図の各部における信号波形を示す信号波形
図である。１・・・入力端子、２・・・積分コンデンサ、３・・・演算増幅器、４・・・スイッチ、５・・・定電流源、６・・・コンパレータ、７・・・フリップフロップ、８・・・ワンショット回路、９・・・出力端子、工０・・・オフセット電圧補償用の第２の演算増幅器、
２０・・・コンデンサ、３０・・・抵抗。本詮朗炙施例の回路也ィ足来ケｊの回ｙ参図第２図

Claims

【特許請求の範囲】

入力電流を積分する第１の積分手段と、その積分された
電流値を基準値と比較する比較器と、前記積分手段の積
分の開始時より一定時間を計時する手段と、前記一定の
時間が計時されたときに前記積分手段における積分され
た電流を放電する手段とを具えた電流−周波数変換器に
おいて、前記第１の積分手段におけるオフセット電圧を
検出する抵抗と、該抵抗により検出された電圧を積分す
る第２の積分手段と、該第２の積分手段からの出力を前
記第１の積分手段におけるオフセット電圧を相殺するよ
うな極性で前記第１の積分手段に供給する手段とを具え
たことを特徴とする電流−周波数変換器。