JPH0455517B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、演奏用操作子（鍵盤キー等）の操
作状態に対応した演奏情報を送出する機能を有す
る鍵盤楽器に係り、特に、該演奏情報の送出を制
御する演奏情報送出制御装置に関する。

〔従来技術〕

近年、電子オルガン、デイジタルシンセサイザ
等の電子楽器において、MIDI（Musical
Instrument Digital Interface）が広く用いられ
つつある。MIDIとは、電子楽器本体やリズムボ
ツクス、自動演奏装置（シーケンサ）等に共通し
た規格の入出力端子をつけて演奏情報の受け渡し
をするようにし、かつ、受け渡しをする演奏情報
に互換性をもたせる。これにより、同じ製品なく
ても、また、同じメーカの製品でなくても、相互
に接続して同時演奏させたり、演奏を記憶させた
り、シンクロ演奏を行わせたりという操作が可能
になる。

なお、このMIDIについては、例えば雑誌「楽
器商報」1984年７月号・第40頁〜第73頁に詳細に
記載されている。

〔発明が解決しようとする問題点〕

上述したMIDI構成の電子楽器において、演奏
情報（MIDIデータ）の送出／送出停止を制御す
るオン／オフスイツチを設け、このスイツチの操
作に対応してMIDIデータのオン／オフ制御を行
なおうとした場合次の様な問題が発生する。

すなわち、いま、電子楽器Ａから電子楽器Ｂへ
MIDIデータを送出する場合を考える。電子楽器
Ａのある鍵盤キー（以下、キーＸとする）が押下
されると、電子楽器ＡからMIDIデータとして、
キーオンイベントを示すデータ、キーＸの音高を
示すデータ、キーＸの押下速度等のキータツチ強
度を示すデータが出力されて電子楽器Ｂへ供給さ
れる。電子楽器ＢはこのMIDIデータを受け、キ
ーＸの音高と同じ音高の楽音を発生する。また、
電子楽器ＡのキーＸが離鍵された場合は、電子楽
器ＡからMIDIデータとしてキーＸの音高を示す
データおよびキーオフイベントを示すデータが出
力されて電子楽器Ｂへ供給される。電子楽器Ｂ
は、このMIDIデータを受け、キーＸと同じ音高
の楽音の発生を終了する。

ところで、電子楽器ＡがキーＸのキーオンに係
るMIDIデータを出力した後において、MIDIデ
ータ送出制御用のスイツチをオフとすると、以
後、MIDIデータの送出が停止され、この結果、
電子楽器Ｂにおいて発生しているキーＸに対応す
る楽音が停止しなくなり、音が鳴りつぱなしにな
つてしまう。同様に、キーＸをオンとした後にお
いてMIDIデータ送出制御用のスイツチをオンと
すると、キーＸのキーオンに係るMIDIデータが
電子楽器Ｂへ送出されないので、電子楽器Ｂにお
いてキーＸに対応する楽音が発生しないことにな
る。

なお、上記の問題は、鍵盤キーに限らず、ペタ
ルあるいはその他の操作子についても同様に生じ
る。

〔問題を解決するための手段〕

この発明は上記の事情に鑑みてなされたもの
で、演奏情報送出制御用のスイツチが操作されて
も、直ちに演奏情報送出のオン／オフ制御を行う
のではなく、演奏用操作子の操作が終了するのを
待つて演奏情報送出のオン／オフ制御を行うよう
にしたものである。

なお、この発明によつて送出制御されるデータ
はMIDIデータに限らず、他の形式のデータでも
よい。また、この発明は、上述した演奏情報送出
制御をデータの送出／送出停止の双方に適用した
ものは勿論のこと、データの送出あるいは送出停
止のどちらか一方のみに適用したものをも含む。

〔実施例〕

第１図はこの発明の一実施例による演奏情報送
出制御装置を適用したMIDI構成による電子楽器
を示すブロツク図である。この図において、符号
１は鍵盤であり、この鍵盤１の各キーの下部には
各々、キーのオン／オフおよびキータツチ強度検
出用のキースイツチが設けられている。このキー
スイツチは、例えば同図に符号Ｋにて示すよう
に、固定接点NC，NOおよびキーの動作と共に
移動する可動接点Ｃら構成されており、可動接点
Ｃが接点NCに当接している時キーオフが、接点
NOに当接した時キーオンが各々検出され、ま
た、可動接点Ｃが接点NCを離れた時点から接点
NOに当接するまでの時間により、キータツチ強
度が検出される。キースイツチ回路２は、、マイ
クロコンピユータ部３のCPU（中央処理装置）３
ａの指示に従つて、鍵盤１の各キースイツチの出
力を逐次バスライン４へ出力する。サステインペ
ダル５は、電子楽器に設けられているサステイン
ペダルの操作に応じてオン／オフするスイツチで
あり、その出力はバスライン４へ供給される。な
お、サステインペダルとは、発生楽音をキーオフ
後も持続させるためのペダルである。MIDIデー
タ出力制御用スイツチ６は、例えばプツシユオ
ン／リリースオフ型の照光式スイツチであり、こ
のスイツチ６を１回押すと、照光ランプが点灯す
ると共に、MIDIデータ送出可能状態となり、更
に１回押すと、照光ランプが消灯すると共に、
MIDIデータ送出停止状態となる。スイツチユニ
ツト７は音色選択スイツチその他、各種のスイツ
チからなるもので、各スイツチの出力が各々バス
ライン４へ出力される。

マイクロコンピユータ部３は、CPU３ａと、
このCPU３ａにおいて用いられるプログラムが
記憶されているROM３ｂとデータ記憶用の
RAM３ｃとから構成されており、RAM３ｃ内
には、例えば第２図に示すような各レジスタが設
定されている。楽音組成物発生回路９は、バスラ
イン４を介して供給される演奏データに基づいて
楽音信号を形成し、サウンドシステム１０へ出力
する。サウンドシステム１０は、供給された楽音
信号を増幅した後、内部のスピーカから楽音とし
て発音する。MIDIインターフエイス回路１１
は、バスライン４を介して供給される演奏データ
を、MIDIのデータ転送フオーマツトに則つた
MIDIデータとした後、MIDI・OUT端子１２か
ら出力する。また、外部からMIDI・IN端子１３
へ供給されたMIDIデータに対応する演奏データ
をバスライン４へ出力する。

次に、CPU３ａの処理過程を第３図および第
４図に示すフローチヤートを参照して説明する。
まず、第３図に示すステツプＳ１は電源投入時に
行われる初期設定処理であり、例えばRAM３ｃ
の各レジスタ（第２図参照）のクリア、楽音信号
発生回路９内の各部の初期設定等の処理が行われ
る。次にステツプＳ２は、キースキヤン・キー割
当て処理である。この処理へ進むと、CPU３ａ
は、まずキースイツチ回路２の各キースイツチを
順次走査して各キースイツチの状態を示すデータ
を順次取り込むとともに、取り込んだキースイツ
チの状態を示すデータと、RAM３ｃ内のキース
イツチレジスタROに記憶されている各キースイ
ツチのうち上記取り込んだキースイツチに関する
今までのキースイツチの状態を示すデータとを比
較することにより、イベント（キー状態の変化）
検出を行う。そして、キーオンイベントが検出さ
れた時は、キースイツチレジスタRO内の当該キ
ースイツチに関する記憶を更新するとともに、
RAM３ｃ内のチヤンネル割り当てレジスタＲ１
の各記憶スロツトＲ１−１，Ｒ１−２…Ｒ１−Ｎ
内のKONビツトを順次走査することにより空チ
ヤンネル（KONビツト〓０〓のチヤンネル）を
検出し、検出した空チヤンネルを示す記憶スロツ
トＲ１−Ｋ内に新たにオンとされたキーのキーコ
ードKC，KONビツト〓１〓およびキータツチ強
度を示すタツチデータTDを書込む。また、キー
オフイベントが検出された場合は、キースイツチ
レジスタRO内の当該キースイツチに関する記憶
を更新するとともに、チヤンネ割当てレジスタＲ
１内のキーオフとされたキーのキーコードKCが
書込まれている（割当てられている）記憶スロツ
トＲ１−ｎ内のKONビツトを〓０〓とする。

なお、チヤンネル割当てレジスタＲ１内の記憶
スロツトＲ１−１，Ｒ１−２…Ｒ１−Ｎは各々、
楽音信号発生回路９内のＮ個（Ｎはキーの数より
少ない）の楽音信号チヤンネルに対応している。
また、タツチデータTDの検出は次の様にして行
われる。すなわち、CPU３ａはキースイツチの
可動接点Ｃが接点NCから離れた時点で、同キー
スイツチに対応するタイマレジスタに「０」をセ
ツトし、以後一定時間が経過する毎に、同タイマ
レジスタをインクリメントする。CPU３ａが、
同キースイツチの可動接点Ｃが接点NOに当接し
たことを検知した時点における同タイマレジスタ
内のデータがタツチデータTDを示している。な
お、キースイツチとしては、上述の切換え型スイ
ツチに代えて、キーの押下に伴つて順次時間差を
もつてオンする２個のメーク型スイツチを用いる
こともできる。

次に、ステツプ３は、スイツチスキヤン・レジ
スタ書込み処理である。CPU３ａがこのステツ
プＳ３へ進むと、まず、サステインペダルスイツ
チ５およびスイツチユニツト７内の各スイツチを
走査して各スイツチのオン／オフ状態を示すデー
タを順次取り込むとともに、取り込んだ各スイツ
チの状態を示すデータと、RAM３ｃ内のスイツ
チレジスタＲ２に記憶されているスイツチのうち
上記取り込んだスイツチに関する今までのスイツ
チの状態を示すデータとを比較することにより、
イベント検出を行う。そして、スイツチオンイベ
ントが検出された時は、スイツチレジスタＲ２内
の、オンとされたスイツチに対応する記憶スロツ
トＲ２−１，Ｒ２−２…内に〓１〓を書込み、ま
た、スイツチオフイベントが検出された時は、オ
フとされたスイツチに対応する記憶スロツトＲ２
−１，Ｒ２−２…内に〓０〓を書込む。次に、ス
テツプS4はMIDIデータ出力制御用スイツチ処理
であり、CPU３ａがこのステツプS4へ進むと、
まず、MIDIデータ出力制御用スイツチ６を走査
してそのオン／オフ状態を検出し、スイツチ６が
オンの場合は、まずRAM３ｃ内のMIDIデータ
出力オン／オフレジスタＲ３（１ビツト）の内容
を反転し、次いで反転後のレジスタＲ３の内容が
〓１〓の時は出力オンフラグレジスタＦ１内に〓
１〓を書込み、また、反転後のレジスタＲ３の内
容が〓０〓の時は、出力オフフラグレジスタＦ２
内に〓１〓を書込む。次に、フラグレジスタＦ
１，Ｆ２のいずれかが〓１〓であるか否かをチエ
ツクし、いずれかが〓１〓の場合は第４図に示す
サブルーチンのステツプSB1へ進み、双方が〓０
〓の場合はステツプS5へ進む。また、スイツチ
６がオフの場合はレジスタＲ３の内容の反転を行
わないでフラグレジスタＦ１，Ｆ２のチエツクを
行いその結果に応じて上記と同様にサブルーチン
のステツプSB1またはステツプS5へ進む。ステツ
プSB1では、現在演奏中か否かの判断が行われ
る。すなわち、チヤンネル割当てレジスタＲ１の
各記憶スロツトＲ１−１，Ｒ１−２…内の各
KONビツトおよびスイツチレジスタＲ２の記憶
スロツトＲ２−１（サステインペダルスイツチ５
に対応する記憶スロツト）内のビツト信号が全て
〓０〓であるか否かをチエツクする。そして、上
記の各ビツト信号の内に〓０〓でないものがあつ
た場合、すなわち演奏中の場合は、何の処理もせ
ず、第３図のステツプS5へ進む。一方、各ビツ
ト信号が全て〓０〓の場合（演奏中でない場合）
は、ステツプSB2へ進む。ステツプSB2では、フ
ラグレジスタＦ１，Ｆ２のいずれに〓１〓が書込
まれているかを判断する。そして、フラグレジス
タＦ１に〓１〓が書込まれている場合は、ステツ
プSB3へ進み、また、フラグレジスタＦ２に〓１
〓が書込まれている場合は、ステツプSB4へ進
む。ステツプSB3では、RAM３Ｃ内のMIDIデー
タ出力フラグレジスタＦ３内に〓１〓が、またフ
ラグレジスタＦ１内に〓０〓が各々書込まれる。
また、ステツプSB4では、フラグレジスタＦ２，
Ｆ３に各々〓０〓が書込まれる。そして、ステツ
プS5へ進む。ステツプS5では、スイツチレジス
タＲ２の記憶スロツトＲ２−２，Ｒ２−３…の各
内容およびフラグレジスタＦ３の内容が各々、対
応するスイツチおよびスイツチ６へ出力される。
これにより、各スイツチに設けられている照光ラ
ンプが点灯または消灯される。

次に、ステツプS6はMIDIデータ作成出力処理
である。CPU３ａがこのステツプS6へ進むと、
まずチヤンネル割当てレジスタＲ１の内容および
スイツチレジスタＲ２の内容に基づき、MIDIの
データフオーマツトに従つて演奏データを作成す
る。次いで、RAM３ｃ内のフラグレジスタＦ３
をチエツクし、同フラグレジスタＦ３の内容が〓
１〓の場合は、作成した演奏データを楽音信号発
生回路９およびMIDIインターフエイス回路１１
へ出力し、また、フラグレジスタＦ３の内容が〓
０〓の場合は、作成した演奏データを楽音信号発
生回路９のみへ出力する。そして、CPU３ａの
処理はステツプS2へ戻り、以後ステツプS2，S3
…S6の処理を繰返えす。

このように、上記実施例においては、MIDIデ
ータ出力制御用スイツチ６が押された場合に、も
し演奏途中であればこの操作を受けつけず（フラ
グＦ３のセツトまたはリセツトを行わない）、演
奏が終了するのを待つて受けつける。この処理に
より、外部の電子楽器の音が鳴りつぱなしになる
等の問題を解決することができる。

なお、上記実施例においては、フラグレジスタ
Ｆ３３の内容が〓０〓の時、CPU３ａが演奏デ
ータをMIDIインターフエイス回路１１へ出力し
ないようになつているが、これに代えて、CPU
３ａが演奏データをフラグレジスタＦ３の〓１
〓／〓０〓にかかわらずインターフエイス回路１
１へ出力すると共に、フラグレジスタＦ３の内容
も同時にインターフエイス回路１１へ出力するよ
うにし、インターフエイス回路１１がフラグレジ
スタＦ３の内容に基づいてMIDIデータの出力制
御を行うようにしてもよい。また、マイクロコン
ピユータ処理によらず、ハードウエアによつて構
成してもよい。また、第４図におけるステツプ
SB1の判断は、上記実施例に限るものではない。
少くとも押鍵中の鍵があるか否かを検出すればよ
い。また、上記実施例は発音割当て方式を用いて
いるが、この発明は発音割当て方式以外の方式電
子楽器にも勿論適用することができる。さらに、
この発明は楽音信号発生回路およびサウンドシス
テムを具えていない鍵盤部およびMIDIデータ出
力制御スイツチ６のみを有するキーボード装置や
ピアノ、電気ピアノ等、電子楽器以外の鍵盤楽器
にも適用可能である。この場合、ピアノ等の鍵盤
の各キーに対応してキースイツチを設けると共
に、各ペダルに対してペダルスイツチを設け、こ
れらの各スイツチのオン／オフ状態に基づいて
MIDIデータを作成する。そして、このMIDIデ
ータの出力の制御に上記実施例による構成を適用
する。

〔発明の効果〕

以上説明したように、この発明によれば、演奏
情報を演奏操作に対応して正確に送出でき、従来
のように演奏情報送出先の外部の楽音発生装置
（電子楽器）において、音が鳴りつぱなしになる
等の問題が生じない効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を適用した電子楽
器の構成を示すブロツク図、第２図は第１図にお
けるRAM３ｃ内に設けられている主要なレジス
タを示す図、第３図、第４図は各々第１図におけ
るCPU３ａの処理過程を示す図である。 １……鍵盤、３ａ……CPU、３ｂ……ROM、
３ｃ……RAM、５……サステインペダルスイツ
チ、６……MIDIデータ出力制御用スイツチ、１
１……MIDIインターフエイス回路。

Claims (1)

1. 【特許請求の範囲】 １ (a) 少なくとも鍵を含む演奏用操作子の操作
   状態に対応した演奏情報を送出する機能を備え
   た演奏情報送出手段と、 (b) 前記演奏情報の送出のオン／オフ制御を行う
   スイツチ手段と、 (c) 前記演奏用操作子が操作中であるか否かを検
   出する検出手段と、 (d) 前記スイツチ手段が操作され、かつ、前記演
   奏用操作子が操作中でないことを前記検出手段
   が検出した場合に、前記演奏情報の送出または
   送出停止を行う制御手段と、 を具備してなる演奏情報送出制御装置。