JPS61245192A - 演奏情報送出制御装置 - Google Patents
演奏情報送出制御装置Info
- Publication number
- JPS61245192A JPS61245192A JP60085982A JP8598285A JPS61245192A JP S61245192 A JPS61245192 A JP S61245192A JP 60085982 A JP60085982 A JP 60085982A JP 8598285 A JP8598285 A JP 8598285A JP S61245192 A JPS61245192 A JP S61245192A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- key
- data
- performance information
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔蛾業上の利用分野１
この発明は、演奏用操作子（！盤上−等）の操作状態に
対応し九演奏情報を送出する機能を有する鍵盤楽器に係
り、特に、核演奏情報の送出を制御する演奏情報送出制
御装置に関する。
対応し九演奏情報を送出する機能を有する鍵盤楽器に係
り、特に、核演奏情報の送出を制御する演奏情報送出制
御装置に関する。
近年、電子オルガン、ディジタルシンセサイザ等の電子
楽器において、Ｍ ＩＤＩ（Ｍｕｓｉｃａｌ Ｉｎｓｔ
ｒｕｍｅｎｔＤｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ ）
が広く用いらｎつつある。
楽器において、Ｍ ＩＤＩ（Ｍｕｓｉｃａｌ Ｉｎｓｔ
ｒｕｍｅｎｔＤｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ ）
が広く用いらｎつつある。
Ｍ Ｉ Ｄ Ｉとは、電子楽器本体やリズムボックス、
自動演１１装置（シーケンサ）等に共通した規格の入出
力端子をつけて演奏情報の受は渡しをするようにし、か
つ、受は渡しをする演奏情報に互換性をもたせる。これ
により、同じ製品でなくても、まｔ、同じメーカの製品
でなくても、相互に接続して同時演奏させたり、演奏を
記憶させｔす、シンクロ演奏を行わせたりという操作が
可能になる。
自動演１１装置（シーケンサ）等に共通した規格の入出
力端子をつけて演奏情報の受は渡しをするようにし、か
つ、受は渡しをする演奏情報に互換性をもたせる。これ
により、同じ製品でなくても、まｔ、同じメーカの製品
でなくても、相互に接続して同時演奏させたり、演奏を
記憶させｔす、シンクロ演奏を行わせたりという操作が
可能になる。
なお、このＭＩＤＩについては、例えば惟誌「餐器商報
Ｊ／９ざψ年７月号・第４ｃＯ頁〜第７３頁に詳細に記
載されている。
Ｊ／９ざψ年７月号・第４ｃＯ頁〜第７３頁に詳細に記
載されている。
上述したＭＩＤＩ構成の電子楽器において、演奏情報（
ＭＩＤＩデータ）の送出／送出停止を制御するオン／オ
フスイッチを設け、このスイッチの操作に対応してＭＩ
ＤＩデータのオン／オフ制御を行なおうとした場合次の
様な問題が発生する。
ＭＩＤＩデータ）の送出／送出停止を制御するオン／オ
フスイッチを設け、このスイッチの操作に対応してＭＩ
ＤＩデータのオン／オフ制御を行なおうとした場合次の
様な問題が発生する。
すなわち、いま、電子楽器Ａから電子楽器ＢへＭＩＤＩ
データを送出する場合を考える。電子楽器Ａのめる鍵盤
キー（以下、キーＸとする）が押下されると、電子楽器
ＡからＭＩＤＩデータとして、キーオンイベントを示す
データ、キーＸの音高を示すデータ、キーＸの押下速度
等のキータッチ強度を示すデータが出力されて電子系器
Ｂへ供給さｎる。電子楽器ＢはこのＭＩＤＩデータを受
け、キーＸの音高と−じ音高の楽音を発生する。
データを送出する場合を考える。電子楽器Ａのめる鍵盤
キー（以下、キーＸとする）が押下されると、電子楽器
ＡからＭＩＤＩデータとして、キーオンイベントを示す
データ、キーＸの音高を示すデータ、キーＸの押下速度
等のキータッチ強度を示すデータが出力されて電子系器
Ｂへ供給さｎる。電子楽器ＢはこのＭＩＤＩデータを受
け、キーＸの音高と−じ音高の楽音を発生する。
まえ、電子楽器ＡのキーＸが離鍵された場合は、電子楽
器ＡからＭＩＤＩデータとしてキーＸの音高を示すデー
タおよびキーオフイベントを示すデータが出力されて電
子楽器Ｂへ供給さｎる。電子楽器Ｂは、このＭＩＤＩデ
ータを受け、キーＸと同じ音高の楽音の発生を終了する
。
器ＡからＭＩＤＩデータとしてキーＸの音高を示すデー
タおよびキーオフイベントを示すデータが出力されて電
子楽器Ｂへ供給さｎる。電子楽器Ｂは、このＭＩＤＩデ
ータを受け、キーＸと同じ音高の楽音の発生を終了する
。
ところで、電子楽器ＡがキーＸのキーオンに係るＭＩＤ
Ｉデータを出力した後において、Ｉ’ｖｌ Ｉ Ｄ Ｉ
データ送出制御用のスイッチをオフとすると、以後、Ｍ
ＩＤＩデータの送出が停止され、この結果、電子楽器Ｂ
において発生しているキーＸに対応する楽音が停止しな
くなり、音が鳴りっばなしになってしまう。同様に、キ
ーＸｔ−オンとした後においてＭＩＤＩデータ送出制御
用のスイッチをオンとすると、キーＸのキーオンに係る
ＭＩＤＩデータが電子楽６Ｂへ送出さｎないので、電子
楽器ＢにおいてキーＸに対応する楽音が発生しないこと
になる。
Ｉデータを出力した後において、Ｉ’ｖｌ Ｉ Ｄ Ｉ
データ送出制御用のスイッチをオフとすると、以後、Ｍ
ＩＤＩデータの送出が停止され、この結果、電子楽器Ｂ
において発生しているキーＸに対応する楽音が停止しな
くなり、音が鳴りっばなしになってしまう。同様に、キ
ーＸｔ−オンとした後においてＭＩＤＩデータ送出制御
用のスイッチをオンとすると、キーＸのキーオンに係る
ＭＩＤＩデータが電子楽６Ｂへ送出さｎないので、電子
楽器ＢにおいてキーＸに対応する楽音が発生しないこと
になる。
なお、上記の問題は、鍵盤キーに限らず、ペダルあるい
はその他の操作子についても同様に生じる。
はその他の操作子についても同様に生じる。
この発明は上記の事情に鑑みてなさｎたもので、演奏情
報送出制御用のスイッチが操作さｎても、直ちに演奏情
報送出のオン／オフ制御を行うのではたく、演奏用操作
子の操作が終了するのを待って演奏情報送出のオン／オ
フ制御を行うようにしたものである。
報送出制御用のスイッチが操作さｎても、直ちに演奏情
報送出のオン／オフ制御を行うのではたく、演奏用操作
子の操作が終了するのを待って演奏情報送出のオン／オ
フ制御を行うようにしたものである。
なお、この発明によって送出制御さｎるデータはＭＩＤ
Ｉデータに限らず、他の形式のデータでもよい。また、
この発明は、上述した演奏情報送出制御をデータの送出
／送出停止の双方に適用し之ものは勿論のこと、データ
の送出おるいは送出停止のどちらか一方のみに適用した
ものをも含む。
Ｉデータに限らず、他の形式のデータでもよい。また、
この発明は、上述した演奏情報送出制御をデータの送出
／送出停止の双方に適用し之ものは勿論のこと、データ
の送出おるいは送出停止のどちらか一方のみに適用した
ものをも含む。
第を図はこの発明の一実施例による演奏情報送出制御装
置を適用し之Ｍ Ｉ Ｄ Ｉ構成による電子楽器ヲ示す
ブロック図である。この図において、符号ｌは鍵盤であ
り、この鍵盤ｌの各キーの下部には各々、キーのオン／
オフおよびキータッチ強度検出用のキースイッチが設け
らｎている。このキースイッチは、例えば同図に符号Ｋ
にて示すように、固定接点ＮＣ，Ｎｏおよびキーの動作
と共に移動する可動接点Ｃから構成されており、可動接
点Ｃが接点ＮＣに当接している時キーオフが、接点Ｎｏ
に当接した時キーオンが各々噴出さｎＳま±、可動接点
Ｃが接点ＮＣを離れた時点から接点Ｎｏに当接するまで
の時間により、キータッチ強度が検出さｒしる。キース
イッチ回路２は、マイクロコンピュータ部８のＣＰＵ（
中央処理ｍ；ｆ）８ａの指示に従って、鍵盤１の各キー
スイッチの出力を逐次パスラインもへ出力する。サステ
ィンペダル５は、′電子楽器に設けらｎているサスティ
ンペダルの操作に応じてオン／オフするスイッチであり
、その出力はパスライン４へ供給さｎる。なお、サステ
ィンペダルとは、発生楽音をキーオフ後も持続させるた
めのペダルである。ＭＩＤＩデータ出力制御用スイッチ
６は、例えばブツシュオン／リリースオフ型の照光式ス
イッチであり、このスイッチ６ｔ−／回押すと、照光ラ
ンプが点灯すると共に、ＭＩＤＩデータ送出可能状態と
なり、更に１回押すと、照光ランプが消灯すると共に、
ＭＩＤＩデータ送出停止状態となる。スイッチユニット
７は音色選択スイッチその他、各種のスイッチからなる
もので、各スイッチの出力が各々パスライン４へ出力さ
ｎる。
置を適用し之Ｍ Ｉ Ｄ Ｉ構成による電子楽器ヲ示す
ブロック図である。この図において、符号ｌは鍵盤であ
り、この鍵盤ｌの各キーの下部には各々、キーのオン／
オフおよびキータッチ強度検出用のキースイッチが設け
らｎている。このキースイッチは、例えば同図に符号Ｋ
にて示すように、固定接点ＮＣ，Ｎｏおよびキーの動作
と共に移動する可動接点Ｃから構成されており、可動接
点Ｃが接点ＮＣに当接している時キーオフが、接点Ｎｏ
に当接した時キーオンが各々噴出さｎＳま±、可動接点
Ｃが接点ＮＣを離れた時点から接点Ｎｏに当接するまで
の時間により、キータッチ強度が検出さｒしる。キース
イッチ回路２は、マイクロコンピュータ部８のＣＰＵ（
中央処理ｍ；ｆ）８ａの指示に従って、鍵盤１の各キー
スイッチの出力を逐次パスラインもへ出力する。サステ
ィンペダル５は、′電子楽器に設けらｎているサスティ
ンペダルの操作に応じてオン／オフするスイッチであり
、その出力はパスライン４へ供給さｎる。なお、サステ
ィンペダルとは、発生楽音をキーオフ後も持続させるた
めのペダルである。ＭＩＤＩデータ出力制御用スイッチ
６は、例えばブツシュオン／リリースオフ型の照光式ス
イッチであり、このスイッチ６ｔ−／回押すと、照光ラ
ンプが点灯すると共に、ＭＩＤＩデータ送出可能状態と
なり、更に１回押すと、照光ランプが消灯すると共に、
ＭＩＤＩデータ送出停止状態となる。スイッチユニット
７は音色選択スイッチその他、各種のスイッチからなる
もので、各スイッチの出力が各々パスライン４へ出力さ
ｎる。
マイクロコンピュータ部８は、ＣＰＵ８ａと、とのＣＰ
Ｕ８ａにおいて用いらｎるプログラムが記憶さｎている
１４０Ｍ３ｂと、データ記憶用のＲＡＭｆ３ｃとから構
成されており、ＲＡＭＢｃ内には、例えば第２図に示す
ような各レジスタが設定さｎている。楽音備考発生回路
９は、パスライン４を介して供給される演奏データに基
づいて楽音信号を形成し、サウンドシステム１０へ出力
する。サウンドシステムｌＯは、供給さｎた楽音信号を
増幅した後、内部のスピーカから楽音として発音する。
Ｕ８ａにおいて用いらｎるプログラムが記憶さｎている
１４０Ｍ３ｂと、データ記憶用のＲＡＭｆ３ｃとから構
成されており、ＲＡＭＢｃ内には、例えば第２図に示す
ような各レジスタが設定さｎている。楽音備考発生回路
９は、パスライン４を介して供給される演奏データに基
づいて楽音信号を形成し、サウンドシステム１０へ出力
する。サウンドシステムｌＯは、供給さｎた楽音信号を
増幅した後、内部のスピーカから楽音として発音する。
ＭＩＤＩインターフェイス回路１１は、パスライン４を
介して供給さｎる演奏データを、ＭＩＤＩのデータ転送
フォーマットに則ったＭＩＤＩデータとした後、ＭＩＤ
Ｉ・ＯＵＴ端子ｌｚから出力する。また、外部からＭＩ
ＤＩ・ＩＮ端子１Ｂへ供給さｎｆｃＭＩＤＩデータに対
応する演奏データをパスライン４へ出力する。
介して供給さｎる演奏データを、ＭＩＤＩのデータ転送
フォーマットに則ったＭＩＤＩデータとした後、ＭＩＤ
Ｉ・ＯＵＴ端子ｌｚから出力する。また、外部からＭＩ
ＤＩ・ＩＮ端子１Ｂへ供給さｎｆｃＭＩＤＩデータに対
応する演奏データをパスライン４へ出力する。
次に、ＣＰＵ３ａの処理過程を第３図および第ψ図に示
すフローチャートを参照して説明する。
すフローチャートを参照して説明する。
まず、第３図に示すステップＳｔは電源投入時に行わｎ
る初期設定処理であり、例えばＲＡＭｆ３ｃの各レジス
タ（第２図参照）のクリア、楽音信号発生回路９内の各
部の初期設定等の処理が行われる。次にステップＳ２は
、キースキャン・キー割当て処理でろる。この処理へ進
むと、ＣＰＵ８ａは、まずキースイッチ回路２の各キー
スイッチ會噴次走査して各キースイッチの状標を示すデ
ータを順次収り込むとともに、取り込んだキースイッチ
の状態を示すデータと、ＲＡＭａｃ内のキースイッチレ
ジスタＲＯに記憶さｎている各キースイッチのうち上記
取り込んだキースイッチに関する今までのキースイッチ
の状噂を示すデータとを比較することにより、イベント
（キー状態の変化）検出を行う。そして、キーオンイベ
ントが検出された時は、キースイッチレジスタＲＯ内の
当該キースイッチに関する記憶を更新するとともに、Ｒ
ＡＭ１３ｃ内のチャンネル４１ｊり当てレジスタＲ１の
各記憶スロットＲ１−１，Ｒ１−２・・・Ｒ１−Ｎ内の
ＫＯＮビットを順次走査することにより空チャンネル（
ＫＯＮビット１０′のチャンネル）全検出し、検出した
空チャンネルを示す記憶スロットＲ１−に内に新たにオ
ンとされたキーのキーコードＫＣ，ＫＯＮビット′″ｌ
′およびキータッチ強度を示すタッチデータＴＤを書込
む。また、キーオフイベントが検出さｎた場合は、キー
スイッチレジスタＲＯ内の当該キースイッチに関する記
憶を更新するとともに、チャンネル割当てレジスタＲ１
内のキーオフとされたキーのキーコードＫＣが書込まｎ
ている（割当てられている）記憶スロットＲ１−ｎ内の
ＫＯＮビットを０″とする。
る初期設定処理であり、例えばＲＡＭｆ３ｃの各レジス
タ（第２図参照）のクリア、楽音信号発生回路９内の各
部の初期設定等の処理が行われる。次にステップＳ２は
、キースキャン・キー割当て処理でろる。この処理へ進
むと、ＣＰＵ８ａは、まずキースイッチ回路２の各キー
スイッチ會噴次走査して各キースイッチの状標を示すデ
ータを順次収り込むとともに、取り込んだキースイッチ
の状態を示すデータと、ＲＡＭａｃ内のキースイッチレ
ジスタＲＯに記憶さｎている各キースイッチのうち上記
取り込んだキースイッチに関する今までのキースイッチ
の状噂を示すデータとを比較することにより、イベント
（キー状態の変化）検出を行う。そして、キーオンイベ
ントが検出された時は、キースイッチレジスタＲＯ内の
当該キースイッチに関する記憶を更新するとともに、Ｒ
ＡＭ１３ｃ内のチャンネル４１ｊり当てレジスタＲ１の
各記憶スロットＲ１−１，Ｒ１−２・・・Ｒ１−Ｎ内の
ＫＯＮビットを順次走査することにより空チャンネル（
ＫＯＮビット１０′のチャンネル）全検出し、検出した
空チャンネルを示す記憶スロットＲ１−に内に新たにオ
ンとされたキーのキーコードＫＣ，ＫＯＮビット′″ｌ
′およびキータッチ強度を示すタッチデータＴＤを書込
む。また、キーオフイベントが検出さｎた場合は、キー
スイッチレジスタＲＯ内の当該キースイッチに関する記
憶を更新するとともに、チャンネル割当てレジスタＲ１
内のキーオフとされたキーのキーコードＫＣが書込まｎ
ている（割当てられている）記憶スロットＲ１−ｎ内の
ＫＯＮビットを０″とする。
なお、チャンネル割当てレジスタＲ１内の記憶スロット
Ｒ１−１，Ｒ１−２・・・ＲＬ−Ｎは各々、楽音信号発
生回路９内のＮ個（Ｎはキーの数より少ない）の楽音発
生チャンネルに対応している。
Ｒ１−１，Ｒ１−２・・・ＲＬ−Ｎは各々、楽音信号発
生回路９内のＮ個（Ｎはキーの数より少ない）の楽音発
生チャンネルに対応している。
また、タッチデータＴＤの検出は次の様にして行わｎる
。すなわち、ＣＰＵ８ａはキースイッチの可動接点Ｃが
接点ＮＣから離れた時点で、同キースイッチに対応する
タイマレジスタにｒＯＪ ｔ−セットし、以後一定時間
が経過する毎に、同タイマレジスタをインクリメントす
る。ＣＰＵ８ａが、同キースイッチの可動接点Ｃが接点
Ｎｏに当接したことを検知した時点における同タイマレ
ジスタ内のデータがタッチデータＴＤを示している。な
お、キースイッチとしては、上述の切換え型スイッチに
代えて、キーの押下に伴って順次時間差をもってオンす
る２個のメーク型スイッチを用いることもできる。
。すなわち、ＣＰＵ８ａはキースイッチの可動接点Ｃが
接点ＮＣから離れた時点で、同キースイッチに対応する
タイマレジスタにｒＯＪ ｔ−セットし、以後一定時間
が経過する毎に、同タイマレジスタをインクリメントす
る。ＣＰＵ８ａが、同キースイッチの可動接点Ｃが接点
Ｎｏに当接したことを検知した時点における同タイマレ
ジスタ内のデータがタッチデータＴＤを示している。な
お、キースイッチとしては、上述の切換え型スイッチに
代えて、キーの押下に伴って順次時間差をもってオンす
る２個のメーク型スイッチを用いることもできる。
次に、ステップ８は、スイッチスキャン・レジスタ書込
み処理である。ＣＰＵ８ａがこのステラ７’Ｓ８へ進む
と、まず、サスティンペダルスイッチ５およびスイッチ
ユニット？内の各スイッチを走査して各スイッチのオン
／オフ状Ｑｅ示すデータを順次１ｔ＃）込むとともに、
取り込んだ各スイッチの状轢ヲ示すデータと、ＲＡＭＢ
ｃ内のスイッチレジスタＲ２に記憶さｎているスイッチ
のうち上記取りｉへんだスイッチに関する今までのスイ
ッチの状態を示すデータとを比較することにより、イベ
ント検出を行う。そして、スイッチオンイベントが検出
さｎた時は、スイッチレジスタＲ２内の、オンとさｎた
スイッチに対応する記憶スロットＲ２−１，Ｒ２−２・
・・内に′″１′を賽込み、まｔ、スイッチオフイベン
トが噴出さｎた時は、オフとさｎたスイッチに対応する
記憶スロットＲ２−１，Ｒ２−２・・・内に１０′を書
込む。次に、ステップＳ４はＭＩＤＩデータ出力制御用
スイッチ処理であり、ＣＰＵ８ａがこのステップＳ４へ
進むと、まず、ＭＩＤＩデータ出力制御用スイッチ６を
走査してそのオン／オフ状態を検出し、スイッチ６がオ
ンの場合は、まずＲＡＭＢｃ内のＭＩＤＩデータ出力オ
ン／オフレジスタＲ３（１ビツト）の内容を反転し、次
いで反転後のレジスタＲ８の内容が″ｌ′の時は出力オ
ンフラグレジスタＦｌ内に１′を書込み、また、反転後
のレジスタＲ８の内容が１０′の時は、出力オフフラグ
レジスタＦ２内に１１′を誉込む。次に、フラグレジス
タＦ１．Ｆ２のいずれかが１１′であるか否かをチェッ
クし、いずｎかがｓＬ′の場合は第ψ図に示すサブルー
チンのステップＳＢＩへ進み、双方が０′の場合はステ
ップＳ５へ進む。また、スイッチ６がオフの場合はレジ
スタＲ８の内容の反転を行わないでフラグレジスタＦＬ
、Ｆ２のチェックを行いその結果に応じて上記と同様に
サブルーチンのステップＳＢＩまたはステップＳ５へ進
む。ステップＳＢＩでは、現在演奏中か否かの判断が行
わγしる。すなわち、チャンネル割当てレジスタＲ１の
各記１意スロットＲ１−Ｌ、Ｒ１−２・・・内の各ＫＯ
ＮビットおよびスイッチレジスタＲ２の記憶スロツ）Ｒ
２−１（サスティンペダルスイッチ５に対応する記憶ス
ロット）内のビット信号が全て′″Ｏ′であるか否かを
チェックする。そして、上記の各ビット信号の内に′″
０′でないものがあった場合、すなわち演奏中の場合は
、何の処理もせず、第３図のステップＳ５へ進む。一方
、各ビット信号が全て０′の場合（演奏中でない場合）
は、ステップＳＢ２へ進む。ステップＳＢ２では、フラ
グレジスタＦｌ、Ｆ２のいずれに１１′が書込まｎてい
るかを判断する。そして、フラグレジスタＦ１に１′が
書込まｎている場合は、ステップ５Ｂｉ３へ進み、まだ
、フラグレジスタＦ２にＩ′が遵込ま扛ている場合は、
ステップＳＢ４へ進む。ステップＳＢ８では、ＲＡＭＲ
ｃ内（７）ＭＩＤＩデータ出カフラグレジスタＦ８内に
″ｌ′が、またフラグレジスタＦｌ内に０′が各々書込
まｎる。ま之、ステップＳＢ４では、フラグレジスタＦ
２．ＦＢに各々％ ０１１が書込まｎる。そして、ステ
ップＳ５へ進む。ステップＳ５では、スイッチレジスタ
Ｒ２のｄ己１意スロットＲ２−２，Ｒ２−訃・・の各内
容およびフラグレジスタＦ８の内容が各々、対応するス
イッチおよびスイッチ６へ出力さｎる。こｎにより、各
スイッチに設けらｎている照光ランプが点灯または消灯
さｎる。
み処理である。ＣＰＵ８ａがこのステラ７’Ｓ８へ進む
と、まず、サスティンペダルスイッチ５およびスイッチ
ユニット？内の各スイッチを走査して各スイッチのオン
／オフ状Ｑｅ示すデータを順次１ｔ＃）込むとともに、
取り込んだ各スイッチの状轢ヲ示すデータと、ＲＡＭＢ
ｃ内のスイッチレジスタＲ２に記憶さｎているスイッチ
のうち上記取りｉへんだスイッチに関する今までのスイ
ッチの状態を示すデータとを比較することにより、イベ
ント検出を行う。そして、スイッチオンイベントが検出
さｎた時は、スイッチレジスタＲ２内の、オンとさｎた
スイッチに対応する記憶スロットＲ２−１，Ｒ２−２・
・・内に′″１′を賽込み、まｔ、スイッチオフイベン
トが噴出さｎた時は、オフとさｎたスイッチに対応する
記憶スロットＲ２−１，Ｒ２−２・・・内に１０′を書
込む。次に、ステップＳ４はＭＩＤＩデータ出力制御用
スイッチ処理であり、ＣＰＵ８ａがこのステップＳ４へ
進むと、まず、ＭＩＤＩデータ出力制御用スイッチ６を
走査してそのオン／オフ状態を検出し、スイッチ６がオ
ンの場合は、まずＲＡＭＢｃ内のＭＩＤＩデータ出力オ
ン／オフレジスタＲ３（１ビツト）の内容を反転し、次
いで反転後のレジスタＲ８の内容が″ｌ′の時は出力オ
ンフラグレジスタＦｌ内に１′を書込み、また、反転後
のレジスタＲ８の内容が１０′の時は、出力オフフラグ
レジスタＦ２内に１１′を誉込む。次に、フラグレジス
タＦ１．Ｆ２のいずれかが１１′であるか否かをチェッ
クし、いずｎかがｓＬ′の場合は第ψ図に示すサブルー
チンのステップＳＢＩへ進み、双方が０′の場合はステ
ップＳ５へ進む。また、スイッチ６がオフの場合はレジ
スタＲ８の内容の反転を行わないでフラグレジスタＦＬ
、Ｆ２のチェックを行いその結果に応じて上記と同様に
サブルーチンのステップＳＢＩまたはステップＳ５へ進
む。ステップＳＢＩでは、現在演奏中か否かの判断が行
わγしる。すなわち、チャンネル割当てレジスタＲ１の
各記１意スロットＲ１−Ｌ、Ｒ１−２・・・内の各ＫＯ
ＮビットおよびスイッチレジスタＲ２の記憶スロツ）Ｒ
２−１（サスティンペダルスイッチ５に対応する記憶ス
ロット）内のビット信号が全て′″Ｏ′であるか否かを
チェックする。そして、上記の各ビット信号の内に′″
０′でないものがあった場合、すなわち演奏中の場合は
、何の処理もせず、第３図のステップＳ５へ進む。一方
、各ビット信号が全て０′の場合（演奏中でない場合）
は、ステップＳＢ２へ進む。ステップＳＢ２では、フラ
グレジスタＦｌ、Ｆ２のいずれに１１′が書込まｎてい
るかを判断する。そして、フラグレジスタＦ１に１′が
書込まｎている場合は、ステップ５Ｂｉ３へ進み、まだ
、フラグレジスタＦ２にＩ′が遵込ま扛ている場合は、
ステップＳＢ４へ進む。ステップＳＢ８では、ＲＡＭＲ
ｃ内（７）ＭＩＤＩデータ出カフラグレジスタＦ８内に
″ｌ′が、またフラグレジスタＦｌ内に０′が各々書込
まｎる。ま之、ステップＳＢ４では、フラグレジスタＦ
２．ＦＢに各々％ ０１１が書込まｎる。そして、ステ
ップＳ５へ進む。ステップＳ５では、スイッチレジスタ
Ｒ２のｄ己１意スロットＲ２−２，Ｒ２−訃・・の各内
容およびフラグレジスタＦ８の内容が各々、対応するス
イッチおよびスイッチ６へ出力さｎる。こｎにより、各
スイッチに設けらｎている照光ランプが点灯または消灯
さｎる。
次に、ステップＳ６はＭＩＤＩデータ作成出力処理であ
る。ＣＰＵ８ａがこのステップＳ６へ進むと、まずチャ
ンネル割当てレジスタＲ１の内容およびスイッチレジス
タＲ２の内容に基づき、ＭＩＤＩのデータフォーマット
に従って演奏データを作成する。次いで、ＲＡＭＢｃ内
のフラグレジスタＦ８ｔ−チェックし、同フラグレジス
タＦ８の内容が１１″の場合は、作成した演奏データを
楽音信号発生回路９およびＭ Ｉ Ｄ Ｉインターフエ
イフ回路１１へ出力し、また、フラグレジスタＦ８の内
容が′″０″の場合は、作成した演奏データを楽音信号
発生回路９のみへ出力する。そして、ＣＰＵ８ａの処理
はステップＳ２へ戻り、以降ステップ３２．、Ｓ３・・
・Ｓ６の処理を繰返えす。
る。ＣＰＵ８ａがこのステップＳ６へ進むと、まずチャ
ンネル割当てレジスタＲ１の内容およびスイッチレジス
タＲ２の内容に基づき、ＭＩＤＩのデータフォーマット
に従って演奏データを作成する。次いで、ＲＡＭＢｃ内
のフラグレジスタＦ８ｔ−チェックし、同フラグレジス
タＦ８の内容が１１″の場合は、作成した演奏データを
楽音信号発生回路９およびＭ Ｉ Ｄ Ｉインターフエ
イフ回路１１へ出力し、また、フラグレジスタＦ８の内
容が′″０″の場合は、作成した演奏データを楽音信号
発生回路９のみへ出力する。そして、ＣＰＵ８ａの処理
はステップＳ２へ戻り、以降ステップ３２．、Ｓ３・・
・Ｓ６の処理を繰返えす。
このように、上記実施例においては、ＭＩＤＩデータ出
力制御用スイッチ６が押さｎｆｃ１合に、もし演奏途中
であｎばこの操作を受けつけず（フラグＦＢのセットま
たはリセットを行わない）、演奏が終了するのを侍って
受けつける。この処理により、外部の電子楽器の音が鳴
りつばなしになる等の問題を解決することができる。
力制御用スイッチ６が押さｎｆｃ１合に、もし演奏途中
であｎばこの操作を受けつけず（フラグＦＢのセットま
たはリセットを行わない）、演奏が終了するのを侍って
受けつける。この処理により、外部の電子楽器の音が鳴
りつばなしになる等の問題を解決することができる。
なお、上記実施例においては、フラグレジスタＦ８の内
容が０′の時、ＣＰＵ８ａが演奏データをＭ Ｉ Ｄ
Ｉインターフエイフ回路１１へ出力しないようになって
いるが、とｎに代えて、ＣＰＵ８ａが演奏データをフラ
グレジスタＦ８の’１７’０’にかかわらずインターフ
ェイス回路■１へ出力すると共に、フラグレジスタＦ８
の内容も同時にインターフエイス回路１１へ出力するよ
うにし、インターフェイス回路１１がフラグレジスタＦ
８の内容に基づいてＭ Ｉ Ｄ Ｉデータの出力制御を
行うようにしてもよい。まｔ１マイクロコンピュータ処
理によらず、ハードウェアによって構成してもよい。ま
た、＠ψ図におけるステップＳＢＩの判断は、上記実施
例に限るものではない。少くとも押鍵中の鍵があるか否
かを検出すｎばよい。また、上記実施例は発奮割当て方
式を用いているが、この発明は発音割当て方式以外の方
式電子楽器にも勿論通用することができる。さらに、こ
の発明は楽音信号発生回路およびサウンドシステムを具
えていない鍵盤部およびＭＩＤＩデータ出力制御スイッ
チ６のみを有するキーボード装置やピアノ、電気ピアノ
等、電子楽器以外の鍵盤楽器にも適用可能である。この
場合、ピアノ等の鍵盤の各キーに対応してキースイッチ
を設けると共に、各ペダルに対応してペダルスイッチを
設け、こｎらの各スイッチのオン／オフ状輻に基づいて
ＭＩＤＩデータを作成する。そして、このＭＩＤＩデー
タの出力の制御に上記実施例による構成を適用する。
容が０′の時、ＣＰＵ８ａが演奏データをＭ Ｉ Ｄ
Ｉインターフエイフ回路１１へ出力しないようになって
いるが、とｎに代えて、ＣＰＵ８ａが演奏データをフラ
グレジスタＦ８の’１７’０’にかかわらずインターフ
ェイス回路■１へ出力すると共に、フラグレジスタＦ８
の内容も同時にインターフエイス回路１１へ出力するよ
うにし、インターフェイス回路１１がフラグレジスタＦ
８の内容に基づいてＭ Ｉ Ｄ Ｉデータの出力制御を
行うようにしてもよい。まｔ１マイクロコンピュータ処
理によらず、ハードウェアによって構成してもよい。ま
た、＠ψ図におけるステップＳＢＩの判断は、上記実施
例に限るものではない。少くとも押鍵中の鍵があるか否
かを検出すｎばよい。また、上記実施例は発奮割当て方
式を用いているが、この発明は発音割当て方式以外の方
式電子楽器にも勿論通用することができる。さらに、こ
の発明は楽音信号発生回路およびサウンドシステムを具
えていない鍵盤部およびＭＩＤＩデータ出力制御スイッ
チ６のみを有するキーボード装置やピアノ、電気ピアノ
等、電子楽器以外の鍵盤楽器にも適用可能である。この
場合、ピアノ等の鍵盤の各キーに対応してキースイッチ
を設けると共に、各ペダルに対応してペダルスイッチを
設け、こｎらの各スイッチのオン／オフ状輻に基づいて
ＭＩＤＩデータを作成する。そして、このＭＩＤＩデー
タの出力の制御に上記実施例による構成を適用する。
以上説明し念ように、この発明によｎば、演奏情報を演
奏操作に対応して正確に送出でき、従来のように演奏情
報送出先の外部の楽音発生ｆｆｌ ＋ｉ（電子楽器）に
おいて、音が鳴りっばなしになる等の問題が生じない効
果がある。
奏操作に対応して正確に送出でき、従来のように演奏情
報送出先の外部の楽音発生ｆｆｌ ＋ｉ（電子楽器）に
おいて、音が鳴りっばなしになる等の問題が生じない効
果がある。
第を図はこの発明の一実施例を適用した電子楽器の構成
を示すブロック図、第２図は第１図におけるＲＡＭｄＣ
内に設けらｎている主要なレジス゛りを示す図、第３図
、第ψ図は各々第１図におけるＣ Ｐ ０８ ａの処理
過程を示す図である。 ■・・・・・・鍵盤、８ａ・・・・・・ＣＰＵ、）３ｂ
・・・・・・ＲＯＭ。 ８ｃ・・・・・・ＲＡＭ、！１・・・・・・サスティン
ペダルスイッチ、６・・・・・・ＭＩＤＩデータ出力制
御用スイッチ、１１・・・・・・ＭＩＤＩインターフェ
イス回路。 第１図 ＣＰＵ３ａめＸインフロー 第３図
を示すブロック図、第２図は第１図におけるＲＡＭｄＣ
内に設けらｎている主要なレジス゛りを示す図、第３図
、第ψ図は各々第１図におけるＣ Ｐ ０８ ａの処理
過程を示す図である。 ■・・・・・・鍵盤、８ａ・・・・・・ＣＰＵ、）３ｂ
・・・・・・ＲＯＭ。 ８ｃ・・・・・・ＲＡＭ、！１・・・・・・サスティン
ペダルスイッチ、６・・・・・・ＭＩＤＩデータ出力制
御用スイッチ、１１・・・・・・ＭＩＤＩインターフェ
イス回路。 第１図 ＣＰＵ３ａめＸインフロー 第３図
Claims (1)
- 【特許請求の範囲】 （ａ）少なくとも鍵を含む演奏用操作子の操作状態に対
応した演奏情報を送出する機能を備えた鍵盤楽器におい
て、 （ｂ）前記演奏情報送出のオン／オフ制御を行うスイッ
チ手段と、 （ｃ）前記演奏用操作子が操作中であるか否かを検出す
る検出手段と、 （ｄ）前記スイッチ手段が操作され、かつ、前記演奏用
操作子が操作中でないことを前記検出手段が検出した場
合に、前記演奏情報の送出または送出停止を行う制御手
段と、 を具備してなる鍵盤楽器の演奏情報送出制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085982A JPS61245192A (ja) | 1985-04-22 | 1985-04-22 | 演奏情報送出制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60085982A JPS61245192A (ja) | 1985-04-22 | 1985-04-22 | 演奏情報送出制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61245192A true JPS61245192A (ja) | 1986-10-31 |
| JPH0455517B2 JPH0455517B2 (ja) | 1992-09-03 |
Family
ID=13873904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085982A Granted JPS61245192A (ja) | 1985-04-22 | 1985-04-22 | 演奏情報送出制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245192A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208697A (ja) * | 1989-02-08 | 1990-08-20 | Victor Co Of Japan Ltd | Ｍｉｄｉ信号誤動作防止方式及びｍｉｄｉ信号記録再生装置 |
-
1985
- 1985-04-22 JP JP60085982A patent/JPS61245192A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02208697A (ja) * | 1989-02-08 | 1990-08-20 | Victor Co Of Japan Ltd | Ｍｉｄｉ信号誤動作防止方式及びｍｉｄｉ信号記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455517B2 (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4018125A (en) | Electronic musical instrument | |
| US4920851A (en) | Automatic musical tone generating apparatus for generating musical tones with slur effect | |
| JPS63186296A (ja) | 電子楽器の楽音発生制御装置 | |
| JPH047519B2 (ja) | ||
| JPS61245192A (ja) | 演奏情報送出制御装置 | |
| JP2629891B2 (ja) | 楽音信号発生装置 | |
| JPH0213318B2 (ja) | ||
| US6967277B2 (en) | Audio tone controller system, method, and apparatus | |
| US4152966A (en) | Automatic chromatic glissando | |
| JP2522793Y2 (ja) | 電子楽器 | |
| US5300726A (en) | Electronic rhythm instrument with tone pitch and tone volume control | |
| JPS6340319B2 (ja) | ||
| JP3169953B2 (ja) | 音源装置 | |
| JP2522794Y2 (ja) | 電子楽器 | |
| JP2611467B2 (ja) | 電子鍵盤楽器 | |
| JPH02199500A (ja) | 電子楽器 | |
| US4386546A (en) | Phase locking system for an electronic organ | |
| JPH04166895A (ja) | 楽音信号発生装置 | |
| EP0686961A2 (en) | Code changing method for electronic music instrument with automatic accompaniment function | |
| US4403536A (en) | Microcomputer interfaced electronic organ | |
| JPH0822282A (ja) | ギター自動伴奏装置 | |
| JPS58138994U (ja) | 電子楽器 | |
| JPH10319949A (ja) | 電子楽器 | |
| JPH07146681A (ja) | 電子楽器 | |
| JPH04275593A (ja) | 音楽的制御情報処理装置、音楽的制御情報処理方法、演奏パターン選択装置及び演奏パターン選択方法 |