JPH0455892A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0455892A JPH0455892A JP2166187A JP16618790A JPH0455892A JP H0455892 A JPH0455892 A JP H0455892A JP 2166187 A JP2166187 A JP 2166187A JP 16618790 A JP16618790 A JP 16618790A JP H0455892 A JPH0455892 A JP H0455892A
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- displayed
- memories
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 88
- 230000006870 function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 12
- 239000000872 buffer Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力装置から送られるデータに基づいて文字
や画像を表示する装置に関する。
や画像を表示する装置に関する。
従来の技術
第7図は従来からの表示装置51を説明するための斜視
図、第8図は従来からの表示装置51の基本的構成を示
すブロック図である。このような表示装置51は、文字
や画像等を入力するパーソナルコンピュータなどの入力
装置による入力部52と、入力された文字や画像を表示
するための表示部53とを含む。入力部52に入力され
た文字や画像の入力データは、制御部54に送られる。
図、第8図は従来からの表示装置51の基本的構成を示
すブロック図である。このような表示装置51は、文字
や画像等を入力するパーソナルコンピュータなどの入力
装置による入力部52と、入力された文字や画像を表示
するための表示部53とを含む。入力部52に入力され
た文字や画像の入力データは、制御部54に送られる。
制御部54は、入力部52から入力されたデータから、
表示部53によって表示すべき画像データを作成し、デ
ータバス55を介して出力部56に与える。出力部53
は、複数の表示領域53a〜53fによって構成される
。出力部56には、表示53の複数の表示領域53a〜
53fに対応して、複数の駆動回路56a〜56fが設
けられている。各駆動回路56a〜56fには、一対の
メモリが設けられている。一対のメモリのうちの一方に
は、制御部54からデータバス55を介する画像データ
がストアされる。他方のメモリからはストア内容が読出
され、表示部53において画像として表示される。この
一対のメモリの切換えは、制御部54から導出され、ラ
イン57を介して各駆動回路56a〜56fに並列に与
えられるメモリ切換信号によって行われる。
表示部53によって表示すべき画像データを作成し、デ
ータバス55を介して出力部56に与える。出力部53
は、複数の表示領域53a〜53fによって構成される
。出力部56には、表示53の複数の表示領域53a〜
53fに対応して、複数の駆動回路56a〜56fが設
けられている。各駆動回路56a〜56fには、一対の
メモリが設けられている。一対のメモリのうちの一方に
は、制御部54からデータバス55を介する画像データ
がストアされる。他方のメモリからはストア内容が読出
され、表示部53において画像として表示される。この
一対のメモリの切換えは、制御部54から導出され、ラ
イン57を介して各駆動回路56a〜56fに並列に与
えられるメモリ切換信号によって行われる。
発明が解決しようとする課題
従来からの表示装置51においては、出力部56の駆動
回路56a〜56fにおけるメモリの切換えは共通のメ
モリ切換信号によって行われる。
回路56a〜56fにおけるメモリの切換えは共通のメ
モリ切換信号によって行われる。
したがって、第7図に示すように、表示手段53の画面
の一部の領域に文字を水平方向にたとえば1 / 60
秒毎に1ドツトの割合いで移動させるスクロールを行い
ながら、残余の領域には、1秒程度以上の間隔で表示が
切換えられる静止画表示を行うとき、切換えられる静止
画は1/60秒で書変える必要がある。表示部53の画
面が大きく、表示すべき画像データが多いときは、1/
60秒以内に制御部54が画像データを書変えることは
困難である。このような制御部4の処理能力の問題から
、画面の大きさを制限するか、スクロールの速度を落と
す等の必要があり、大きな画面に高機能の表示を行うこ
とができないという問題がある。
の一部の領域に文字を水平方向にたとえば1 / 60
秒毎に1ドツトの割合いで移動させるスクロールを行い
ながら、残余の領域には、1秒程度以上の間隔で表示が
切換えられる静止画表示を行うとき、切換えられる静止
画は1/60秒で書変える必要がある。表示部53の画
面が大きく、表示すべき画像データが多いときは、1/
60秒以内に制御部54が画像データを書変えることは
困難である。このような制御部4の処理能力の問題から
、画面の大きさを制限するか、スクロールの速度を落と
す等の必要があり、大きな画面に高機能の表示を行うこ
とができないという問題がある。
本発明の目的は、迅速に画像データの書変えを行う必要
がある表示領域に対する画像データの処理を、1画面を
構成する他の領域に対する画像データの処理とは別に行
うことができる表示装置を提供することである。
がある表示領域に対する画像データの処理を、1画面を
構成する他の領域に対する画像データの処理とは別に行
うことができる表示装置を提供することである。
NMを解決するための手段
本発明は、一画面が第1表示領域および第2表示領域に
分割される表示手段と、 表示手段の第1表示領域によって表示すべき第1表示内
容を表す信号と、第2表示領域によって表示すべき第2
表示内容を表す信号とを発生する手段と、 第1表示内容をストアするための一対の第1および第2
メモリを有し、前記信号発生手段からの信号に応答し、
第1および第2メモリのうちから切換えられる一方のメ
モリに第1表示内容をストアし、他方のメモリからスト
ア内容を読出して第1表示領域に表示させる第1駆動手
段と、第2表示内容をストアするための一対の第3およ
び第4メモリを有し、前記信号発生手段からの信号に応
答し、第3および第4メモリのうちから切換えられる一
方のメモリに第2表示内容をストアし、他方のメモリか
らストア内容を読出して第2表示領域に表示させる第2
駆動手段と、第1駆動手段におけるメモリの切換えと、
第2駆動手段におけるメモリの切換えとを個別的に行う
ための手段とを含むことを特徴とする表示装置である。
分割される表示手段と、 表示手段の第1表示領域によって表示すべき第1表示内
容を表す信号と、第2表示領域によって表示すべき第2
表示内容を表す信号とを発生する手段と、 第1表示内容をストアするための一対の第1および第2
メモリを有し、前記信号発生手段からの信号に応答し、
第1および第2メモリのうちから切換えられる一方のメ
モリに第1表示内容をストアし、他方のメモリからスト
ア内容を読出して第1表示領域に表示させる第1駆動手
段と、第2表示内容をストアするための一対の第3およ
び第4メモリを有し、前記信号発生手段からの信号に応
答し、第3および第4メモリのうちから切換えられる一
方のメモリに第2表示内容をストアし、他方のメモリか
らストア内容を読出して第2表示領域に表示させる第2
駆動手段と、第1駆動手段におけるメモリの切換えと、
第2駆動手段におけるメモリの切換えとを個別的に行う
ための手段とを含むことを特徴とする表示装置である。
作 用
本発明に従えば、表示手段の画面は第1表示領域および
第2表示領域に分割される。第1表示領域によって表示
すべき第1表示内容は、第1メモリまたは第2メモリの
交互に切換えられるいずれか一方にストアされる。第1
メモリまたは第2メモリの他方からはストア内容が読出
され、第1表示領域で表示される。第2表示領域によっ
て表示すべき第2表示内容は、第3または第4メモリの
うちの1つに切換えられる一方のメモリにストアされ、
他方のメモリのストア内容が第2表示領域によって表示
される。第1および第2メモリの切換えと、第3および
第4メモリの切換えは個別的に行うことができる。した
がって、たとえば第1表示領域には静止画を表示し、第
2表示領域にはスクロールさせる画像を表示することに
よって、静止画とスクロール画像の表示を行うことがで
きる。
第2表示領域に分割される。第1表示領域によって表示
すべき第1表示内容は、第1メモリまたは第2メモリの
交互に切換えられるいずれか一方にストアされる。第1
メモリまたは第2メモリの他方からはストア内容が読出
され、第1表示領域で表示される。第2表示領域によっ
て表示すべき第2表示内容は、第3または第4メモリの
うちの1つに切換えられる一方のメモリにストアされ、
他方のメモリのストア内容が第2表示領域によって表示
される。第1および第2メモリの切換えと、第3および
第4メモリの切換えは個別的に行うことができる。した
がって、たとえば第1表示領域には静止画を表示し、第
2表示領域にはスクロールさせる画像を表示することに
よって、静止画とスクロール画像の表示を行うことがで
きる。
実施例
第1図は、本発明の一実施例の構成を示すブロンク図で
ある。表示装置1は、文字や画像などを入力するための
パーソナルコンピュータなどの入力装置によって実現さ
れる入力部2を有する。入力部2に入力された入力デー
タに基づき、表示部3において表示が行われる。入力部
2に入力された入力データは、制御部4に与えられ、表
示部3によって表示すべき表示内容を表す表示データに
変換される一1制御部4からの表示データは、出力部5
に与えられる。出力部5は、複数の駆動回路5a〜5f
を含む。各駆動口15a〜5fは、表示部3の複数に分
割される表示領域3a〜3fに対応して設けられる。各
駆動回路5a〜5fには一対の切換え可能なメモリが設
けられており、データバス6を介する制御部4からの表
示データを一方のメモリにストアする。各駆動回路5a
〜5fの他方のメモリからは、ストア内容が読出され、
対応する各表示領域3a〜3fによって表示される。各
駆動回路5a〜5fにおけるメモリの切換えは、制御部
4から第1ライン7および第2ライン8を介してそれぞ
れ導出される第1メモリ切換信号および第2メモリ切換
信号によって行われる。
ある。表示装置1は、文字や画像などを入力するための
パーソナルコンピュータなどの入力装置によって実現さ
れる入力部2を有する。入力部2に入力された入力デー
タに基づき、表示部3において表示が行われる。入力部
2に入力された入力データは、制御部4に与えられ、表
示部3によって表示すべき表示内容を表す表示データに
変換される一1制御部4からの表示データは、出力部5
に与えられる。出力部5は、複数の駆動回路5a〜5f
を含む。各駆動口15a〜5fは、表示部3の複数に分
割される表示領域3a〜3fに対応して設けられる。各
駆動回路5a〜5fには一対の切換え可能なメモリが設
けられており、データバス6を介する制御部4からの表
示データを一方のメモリにストアする。各駆動回路5a
〜5fの他方のメモリからは、ストア内容が読出され、
対応する各表示領域3a〜3fによって表示される。各
駆動回路5a〜5fにおけるメモリの切換えは、制御部
4から第1ライン7および第2ライン8を介してそれぞ
れ導出される第1メモリ切換信号および第2メモリ切換
信号によって行われる。
第1メモリ切換信号は第1表示領域である表示領域3a
〜3eに対応する駆動回路5a〜5eに与えられる。駆
動回路5a〜5eには、第1および第2メモリである一
対のメモリが設けられており、第1メモリ切換信号に応
答して表示データのストア用と、ストア内容の読出用と
を切換える6駆動回路5fには、第3および第4メモリ
である一対のメモリが設けられており、第2メモリ切換
信号に応答して表示データのストア用と、ストア内容の
読出用とが切換えられる。
〜3eに対応する駆動回路5a〜5eに与えられる。駆
動回路5a〜5eには、第1および第2メモリである一
対のメモリが設けられており、第1メモリ切換信号に応
答して表示データのストア用と、ストア内容の読出用と
を切換える6駆動回路5fには、第3および第4メモリ
である一対のメモリが設けられており、第2メモリ切換
信号に応答して表示データのストア用と、ストア内容の
読出用とが切換えられる。
第2図は、第1図示の実施例における各駆動回路5a〜
5eの構成を示すブロック図である。各駆動回路5a〜
5eは、一対の第1および第2メモリ9.10と、入力
切換回路11と、出力切換回路12と、パラレル/シリ
アル変換回路13と、アドレス発生回路14とを含む。
5eの構成を示すブロック図である。各駆動回路5a〜
5eは、一対の第1および第2メモリ9.10と、入力
切換回路11と、出力切換回路12と、パラレル/シリ
アル変換回路13と、アドレス発生回路14とを含む。
入力切換回路11には、第1および第2三状態(「スリ
ーステートjともいう)バッファ1516、第1および
第2セレクタ1.7.18および反転回路1つが含まれ
る。入力切換回路11は、制御部4からのライン7を介
するメモリ切換信号に応答して、制御部4がらの表示デ
ータをストアすべきメモリ9.10を切換える。メモリ
切換信号が一方の論理レベルであるとき、第1三状態バ
ツフア15の出力は高インピーダンス状態となり、第1
セレクタ17は第1メモリ1つにアドレス発生口路14
’からのアドレス信号を与える。第2三状態バツフア1
6はデータバス6を介する制御部4からの表示データを
第2メモリ1oに与えてストアする。第2セレクタ18
がらは制御部4がらのアドレス信号が導出され、第2メ
モリ1oに与えられる。このようにして、メモリ切換信
号が一方の論理レベルであるとき、第2メモリ12は、
1liIJ御部4からのアドレス信号が与えられ、この
アドレス信号によってアドレス指定されたストア領域に
データバス6を介する表示データがストアされる。メモ
リ切換信号が他方の論理レベルであるときは、第1メモ
リ9に対する表示データのストアが行われる。
ーステートjともいう)バッファ1516、第1および
第2セレクタ1.7.18および反転回路1つが含まれ
る。入力切換回路11は、制御部4からのライン7を介
するメモリ切換信号に応答して、制御部4がらの表示デ
ータをストアすべきメモリ9.10を切換える。メモリ
切換信号が一方の論理レベルであるとき、第1三状態バ
ツフア15の出力は高インピーダンス状態となり、第1
セレクタ17は第1メモリ1つにアドレス発生口路14
’からのアドレス信号を与える。第2三状態バツフア1
6はデータバス6を介する制御部4からの表示データを
第2メモリ1oに与えてストアする。第2セレクタ18
がらは制御部4がらのアドレス信号が導出され、第2メ
モリ1oに与えられる。このようにして、メモリ切換信
号が一方の論理レベルであるとき、第2メモリ12は、
1liIJ御部4からのアドレス信号が与えられ、この
アドレス信号によってアドレス指定されたストア領域に
データバス6を介する表示データがストアされる。メモ
リ切換信号が他方の論理レベルであるときは、第1メモ
リ9に対する表示データのストアが行われる。
出力切換回路12には、第3および第4三状態バッファ
20.21が含まれる。第3および第4三状態バッファ
20.21の制御端子には、入力切換回路11の反転回
路19の両端の信号がそれぞれ与えられる。したがって
、メモリ切換信号が一方の論理レベルであるときは、第
4三状態バツフア21の出力は高インピーダンス状態と
なる。
20.21が含まれる。第3および第4三状態バッファ
20.21の制御端子には、入力切換回路11の反転回
路19の両端の信号がそれぞれ与えられる。したがって
、メモリ切換信号が一方の論理レベルであるときは、第
4三状態バツフア21の出力は高インピーダンス状態と
なる。
第3三状態バツフア2oがらは、アドレス発生回路14
によってアドレス指定される第1メモリ19からのスト
ア内容が導出される。同様にして、メモリ切換信号が他
方の論理レベルであるときは、第4三状態バツフアから
アドレス発生回路14によってアドレス指定される第2
メモリ1oのストア内容が導出される。
によってアドレス指定される第1メモリ19からのスト
ア内容が導出される。同様にして、メモリ切換信号が他
方の論理レベルであるときは、第4三状態バツフアから
アドレス発生回路14によってアドレス指定される第2
メモリ1oのストア内容が導出される。
このようにして出力切換回路12がら導出される表示デ
ータは、パラレル/シリアル変換回路13によってシリ
アル信号DATAに変換される。
ータは、パラレル/シリアル変換回路13によってシリ
アル信号DATAに変換される。
アドレス発生口1i′814がらは、表示部3によって
表示を行うためのアドレス信号LO〜L3、ロード信号
Loadおよびクロック信号CLKも導出される。
表示を行うためのアドレス信号LO〜L3、ロード信号
Loadおよびクロック信号CLKも導出される。
駆動回路5fにも、駆動回路5a〜5eの一対の第1お
よび第2メモリ9,10と同様に一対の第3および第4
メモリが設けられている。このメモリの切換えは、制御
部4からのライン8を介するメモリ切換信号に応答して
行われる。
よび第2メモリ9,10と同様に一対の第3および第4
メモリが設けられている。このメモリの切換えは、制御
部4からのライン8を介するメモリ切換信号に応答して
行われる。
なお、制御部4から各駆動回路5a〜5fにはライン7
およびライン8の両方を接続しておき、各駆動回路5a
〜5fにおいて選択するようにしてもよいことは勿論で
ある。
およびライン8の両方を接続しておき、各駆動回路5a
〜5fにおいて選択するようにしてもよいことは勿論で
ある。
第3図は第1図示の実施例の表示部3の構成を示すブロ
ック図、第4図は表示手段3に含まれる発光ダイオード
(以下rLEDJと略称する)マトリクスの構成を示す
電気回路図である。表示部3は、複数の基本ユニット2
20〜270がマトリクス状に組合わされて構成される
。各基本ユニット220〜270には、第4図に示すよ
うなしEDマトリクスが設けられている。LEDマトリ
クス226は、水平方向の行AO〜A15が16行、垂
直方向の列CO〜C15が16列配列され、これらの行
AO〜A15および列CO〜C15の交点にLEDによ
る絵素DOO,DOI、・、・が設けられて構成される
ドラj・マトリクスによって画像表示を行う。このよう
な16X16LEDマトリクス226の各列CO〜C1
5の駆動は、各基本パネル毎に設けられるシフト駆動図
B236によって行われる。16X16LEDマトリク
ス226の各行AO〜A、 15の駆動は、行駆動回路
229によって行われる。LEDマトリクス226の行
駆動は、各行AO〜A15を電気的に切換えて行ういわ
ゆるダイナミック駆動法による。このような基本パネル
220〜240は、水平方向に配列され、各基本パネル
220〜240に設けられているLEDマトリクスは、
第1表示領域を構成する。同様にして、基本パネル25
0〜270に設けられるLEDマトリクス226は第2
表示領域を構成する。
ック図、第4図は表示手段3に含まれる発光ダイオード
(以下rLEDJと略称する)マトリクスの構成を示す
電気回路図である。表示部3は、複数の基本ユニット2
20〜270がマトリクス状に組合わされて構成される
。各基本ユニット220〜270には、第4図に示すよ
うなしEDマトリクスが設けられている。LEDマトリ
クス226は、水平方向の行AO〜A15が16行、垂
直方向の列CO〜C15が16列配列され、これらの行
AO〜A15および列CO〜C15の交点にLEDによ
る絵素DOO,DOI、・、・が設けられて構成される
ドラj・マトリクスによって画像表示を行う。このよう
な16X16LEDマトリクス226の各列CO〜C1
5の駆動は、各基本パネル毎に設けられるシフト駆動図
B236によって行われる。16X16LEDマトリク
ス226の各行AO〜A、 15の駆動は、行駆動回路
229によって行われる。LEDマトリクス226の行
駆動は、各行AO〜A15を電気的に切換えて行ういわ
ゆるダイナミック駆動法による。このような基本パネル
220〜240は、水平方向に配列され、各基本パネル
220〜240に設けられているLEDマトリクスは、
第1表示領域を構成する。同様にして、基本パネル25
0〜270に設けられるLEDマトリクス226は第2
表示領域を構成する。
第5図は、各基本パネル220〜270において表示を
行うときに必要となる信号を示す波形図である。第5図
(1)〜第5図(4)は、LEDマトリクス226の行
AO〜A15を選択するためのアドレス信号である。第
5図(1)のアドレス信号が最も下位のアドレス信号L
Oを示し、第5図(4)が最も上位であるアドレス信号
L3を示す。これらのアドレス信号が、駆動回路5a〜
5fに含まれるアドレス発生回路14がら導出される。
行うときに必要となる信号を示す波形図である。第5図
(1)〜第5図(4)は、LEDマトリクス226の行
AO〜A15を選択するためのアドレス信号である。第
5図(1)のアドレス信号が最も下位のアドレス信号L
Oを示し、第5図(4)が最も上位であるアドレス信号
L3を示す。これらのアドレス信号が、駆動回路5a〜
5fに含まれるアドレス発生回路14がら導出される。
各行毎の表示期間内に、水平方向に配列される基本パネ
ル220〜240のLEDマトリクス226によって表
示すべき表示内容に対応する表示データが駆動回路5a
〜5fがら第5図(5)に示すように導出される。表示
データDATAは、水平方向に配列された各基本パネル
220〜240に設けられるシフト駆動回路236内を
、第5図(6)に示すクロック信号CLKに同期して転
送される。第5図(7)は、各シフト駆動回路236に
おいて、転送される表示データDATAをラッチすべき
ことを指示するためのLoad信号を示す。第5図(5
)〜第5図(7)は、時間軸方向に拡大して示す。この
ようにして表示部3に与えられる表示データを表す信号
DATAは、駆動回路5a〜5f内の一対のメモリ回路
9,1゜のうちの一方のストア内容である。メモリ回路
910のうちの他方には制御部4がらの表示データをス
トアすることができる。したがって、第1表示領域であ
る基本パネル220〜2404.:mおいて静止画を表
示するとき、メモリの切換えを短時間で行わなければ、
大画面に対して次に表示すべき画像のための表示データ
をストアすることができる。この一方、第2表示領域で
ある基本パネル250〜270に対しては、駆動図15
fの第1および第2メモリ回N9,10のストア用と読
出用との切換えを短時間で行うことによって、迅速なス
クロール表示などを行うことができる。
ル220〜240のLEDマトリクス226によって表
示すべき表示内容に対応する表示データが駆動回路5a
〜5fがら第5図(5)に示すように導出される。表示
データDATAは、水平方向に配列された各基本パネル
220〜240に設けられるシフト駆動回路236内を
、第5図(6)に示すクロック信号CLKに同期して転
送される。第5図(7)は、各シフト駆動回路236に
おいて、転送される表示データDATAをラッチすべき
ことを指示するためのLoad信号を示す。第5図(5
)〜第5図(7)は、時間軸方向に拡大して示す。この
ようにして表示部3に与えられる表示データを表す信号
DATAは、駆動回路5a〜5f内の一対のメモリ回路
9,1゜のうちの一方のストア内容である。メモリ回路
910のうちの他方には制御部4がらの表示データをス
トアすることができる。したがって、第1表示領域であ
る基本パネル220〜2404.:mおいて静止画を表
示するとき、メモリの切換えを短時間で行わなければ、
大画面に対して次に表示すべき画像のための表示データ
をストアすることができる。この一方、第2表示領域で
ある基本パネル250〜270に対しては、駆動図15
fの第1および第2メモリ回N9,10のストア用と読
出用との切換えを短時間で行うことによって、迅速なス
クロール表示などを行うことができる。
第6図は第1図示の実施例における表示画面を示す図で
ある。第1表示領域では大画面で静止画を表示し、第2
表示領域ではスクロール表示を行う。このようにして第
7図の従来がらの表示装置51の表示部53におけるよ
うな画像表示を、迅速に行うことができる。
ある。第1表示領域では大画面で静止画を表示し、第2
表示領域ではスクロール表示を行う。このようにして第
7図の従来がらの表示装置51の表示部53におけるよ
うな画像表示を、迅速に行うことができる。
上述の実施例では、表示手段としてLEDマトリクスに
よるものが使用されているけれども、液晶表示素子や、
陰極線管く略称CRT)などを使用してもよいことは勿
論である。
よるものが使用されているけれども、液晶表示素子や、
陰極線管く略称CRT)などを使用してもよいことは勿
論である。
また、第1表示領域では静止画を表示し、第2表示領域
ではスクロールを行っているけれども、各表示領域で異
なる速度と方向のスクロールを行ったり、異なった周期
で変化する静止画表示を行ってもよいことは勿論である
。
ではスクロールを行っているけれども、各表示領域で異
なる速度と方向のスクロールを行ったり、異なった周期
で変化する静止画表示を行ってもよいことは勿論である
。
さらに、複数の表示領域を第1および第2表示領域で代
表させているけれども、他の数の表示領域に本発明を適
用してもよいことは勿論である。
表させているけれども、他の数の表示領域に本発明を適
用してもよいことは勿論である。
発明の効果
以上のように本発明によれば、表示手段によって表示す
べき表示内容が、一対のメモリのうちで、ストア内容を
読出して表示手段によって表示させている一方のメモリ
とは異なる他方のメモリにストアする。他方のメモリに
ストアされたストア内容は、メモリを切換えることによ
って、読出されて表示手段によって表示される。このよ
うな切換えを、表示手段を分割する第1および第2表示
領域毎に個別的に行うことがてきるので、大画面で高機
能の表示を行うことができる。
べき表示内容が、一対のメモリのうちで、ストア内容を
読出して表示手段によって表示させている一方のメモリ
とは異なる他方のメモリにストアする。他方のメモリに
ストアされたストア内容は、メモリを切換えることによ
って、読出されて表示手段によって表示される。このよ
うな切換えを、表示手段を分割する第1および第2表示
領域毎に個別的に行うことがてきるので、大画面で高機
能の表示を行うことができる。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図示の実施例における駆動回路の構成を示すブロッ
ク図、第3図は第1図示の実施例における表示部の構成
を示すブロック図、第4図は第3図の基本パネルに設け
られるLED7トリクスの構成を示す電気回路図、第5
図は第3図の基本パネルに与えられる信号を示す波形図
、第6図は第1図示の実施例による表示画面を示す図、
第7図は従来からの表示装置51の斜視図、第8図は従
来からの表示装置51の構成を示すブロック図である。 1・・・表示装置、2・・・入力部、3・・・表示部、
3a〜3f・・・表示領域、4・・・制御部、5・・・
出力部、5a〜5f・・・駆動回路、6・・・データバ
ス、7・・第1ライン、8・・・第2ライン、9・・・
第1メモリ回路、10・・・第2メモリ回路、11・・
入力切換回路、12・・出力切換回路、13・パラレル
/シリアル変換回路、14・アドレス発生回路 代理人 弁理士 画数 圭一部 第4図 O 第 図
第1図示の実施例における駆動回路の構成を示すブロッ
ク図、第3図は第1図示の実施例における表示部の構成
を示すブロック図、第4図は第3図の基本パネルに設け
られるLED7トリクスの構成を示す電気回路図、第5
図は第3図の基本パネルに与えられる信号を示す波形図
、第6図は第1図示の実施例による表示画面を示す図、
第7図は従来からの表示装置51の斜視図、第8図は従
来からの表示装置51の構成を示すブロック図である。 1・・・表示装置、2・・・入力部、3・・・表示部、
3a〜3f・・・表示領域、4・・・制御部、5・・・
出力部、5a〜5f・・・駆動回路、6・・・データバ
ス、7・・第1ライン、8・・・第2ライン、9・・・
第1メモリ回路、10・・・第2メモリ回路、11・・
入力切換回路、12・・出力切換回路、13・パラレル
/シリアル変換回路、14・アドレス発生回路 代理人 弁理士 画数 圭一部 第4図 O 第 図
Claims (1)
- 【特許請求の範囲】 一画面が第1表示領域および第2表示領域に分割される
表示手段と、 表示手段の第1表示領域によつて表示すべき第1表示内
容を表す信号と、第2表示領域によつて表示すべき第2
表示内容を表す信号とを発生する手段と、 第1表示内容をストアするための一対の第1および第2
メモリを有し、前記信号発生手段からの信号に応答し、
第1および第2メモリのうちから切換えられる一方のメ
モリに第1表示内容をストアし、他方のメモリからスト
ア内容を読出して第1表示領域に表示させる第1駆動手
段と、 第2表示内容をストアするための一対の第3および第4
メモリを有し、前記信号発生手段からの信号に応答し、
第3および第4メモリのうちから切換えられる一方のメ
モリに第2表示内容をストアし、他方のメモリからスト
ア内容を読出して第2表示領域に表示させる第2駆動手
段と、 第1駆動手段におけるメモリの切換えと、第2駆動手段
におけるメモリの切換えとを個別的に行うための手段と
を含むことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166187A JPH087564B2 (ja) | 1990-06-25 | 1990-06-25 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166187A JPH087564B2 (ja) | 1990-06-25 | 1990-06-25 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0455892A true JPH0455892A (ja) | 1992-02-24 |
| JPH087564B2 JPH087564B2 (ja) | 1996-01-29 |
Family
ID=15826695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166187A Expired - Lifetime JPH087564B2 (ja) | 1990-06-25 | 1990-06-25 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087564B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121386A (ja) * | 1982-12-28 | 1984-07-13 | 松下電器産業株式会社 | 表示装置 |
| JPH01140197A (ja) * | 1987-11-26 | 1989-06-01 | Matsushita Electric Works Ltd | 表示装置 |
-
1990
- 1990-06-25 JP JP2166187A patent/JPH087564B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121386A (ja) * | 1982-12-28 | 1984-07-13 | 松下電器産業株式会社 | 表示装置 |
| JPH01140197A (ja) * | 1987-11-26 | 1989-06-01 | Matsushita Electric Works Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH087564B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| US5495266A (en) | Still picture display apparatus and external storage device used therein | |
| US4740786A (en) | Apparatus for driving liquid crystal display | |
| JP3710728B2 (ja) | 液晶駆動装置 | |
| US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
| US6028587A (en) | Display device for controlling display gradation in display dots by writing image data in image memory | |
| JPH0147797B2 (ja) | ||
| CN100377207C (zh) | 用于驱动显示面板的控制器/驱动器 | |
| JPH0455892A (ja) | 表示装置 | |
| JPS58193583A (ja) | ラスタ走査表示装置用記号発生装置および記号回転方法 | |
| JPH08211849A (ja) | 表示制御装置 | |
| JPH08202310A (ja) | 画面駆動回路 | |
| US5767831A (en) | Dot-matrix display for screen having multiple portions | |
| JPS5836779B2 (ja) | 連続的な文字移動機能を有する表示装置 | |
| JPH04275592A (ja) | 液晶表示装置 | |
| KR0138935B1 (ko) | 씨알티및 엘씨디를동시에제어하기위한 이중패널이중드라이브그래픽제어장치 | |
| JP2599359B2 (ja) | 表示制御装置 | |
| KR100402227B1 (ko) | 액정구동장치 | |
| JP3468652B2 (ja) | 表示制御装置および表示装置 | |
| KR100213474B1 (ko) | 3차원 그래픽처리를 위한 메모리구조 및 픽셀클럭 선택회로 | |
| JP3319031B2 (ja) | 表示装置 | |
| JP3124166B2 (ja) | Vramの表示アドレス演算回路 | |
| JP2612378B2 (ja) | Ledドットマトリクス表示装置及びその制御方法 | |
| JPH07334138A (ja) | 画像表示装置 |