JPH0456227A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0456227A JPH0456227A JP2167159A JP16715990A JPH0456227A JP H0456227 A JPH0456227 A JP H0456227A JP 2167159 A JP2167159 A JP 2167159A JP 16715990 A JP16715990 A JP 16715990A JP H0456227 A JPH0456227 A JP H0456227A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- wiring
- polysilicon wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に関するものである。
従来の技術
従来より、半導体装置は人体や機械などの外部より入っ
てくる過大な静電気（以下、サージと称す）によって内
部回路が破壊されるという現象が起こることが知られて
いる。内部回路を保護するために、入力保護回路を用い
て、サージに対する耐圧向上を図っている。
てくる過大な静電気（以下、サージと称す）によって内
部回路が破壊されるという現象が起こることが知られて
いる。内部回路を保護するために、入力保護回路を用い
て、サージに対する耐圧向上を図っている。
以下、従来の半導体装置の入力保護回路について説明す
る。第２図は従来の半導体装置の入力保護回路の要所断
面図である。Ｐ型半導体基板１の上部にＮ型拡散層２を
イオン注入により深さ０．２μｍの厚さに形成する。Ｐ
型半導体基板１の電位は０ボルトか、それ以下の電位が
与えられている。
る。第２図は従来の半導体装置の入力保護回路の要所断
面図である。Ｐ型半導体基板１の上部にＮ型拡散層２を
イオン注入により深さ０．２μｍの厚さに形成する。Ｐ
型半導体基板１の電位は０ボルトか、それ以下の電位が
与えられている。
Ｎ型拡散層２の上部には、化学的気相成長法により、酸
化シリコンを主成分にする層間絶縁膜３を形成する。コ
ンタクト窓４は層間絶縁膜３に、エツチングにより形成
する。この後、金属配線層５を形成してＮ型拡散層３と
接続する。
化シリコンを主成分にする層間絶縁膜３を形成する。コ
ンタクト窓４は層間絶縁膜３に、エツチングにより形成
する。この後、金属配線層５を形成してＮ型拡散層３と
接続する。
このように製作された従来の半導体では、入力パッドに
正のサージが印加された場合、ＰＮ接合部がブレーク・
ダウンを起こし、正のサージ半導体基板に流れる。負の
サージが印加された場合、ＰＮ接合部は順方向になり、
半導体基板より電流が流れこむ。このため負のサージを
吸収することができる。以上のようにして、サージから
内部回路を保護することが行われている。
正のサージが印加された場合、ＰＮ接合部がブレーク・
ダウンを起こし、正のサージ半導体基板に流れる。負の
サージが印加された場合、ＰＮ接合部は順方向になり、
半導体基板より電流が流れこむ。このため負のサージを
吸収することができる。以上のようにして、サージから
内部回路を保護することが行われている。
発明が解決しようとする課題
しかしながら、上記従来の構造ではＰ型半導体基板１と
Ｎ型拡散層２とのＰＮ接合部に逆方向の接合耐圧（通常
１２〜１５ボルト程度）以上のサージ電圧が加わると、
ＰＮ接合に過大電流が流れ、ＰＮ接合部近傍の温度が上
昇する。この温度が金属配線５の融点（アルミニウムの
場合６６０．４℃）に達すると、金属配線５が溶融する
。このようにしてＮ型拡散層３を破壊し、Ｐ型半導体基
板１にまで金属配線５が達し、ＰＮ接合が破壊される。
Ｎ型拡散層２とのＰＮ接合部に逆方向の接合耐圧（通常
１２〜１５ボルト程度）以上のサージ電圧が加わると、
ＰＮ接合に過大電流が流れ、ＰＮ接合部近傍の温度が上
昇する。この温度が金属配線５の融点（アルミニウムの
場合６６０．４℃）に達すると、金属配線５が溶融する
。このようにしてＮ型拡散層３を破壊し、Ｐ型半導体基
板１にまで金属配線５が達し、ＰＮ接合が破壊される。
このため入力保護回路でのリーク電流が急増する不都合
が生じる。
が生じる。
本発明は上記従来の発明の問題点を解決するもので、入
力保護回路のサージ耐圧向上することができる半導体装
置を提供することを目的とする。
力保護回路のサージ耐圧向上することができる半導体装
置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置は入力
保護回路の金属配線とＮ型拡散層を接続するコンタクト
窓の下部に、ポリシリコン配線とコンタクト窓を有する
。
保護回路の金属配線とＮ型拡散層を接続するコンタクト
窓の下部に、ポリシリコン配線とコンタクト窓を有する
。
作用
この構成によって、サージ電圧印加時に生じる金属配線
の溶融によってＮ型拡散層と、金属配線との間に直接的
な反応が生じることを、ポリシリコン配線により抑制さ
れる。従来、金属配線の融点（アルミニウムの場合６６
０．４℃）に律速されていた、サージに対する耐圧をポ
リシリコンの融点（１４１４℃）にまで向上することが
できる。
の溶融によってＮ型拡散層と、金属配線との間に直接的
な反応が生じることを、ポリシリコン配線により抑制さ
れる。従来、金属配線の融点（アルミニウムの場合６６
０．４℃）に律速されていた、サージに対する耐圧をポ
リシリコンの融点（１４１４℃）にまで向上することが
できる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における半導体装置の要部断
面図を示すものである。この実施例は、入力保護回路の
金属配線とＮ型拡散層を接続するコンタクト窓の下部に
、ポリシリコン層とコンタクト窓を有するものである。
面図を示すものである。この実施例は、入力保護回路の
金属配線とＮ型拡散層を接続するコンタクト窓の下部に
、ポリシリコン層とコンタクト窓を有するものである。
まず、Ｐ型半導体基板１の上部にＬＯＧＯＳ分離により
形成された熱酸化膜部分以外の領域、あるいはＰ型半導
体基板１全面に、ひ素等のＮ型不純物をイオン注入して
Ｎ型拡散層２を深さ約０．２μｍに形成する。Ｐ型半導
体基板ｌの電位はＯボルトあるいは負の電位が与えられ
ている。Ｎ型拡散層２の上部には、化学的気相成長法に
より、酸化シリコンを主成分として、リンあるいはボロ
ンをドーパントとした層間絶縁膜３を約０．２μｍから
１μｍの膜厚で形成する。
形成された熱酸化膜部分以外の領域、あるいはＰ型半導
体基板１全面に、ひ素等のＮ型不純物をイオン注入して
Ｎ型拡散層２を深さ約０．２μｍに形成する。Ｐ型半導
体基板ｌの電位はＯボルトあるいは負の電位が与えられ
ている。Ｎ型拡散層２の上部には、化学的気相成長法に
より、酸化シリコンを主成分として、リンあるいはボロ
ンをドーパントとした層間絶縁膜３を約０．２μｍから
１μｍの膜厚で形成する。
コンタクト窓４はフォトリングラフィ技術により、パタ
ーニングする。この後フォトレジストをマスクとして、
ドライエツチングにより層間絶縁膜３にコンタクト窓４
を形成する。次にモノシラン（ＳｉＨ４）を主成分とし
たガスを用いた化学的気相成長法により層間絶縁膜３の
上部にポリシリコン膜を０．２μｍから約１μｍ成長す
る。そして、フォトリングラフィおよびドライエツチン
グにより、ポリシリコン配線６を形成する。コンタクト
窓４によりポリシリコン配線６はＮ型拡散層２と接続す
る。ポリシリコン配線６の上部に化学的気相成長法によ
り、酸化シリコンを主成分とする層間絶縁膜３を形成す
る。層間絶縁膜３にコンタクト窓４を形成し、ポリシリ
コン配線６と金属配線５を接続する。ポリシリコン配線
６はコンタクト窓４を介して金属配線５とＮ型拡散層２
に接続する。金属配線５は直接Ｎ型拡散層２に接続しな
くなる。
ーニングする。この後フォトレジストをマスクとして、
ドライエツチングにより層間絶縁膜３にコンタクト窓４
を形成する。次にモノシラン（ＳｉＨ４）を主成分とし
たガスを用いた化学的気相成長法により層間絶縁膜３の
上部にポリシリコン膜を０．２μｍから約１μｍ成長す
る。そして、フォトリングラフィおよびドライエツチン
グにより、ポリシリコン配線６を形成する。コンタクト
窓４によりポリシリコン配線６はＮ型拡散層２と接続す
る。ポリシリコン配線６の上部に化学的気相成長法によ
り、酸化シリコンを主成分とする層間絶縁膜３を形成す
る。層間絶縁膜３にコンタクト窓４を形成し、ポリシリ
コン配線６と金属配線５を接続する。ポリシリコン配線
６はコンタクト窓４を介して金属配線５とＮ型拡散層２
に接続する。金属配線５は直接Ｎ型拡散層２に接続しな
くなる。
なお、ポリシリコン配線６および下部コンタクト窓４は
、高集積半導体装置に用いられる多層配線のレイアウト
パターンを一部変更するだけで形成することができる。
、高集積半導体装置に用いられる多層配線のレイアウト
パターンを一部変更するだけで形成することができる。
上記のように構成された半導体装置について、以下その
動作を説明する。入力パッド部に正のサージが印加され
た場合、ＰＮ接合部が逆方向の電界によりブレークダウ
ンを引き起こし、印加された正のサージが半導体基板へ
と流れる。また負のサージが印加された場合、ＰＮ接合
部は順方向となり、半導体基板より電流が流れこみ、負
のサージを吸収する。
動作を説明する。入力パッド部に正のサージが印加され
た場合、ＰＮ接合部が逆方向の電界によりブレークダウ
ンを引き起こし、印加された正のサージが半導体基板へ
と流れる。また負のサージが印加された場合、ＰＮ接合
部は順方向となり、半導体基板より電流が流れこみ、負
のサージを吸収する。
金属配線５とＮ型拡散層２とを接続するに当り、両者の
間にポリシリコン配線６と下部のコンタクト窓４を設け
ることにより、金属配線層６とＮ型拡散層２との直接の
接触を回避することができる。サージ印加時にＰＮ接合
に生じる過大電流がＰＮ接合部を流れることにより接合
部近傍の温度が上昇し、金属配線を溶融する。半導体基
板１と反応し、ＰＮ接合部の破壊する温度をポリシリコ
ンの融点にまで上昇することができる。
間にポリシリコン配線６と下部のコンタクト窓４を設け
ることにより、金属配線層６とＮ型拡散層２との直接の
接触を回避することができる。サージ印加時にＰＮ接合
に生じる過大電流がＰＮ接合部を流れることにより接合
部近傍の温度が上昇し、金属配線を溶融する。半導体基
板１と反応し、ＰＮ接合部の破壊する温度をポリシリコ
ンの融点にまで上昇することができる。
以上のように、金属配線６とＮ型拡散層２との間にポリ
シリコン配線６と下部のコンタクト窓４を設けることに
よりサージ耐圧を高くすることができる。
シリコン配線６と下部のコンタクト窓４を設けることに
よりサージ耐圧を高くすることができる。
発明の効果
本発明の半導体装置入力保護回路は、金属配線とＮ型拡
散層とを接続する場合、両者の間にポリシリコン配線と
、下部のコンタクト窓を設けることにより、サージ耐圧
を著しく高めることができる。
散層とを接続する場合、両者の間にポリシリコン配線と
、下部のコンタクト窓を設けることにより、サージ耐圧
を著しく高めることができる。
また、従来品と同等のサージ耐圧に耐えれるように設定
するならば、素子設計上のレイアウト面積を縮小させる
ことができる。
するならば、素子設計上のレイアウト面積を縮小させる
ことができる。
第１図は本発明の一実施例の半導体装置の断面図、第２
図は従来の半導体装置の要部断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型拡
散層、３・・・・・・層間絶縁膜、４・・・・・・コン
タクト窓、５・・・・・・金属配線、６・・・・・・ポ
リシリコン配線。
図は従来の半導体装置の要部断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型拡
散層、３・・・・・・層間絶縁膜、４・・・・・・コン
タクト窓、５・・・・・・金属配線、６・・・・・・ポ
リシリコン配線。
Claims (1)
- 半導体基板と、前記半導体基板に形成された拡散層と
、前記拡散層と第１の層間絶縁膜の所定領域に形成され
たコンタクト窓を介して接続されたポリシリコン配線層
と、前記ポリシリコン配線層と第２の層間絶縁膜の所定
領域に形成されたコンタクト窓を介して接続された金属
配線層を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167159A JPH0456227A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167159A JPH0456227A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456227A true JPH0456227A (ja) | 1992-02-24 |
Family
ID=15844518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167159A Pending JPH0456227A (ja) | 1990-06-25 | 1990-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456227A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421173A (en) * | 1992-11-03 | 1995-06-06 | Samsung Electronics Co., Ltd. | Absorption heating and cooling device |
| JP2016174089A (ja) * | 2015-03-17 | 2016-09-29 | セイコーエプソン株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162A (ja) * | 1987-01-16 | 1988-01-05 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-06-25 JP JP2167159A patent/JPH0456227A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162A (ja) * | 1987-01-16 | 1988-01-05 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421173A (en) * | 1992-11-03 | 1995-06-06 | Samsung Electronics Co., Ltd. | Absorption heating and cooling device |
| US5542267A (en) * | 1992-11-03 | 1996-08-06 | Samsung Electronics Co., Ltd. | Absorption heating and cooling device |
| JP2016174089A (ja) * | 2015-03-17 | 2016-09-29 | セイコーエプソン株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831424A (en) | Insulated gate semiconductor device with back-to-back diodes | |
| KR100242222B1 (ko) | 게이트 보호용 제너 다이오드를 갖는 반도체 소자 및 그 제조 방법 | |
| EP0315213B1 (en) | Vertical mosfet device having protector | |
| US4375717A (en) | Process for producing a field-effect transistor | |
| JPS6343371A (ja) | 半導体ダイオ−ド | |
| JP2755619B2 (ja) | 絶縁ゲート型半導体装置 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JP2854900B2 (ja) | 半導体装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JP2001168321A (ja) | 半導体保護装置とその保護方法 | |
| JPH0430194B2 (ja) | ||
| KR100249166B1 (ko) | 이에스디(esd) 보호회로 및 그 제조방법 | |
| JP3237269B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01140655A (ja) | 半導体集積回路 | |
| JPH01166562A (ja) | 半導体装置 | |
| JPS6237822B2 (ja) | ||
| JPH0462838A (ja) | 半導体装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JP2949769B2 (ja) | 半導体入力保護装置 | |
| JPH045862A (ja) | 半導体入出力保護回路 | |
| JPH06252349A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07147382A (ja) | 半導体装置およびその製造方法 | |
| JPH04215468A (ja) | 静電保護装置 | |
| JPH09181336A (ja) | 半導体装置 |