JPH0456321B2 - - Google Patents
Info
- Publication number
- JPH0456321B2 JPH0456321B2 JP59153589A JP15358984A JPH0456321B2 JP H0456321 B2 JPH0456321 B2 JP H0456321B2 JP 59153589 A JP59153589 A JP 59153589A JP 15358984 A JP15358984 A JP 15358984A JP H0456321 B2 JPH0456321 B2 JP H0456321B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- time
- data
- segment
- control pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、熱処理炉の温度や、その他各種の制
御対象の制御量の制御パターンをプログラム設定
するためのプログラム設定装置に関し、さらに詳
細には、そのようなプログラム設定装置におい
て、制御パターンの進行に合わせてリレー等をオ
ンオフ制御するためのオンオフ制御信号の発生に
係わる改良に関する。
御対象の制御量の制御パターンをプログラム設定
するためのプログラム設定装置に関し、さらに詳
細には、そのようなプログラム設定装置におい
て、制御パターンの進行に合わせてリレー等をオ
ンオフ制御するためのオンオフ制御信号の発生に
係わる改良に関する。
＜従来の技術＞
プログラム設定装置においては、たとえば熱処
理炉に目標値として与えるための制御パターンに
従つた電圧または電流を発生すると同時に、補助
ヒータ、冷却機、表示灯等の制御用リレー等をオ
ンオフさせるための複数のオンオフ制御信号を発
生する。このようなオンオフ制御信号を発生する
ためには、指定された各オンオフ制御信号のオン
時刻およびオフ時刻を記憶しておき、その指定時
刻の到来を検知して各オンオフ制御信号の状態
（オン状態またはオフ状態）を制御する必要があ
る。
理炉に目標値として与えるための制御パターンに
従つた電圧または電流を発生すると同時に、補助
ヒータ、冷却機、表示灯等の制御用リレー等をオ
ンオフさせるための複数のオンオフ制御信号を発
生する。このようなオンオフ制御信号を発生する
ためには、指定された各オンオフ制御信号のオン
時刻およびオフ時刻を記憶しておき、その指定時
刻の到来を検知して各オンオフ制御信号の状態
（オン状態またはオフ状態）を制御する必要があ
る。
従来のプログラム設定装置においては、オンオ
フ制御信号のオン時刻およびオフ時刻を制御パタ
ーンの始点からの経過時間として指定させ、記憶
しておく。そして、制御パターンの始点からの経
過時間と、記憶している指定時間とを遂次比較
し、一致がとれた時に該当のオンオフ制御信号を
オンまたはオフする。
フ制御信号のオン時刻およびオフ時刻を制御パタ
ーンの始点からの経過時間として指定させ、記憶
しておく。そして、制御パターンの始点からの経
過時間と、記憶している指定時間とを遂次比較
し、一致がとれた時に該当のオンオフ制御信号を
オンまたはオフする。
第２図に具体例を示し説明する。この図におい
て、Ｐは５つのセグメント〜から成る制御パ
ターン（ここでは電圧のパターン）であり、Ｓ
１，Ｓ２，Ｓ３はオンオフ制御信号である。この
場合、オンオフ制御信号Ｓ１については、オン時
刻として０分、オフ時刻として30分がそれぞれを
指定され、記憶される。他のオンオフ制御信号Ｓ
２，Ｓ３についても同様である。そしてプログラ
ム設定装置は、制御パターンＰの実行開始からの
経過時間と各オンオフ制御信号について記憶して
いる指定時間とを遂次比較することにより、各オ
ンオフ制御信号をオンまたはオフする。
て、Ｐは５つのセグメント〜から成る制御パ
ターン（ここでは電圧のパターン）であり、Ｓ
１，Ｓ２，Ｓ３はオンオフ制御信号である。この
場合、オンオフ制御信号Ｓ１については、オン時
刻として０分、オフ時刻として30分がそれぞれを
指定され、記憶される。他のオンオフ制御信号Ｓ
２，Ｓ３についても同様である。そしてプログラ
ム設定装置は、制御パターンＰの実行開始からの
経過時間と各オンオフ制御信号について記憶して
いる指定時間とを遂次比較することにより、各オ
ンオフ制御信号をオンまたはオフする。
＜発明の解決しようとする問題点＞
さて、第２図のオンオフ制御信号Ｓ３の場合、
オン時刻として90分、オフ時刻として245分を指
定することになるが、その指定時間を求めるため
に、制御パターンＰの始点からの時間の累積加算
（30＋60＝90、30＋60＋25＋90＋50＝255）を行わ
なければならず、指定作業が煩雑であり、また問
違いが起りやすい。これは、オンオフ制御信号の
数が多く、それぞれのオンオフ制御信号を複数回
オン、オフさせる場合はさらに顕著である。
オン時刻として90分、オフ時刻として245分を指
定することになるが、その指定時間を求めるため
に、制御パターンＰの始点からの時間の累積加算
（30＋60＝90、30＋60＋25＋90＋50＝255）を行わ
なければならず、指定作業が煩雑であり、また問
違いが起りやすい。これは、オンオフ制御信号の
数が多く、それぞれのオンオフ制御信号を複数回
オン、オフさせる場合はさらに顕著である。
また、指定時間はかなり長くなるため、指定時
間データの記憶にかなり大きなメモリ領域が必要
であり、また、それを表示するために表示桁数の
多い大型の表示器が必要となる。これは、装置の
コスト上昇の要因となる。
間データの記憶にかなり大きなメモリ領域が必要
であり、また、それを表示するために表示桁数の
多い大型の表示器が必要となる。これは、装置の
コスト上昇の要因となる。
さらに、そのような長い指定時間データと、制
御パターンの始点からの経過時間データ（これは
担当に長くなる可能性がある）とを比較すること
になるから、そのための演算が複雑になる。その
比較演算をハードウエアで実行しようとすると、
ハードウエアの複雑化を招き、またソフトウエア
で実行しようとすると、演算時間の増大を招く。
御パターンの始点からの経過時間データ（これは
担当に長くなる可能性がある）とを比較すること
になるから、そのための演算が複雑になる。その
比較演算をハードウエアで実行しようとすると、
ハードウエアの複雑化を招き、またソフトウエア
で実行しようとすると、演算時間の増大を招く。
このようなオンオフ制御信号の発生に関する問
題点を解決することが、本発明の目的である。
題点を解決することが、本発明の目的である。
＜問題点を解決するための手段＞
上述の従来技術の問題点を解決するために、本
発明によるプログラム設定装置には、第１図の概
念図に示されるように、各オンオフ制御信号のオ
ン時刻の情報を、オンオフ制御信号がスタートす
る時刻に対応する該制御パターンのセグメントの
番号と同セグメントの始点からの経過時間との組
み合せから成る制御データとして入力するととも
に、オフ時刻の情報を、オンオフ制御信号がスト
ツプする時刻に対応する該制御パターンのセグメ
ントの番号と同セグメントの始点からの経過時間
との組み合せから成る制御データとして入力する
ための入力手段ａと、該入力手段により入力され
た制御データを記憶するためのデータ記憶手段ｂ
は、制御パターンの進行中に、データ記憶手段ｂ
に記憶されている制御データと制御パターンの実
行中セグメントの番号および同セグメントの始点
からの経過時間とを繰り返し比較するデータ比較
手段ｃと、その比較の結果にしたがつて各オンオ
フ制御信号の状態を制御する信号状態制御手段ｄ
とが設けられる。
発明によるプログラム設定装置には、第１図の概
念図に示されるように、各オンオフ制御信号のオ
ン時刻の情報を、オンオフ制御信号がスタートす
る時刻に対応する該制御パターンのセグメントの
番号と同セグメントの始点からの経過時間との組
み合せから成る制御データとして入力するととも
に、オフ時刻の情報を、オンオフ制御信号がスト
ツプする時刻に対応する該制御パターンのセグメ
ントの番号と同セグメントの始点からの経過時間
との組み合せから成る制御データとして入力する
ための入力手段ａと、該入力手段により入力され
た制御データを記憶するためのデータ記憶手段ｂ
は、制御パターンの進行中に、データ記憶手段ｂ
に記憶されている制御データと制御パターンの実
行中セグメントの番号および同セグメントの始点
からの経過時間とを繰り返し比較するデータ比較
手段ｃと、その比較の結果にしたがつて各オンオ
フ制御信号の状態を制御する信号状態制御手段ｄ
とが設けられる。
＜作用＞
このような構成であるから、たとえば第２図の
オンオフ制御信号Ｓ３の場合、従来のような面倒
な計算を行うことなく、オン時刻のセグメント番
号３と同セグメントの始点からの経過時間０分、
オフ時刻のセグメント番号５と同セグメントの始
点からの経過時間50分を、制御データとして直ち
に入力手段ａより入力できる。制御データに含ま
れる時間はセグメントの始点からの経過時間であ
り、それは制御パターンの始点からの経過時間よ
り一般に相当に短いから、制御データ長も短縮さ
れる。従つて、データ記憶手段ｂの制御データの
ためのメモリ領域は削減され、また、データ比較
手段ｃの比較演算は単純化、高速化される。
オンオフ制御信号Ｓ３の場合、従来のような面倒
な計算を行うことなく、オン時刻のセグメント番
号３と同セグメントの始点からの経過時間０分、
オフ時刻のセグメント番号５と同セグメントの始
点からの経過時間50分を、制御データとして直ち
に入力手段ａより入力できる。制御データに含ま
れる時間はセグメントの始点からの経過時間であ
り、それは制御パターンの始点からの経過時間よ
り一般に相当に短いから、制御データ長も短縮さ
れる。従つて、データ記憶手段ｂの制御データの
ためのメモリ領域は削減され、また、データ比較
手段ｃの比較演算は単純化、高速化される。
＜実施例＞
以下、本発明の一実施例について説明する。
第３図は、本発明によるプログラム設定装置の
概略ブロツク図である。この図において、１はマ
イクロコンピユータである。これは、CPU（中央
処理部）２、処理プログラムがが格納された
ROM（読出専用メモリ）３、制御パターンの決
定パラメータやオンオフ制御信号に関する制御デ
ータ、演算の中間データ等を格納するための
RAM（随時読出書込メモリ）４、それに外部と
のインターフエイスをとるための入力ポート５と
出力ポート６から成る一般的な構成のものであ
る。後述の制御パターンの生成、データ比較判定
等の処理は、ROM３内の処理プログラムおよび
RAM４内のデータに従つてCPU２で実行され
る。
概略ブロツク図である。この図において、１はマ
イクロコンピユータである。これは、CPU（中央
処理部）２、処理プログラムがが格納された
ROM（読出専用メモリ）３、制御パターンの決
定パラメータやオンオフ制御信号に関する制御デ
ータ、演算の中間データ等を格納するための
RAM（随時読出書込メモリ）４、それに外部と
のインターフエイスをとるための入力ポート５と
出力ポート６から成る一般的な構成のものであ
る。後述の制御パターンの生成、データ比較判定
等の処理は、ROM３内の処理プログラムおよび
RAM４内のデータに従つてCPU２で実行され
る。
７はマイクロコンピユータ１にデータ等を入力
するためのキー入力装置であり、入力ポート５を
介してCPU２と接続されている。
するためのキー入力装置であり、入力ポート５を
介してCPU２と接続されている。
８は文字や数字等を表示するための表示器であ
り、出力ポート６を介してCPU２と接続されて
いる。この表示器８は、マイクロコンピユータ１
から与えられる表示データを一時的に保持するた
めのラツチを内蔵している。
り、出力ポート６を介してCPU２と接続されて
いる。この表示器８は、マイクロコンピユータ１
から与えられる表示データを一時的に保持するた
めのラツチを内蔵している。
３はデジタル／アナログ変換器であり、出力ポ
ート６を介してCPU２と接続されている。この
デジタル／アナログ変換器９は、マイクロコンピ
ユータ１から与えられる制御パターンデータを一
時的に内部のラツチに保持し、その制御パターン
データに対応するアナログ電圧（制御パターン電
圧）Ｖを出力する。
ート６を介してCPU２と接続されている。この
デジタル／アナログ変換器９は、マイクロコンピ
ユータ１から与えられる制御パターンデータを一
時的に内部のラツチに保持し、その制御パターン
データに対応するアナログ電圧（制御パターン電
圧）Ｖを出力する。
１０は信号状態制御回路であり、出力ポート６
を介して与えられる指示に従つてオンオフ制御信
号Ｓ１，Ｓ２，……，Snをオンまたはオフする。
この信号状態制御回路１０には、マイクロコンピ
ユータ１からの指示を一時的に保持するためのラ
ツチが内蔵されている。
を介して与えられる指示に従つてオンオフ制御信
号Ｓ１，Ｓ２，……，Snをオンまたはオフする。
この信号状態制御回路１０には、マイクロコンピ
ユータ１からの指示を一時的に保持するためのラ
ツチが内蔵されている。
このプログラム設定装置の動作を以下に説明す
る。
る。
まず、制御パターンのプログラミングを行うた
めに、キー入力装置７の特定キーを押すことによ
り、その旨をCPU２を指示する。そして、キー
入力装置７から制御パターンの決定パラメータと
して、従来と同様に制御パターンの各セグメント
の時間、勾配、レベルを入力する。入力されたパ
ラメータは、CPU２によつてRAM４の特定の領
域に格納される。この時、入力されたパラメータ
は表示器８へも送られ、表示される。
めに、キー入力装置７の特定キーを押すことによ
り、その旨をCPU２を指示する。そして、キー
入力装置７から制御パターンの決定パラメータと
して、従来と同様に制御パターンの各セグメント
の時間、勾配、レベルを入力する。入力されたパ
ラメータは、CPU２によつてRAM４の特定の領
域に格納される。この時、入力されたパラメータ
は表示器８へも送られ、表示される。
次に、キー入力装置７の特定キーを押すことに
より、制御データの入力をCPU２へ指示した後、
オンオフ制御信号Ｓ１，Ｓ２，……，Snの制御
データをキー入力装置７から順次入力する。この
制御データは、第４図に示すように、オンオフ制
御信号の設定通し番号Ｐ、オンオフ制御信号の番
号ｉ（ｉ＝１，……，ｎ）、それをオンする時刻の
セグメントの番号SGonと、同セグメントの始点
からの経過時間Ton、同オンオフ制御信号をオフ
する時刻のセグメントの番号SGoffと、同セグメ
ントの始点からの経過時間TOffから構成される。
この制御データは、第４図に示すように、CPU
２によりRAM４内の特定領域に入力順に格納さ
れ、同時に表示器８へ送られ表示される。なお、
制御データの入力順は任意である。
より、制御データの入力をCPU２へ指示した後、
オンオフ制御信号Ｓ１，Ｓ２，……，Snの制御
データをキー入力装置７から順次入力する。この
制御データは、第４図に示すように、オンオフ制
御信号の設定通し番号Ｐ、オンオフ制御信号の番
号ｉ（ｉ＝１，……，ｎ）、それをオンする時刻の
セグメントの番号SGonと、同セグメントの始点
からの経過時間Ton、同オンオフ制御信号をオフ
する時刻のセグメントの番号SGoffと、同セグメ
ントの始点からの経過時間TOffから構成される。
この制御データは、第４図に示すように、CPU
２によりRAM４内の特定領域に入力順に格納さ
れ、同時に表示器８へ送られ表示される。なお、
制御データの入力順は任意である。
このような制御データは従来よりもかなり短縮
されるため、その記憶と表示に必要とされる
RAM４のメモリ領域および表示器８の表示桁数
を減らすことができる。
されるため、その記憶と表示に必要とされる
RAM４のメモリ領域および表示器８の表示桁数
を減らすことができる。
以上のパラメータおよび制御データのRAM４
への格納と表示器８への転送は、そのための
ROM３内のプログラムをCPU２で実行すること
により為される。なお、RAM４はバツテリでバ
ツクアツプされており、装置電源が切断された後
も記憶内容は保存される。従つて、制御パターン
およびオンオフ制御信号を上述のようにして一度
プログラミングすれば、変更しない限り、再プロ
グラミンは不必要である。
への格納と表示器８への転送は、そのための
ROM３内のプログラムをCPU２で実行すること
により為される。なお、RAM４はバツテリでバ
ツクアツプされており、装置電源が切断された後
も記憶内容は保存される。従つて、制御パターン
およびオンオフ制御信号を上述のようにして一度
プログラミングすれば、変更しない限り、再プロ
グラミンは不必要である。
このようなプログラミングが済んでいるものと
して、キー入力装置７のスタートキーが押され、
スタート指示が入力ポート５を介してCPU２に
入力されると、CPU２はROM３内の制御御パタ
ーン生成プログラムの実行を開始し、RAM４内
のパラメータに従つて制御パターンの各時点の値
（制御パターンデータ）を遂次計算し、それを出
力ポート６を介して表示器８とデジタル／アナロ
グ変換９へ出力する。この処理は従来と同様でよ
いので、これ以上の詳細は説明しない。デジタ
ル／アナログ変換器９は入力された制御パターン
データに対応した制御パターン電圧Ｖを出力し、
また表示器８は制御パターンの値を表示する。
して、キー入力装置７のスタートキーが押され、
スタート指示が入力ポート５を介してCPU２に
入力されると、CPU２はROM３内の制御御パタ
ーン生成プログラムの実行を開始し、RAM４内
のパラメータに従つて制御パターンの各時点の値
（制御パターンデータ）を遂次計算し、それを出
力ポート６を介して表示器８とデジタル／アナロ
グ変換９へ出力する。この処理は従来と同様でよ
いので、これ以上の詳細は説明しない。デジタ
ル／アナログ変換器９は入力された制御パターン
データに対応した制御パターン電圧Ｖを出力し、
また表示器８は制御パターンの値を表示する。
このような制御パターン生成処理の実行中に、
CPU２内において一定時間間隔でオンオフ制御
信号発生のための割り込みが起こる。この割り込
みが起こると、CPU２は制御パターン生成処理
を中断し、ROM３内のオンオフ制御信号発生処
理のプログラムを実行する。
CPU２内において一定時間間隔でオンオフ制御
信号発生のための割り込みが起こる。この割り込
みが起こると、CPU２は制御パターン生成処理
を中断し、ROM３内のオンオフ制御信号発生処
理のプログラムを実行する。
第５図は、そのプログラムの簡略化したフロー
チヤートである。その処理内容を説明すれば、
CPU２は、RAM４から制御データを格納順に一
つずつ読み出し、そのセグメント番号SGonと現
在実行中のセグメントの番号SGrとの比較判定を
行う（ステツプ20）。SGr＜SGonならば、ステツ
プ26へ飛び、CPU２は該当オンオフ制御信号の
オフ指示を信号状態制御回路１０へ出し、同信号
をオフせしめる。なお、装置電源投入時に、オン
オフ制御信号Ｓ１，Ｓ２，……，Snはオフ状態
にリセツトされている。
チヤートである。その処理内容を説明すれば、
CPU２は、RAM４から制御データを格納順に一
つずつ読み出し、そのセグメント番号SGonと現
在実行中のセグメントの番号SGrとの比較判定を
行う（ステツプ20）。SGr＜SGonならば、ステツ
プ26へ飛び、CPU２は該当オンオフ制御信号の
オフ指示を信号状態制御回路１０へ出し、同信号
をオフせしめる。なお、装置電源投入時に、オン
オフ制御信号Ｓ１，Ｓ２，……，Snはオフ状態
にリセツトされている。
SGr＜SGonでなければ、SGr＝SGonの判定を
行う（ステツプ21）。判定結果がNOならばステ
ツプ23へ飛ぶ。判定結果がYESならば、現セグ
メントの始点からの経過時間Trと制御データの
Tonとの比較判定を行う（ステツプ22）。Tr≧
Tonでなければ、ステツプ２６へ飛び、CPU２
は該当オンオフ制御信号のオフを信号状態制御回
路１０に指示する。
行う（ステツプ21）。判定結果がNOならばステ
ツプ23へ飛ぶ。判定結果がYESならば、現セグ
メントの始点からの経過時間Trと制御データの
Tonとの比較判定を行う（ステツプ22）。Tr≧
Tonでなければ、ステツプ２６へ飛び、CPU２
は該当オンオフ制御信号のオフを信号状態制御回
路１０に指示する。
ステツプ22においてTr≧Tonであるならば、
またはステツプ21の判定結果がNOならば、SGr
とSGoffとの比較判定を行う（ステツプ23）。
SGr＞SGoffならば、ステツプ26へ飛ぶ。SGr＜
SGoffでないならば、SGr＝SGoffの判定を行う
（ステツプ24）。判定結果がNOならばステツプ27
へ飛び、CPU２は該当オンオフ制御信号のオン
を信号状態制御回路１９に指示する。
またはステツプ21の判定結果がNOならば、SGr
とSGoffとの比較判定を行う（ステツプ23）。
SGr＞SGoffならば、ステツプ26へ飛ぶ。SGr＜
SGoffでないならば、SGr＝SGoffの判定を行う
（ステツプ24）。判定結果がNOならばステツプ27
へ飛び、CPU２は該当オンオフ制御信号のオン
を信号状態制御回路１９に指示する。
ステツプ24の判定結果がYESならば、Tr≧
Toffの判定を行い（ステツプ25）、判定結果が
NOならば該当オンオフ制御信号のオン指示を、
またYESならば、そのオフ指示を信号状態制御
回路１０へ与える。
Toffの判定を行い（ステツプ25）、判定結果が
NOならば該当オンオフ制御信号のオン指示を、
またYESならば、そのオフ指示を信号状態制御
回路１０へ与える。
以上の処理を、RAM４に格納されている最後
の制御データまで終了すると、中断していた制御
パターン生成処理を再開する。
の制御データまで終了すると、中断していた制御
パターン生成処理を再開する。
このように、オンオフ制御信号に関する処理
は、制御パターン生成処理を中断して頻繁に行わ
れるため、その処理時間をできる限り短くする必
要がある。本発明によれば、制御データ、およ
び、それと比較すべきデータ（時間）は従来より
短縮されるから、本実施例のようにソフトウエア
によつて比較判定演算を実行しても、その処理時
間を十分短縮できる。また、ハードウエアで実行
する場合は、そのためのハードウエアが簡単にな
る。
は、制御パターン生成処理を中断して頻繁に行わ
れるため、その処理時間をできる限り短くする必
要がある。本発明によれば、制御データ、およ
び、それと比較すべきデータ（時間）は従来より
短縮されるから、本実施例のようにソフトウエア
によつて比較判定演算を実行しても、その処理時
間を十分短縮できる。また、ハードウエアで実行
する場合は、そのためのハードウエアが簡単にな
る。
ここで、以上の説明から明らかなように、本実
施例においては、オンオフ制御信号のオフ期間に
繰り返しオフ指示が、オン期間に繰り返しオン指
示が出される。このようにすると、ノイズ等によ
り信号状態制御回路１０が誤動作しても、直ちに
オンオフ制御信号を正常な状態に回復できる。
施例においては、オンオフ制御信号のオフ期間に
繰り返しオフ指示が、オン期間に繰り返しオン指
示が出される。このようにすると、ノイズ等によ
り信号状態制御回路１０が誤動作しても、直ちに
オンオフ制御信号を正常な状態に回復できる。
また、第５図に示した処理は、一つのオンオフ
制御信号を１回だけオンオフするようになつてい
るが、その内容を一部変更することにより、オン
オフ制御信号を複数回オンオフできることは以上
の説明から明らかである。
制御信号を１回だけオンオフするようになつてい
るが、その内容を一部変更することにより、オン
オフ制御信号を複数回オンオフできることは以上
の説明から明らかである。
さらに、本実施例におけるマイクロコンピユー
タ１の機能を、ハードウエアに置き換えることも
可能である。
タ１の機能を、ハードウエアに置き換えることも
可能である。
＜発明の効果＞
本発明は以上説明した通りであるから、次のよ
うな効果を得られる。
うな効果を得られる。
(i) 従来のような時間の累積計算を行うことな
く、オンオフ制御信号のオン時刻とオフ時刻を
設定でき、その設定作業が容易化、迅速化され
る。また、計算間違いによる設定エラーを防止
できる。
く、オンオフ制御信号のオン時刻とオフ時刻を
設定でき、その設定作業が容易化、迅速化され
る。また、計算間違いによる設定エラーを防止
できる。
(ii) オンオフ制御信号の制御データは従来より短
縮されるから、制御データを記憶するためのメ
モリ領域を削減し、また制御データを表示する
ための表示器の表示桁数を減らし、装置のコス
トダウンを図ることができる。
縮されるから、制御データを記憶するためのメ
モリ領域を削減し、また制御データを表示する
ための表示器の表示桁数を減らし、装置のコス
トダウンを図ることができる。
(iii) 制御データと、それと比較するデータ（時
間）の何れも短縮されるから、その比較演算を
ソフトウエアあるいは簡易なハードウエアによ
つて容易かつ高速に実行できる。このことも、
装置のコストダウンに寄与する。
間）の何れも短縮されるから、その比較演算を
ソフトウエアあるいは簡易なハードウエアによ
つて容易かつ高速に実行できる。このことも、
装置のコストダウンに寄与する。
(iv) かくして、操作性に優れた安価なプログラム
設定装置を実現できる。
設定装置を実現できる。
第１図は本発明の概念図、第２図は制御パター
ンとオンオフ制御信号の例を示す波形図、第３図
は本発明によるプログラム設定装置を示す概略ブ
ロツク図、第４図は同プログラム設定装置におけ
る制御データとその記憶様態の説明図、第５図は
同プログラム設定装置におけるオンオフ制御信号
に関する処理の概略フローチヤートである。 １……マイクロコンピユータ、２……CPU、
３……ROM、４……RAM、５……入力ポート、
６……出力ポート、７……キー入力装置、８……
表示器、９……デジタル／アナログ変換器、１０
……信号状態制御回路。
ンとオンオフ制御信号の例を示す波形図、第３図
は本発明によるプログラム設定装置を示す概略ブ
ロツク図、第４図は同プログラム設定装置におけ
る制御データとその記憶様態の説明図、第５図は
同プログラム設定装置におけるオンオフ制御信号
に関する処理の概略フローチヤートである。 １……マイクロコンピユータ、２……CPU、
３……ROM、４……RAM、５……入力ポート、
６……出力ポート、７……キー入力装置、８……
表示器、９……デジタル／アナログ変換器、１０
……信号状態制御回路。
Claims (1)
- １ 予めプログラムされた制御パターンＰの電圧
または電流を発生するとともに、該制御パターン
Ｐの進行に合わせてリレーなどのオンオフさせる
ための複数のオンオフ制御信号S1〜oを発生するプ
ログラム設定装置において、該各オンオフ制御信
号S1〜oのオン時刻の情報を、オンオフ制御信号
S1〜oがスタートする時刻に対応する該制御パター
ンＰのセグメントの番号SGonと同セグメントの
始点からの経過時間Tonとの組み合せから成る制
御データとして入力するとともに、オフ時刻の情
報を、オンオフ制御信号S1〜oがストツプする時刻
に対応する該制御パターンＰのセグメントの番号
SGoffと同セグメントの始点からの経過時間Toff
との組み合せから成る制御データとして入力する
ための入力手段ａと、該入力手段ａにより入力さ
れた制御データを記憶するためのデータ記憶手段
ｂと、該制御パターンＰの進行中に、該データ記
憶手段ｂに記憶されている制御データ該制御パタ
ーンＰの実行中セグメントの番号SGrおよび同セ
グメントの経過時間Trとを繰り返し比較するデ
ータ比較手段ｃと、その比較の結果にしたがつて
該各オンオフ制御信号S1〜oの状態を制御する信号
状態制御手段ｄとを備えることを特徴とするプロ
グラム設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15358984A JPS6132105A (ja) | 1984-07-24 | 1984-07-24 | プログラム設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15358984A JPS6132105A (ja) | 1984-07-24 | 1984-07-24 | プログラム設定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132105A JPS6132105A (ja) | 1986-02-14 |
| JPH0456321B2 true JPH0456321B2 (ja) | 1992-09-08 |
Family
ID=15565791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15358984A Granted JPS6132105A (ja) | 1984-07-24 | 1984-07-24 | プログラム設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132105A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS638809A (ja) * | 1986-06-27 | 1988-01-14 | Dainippon Screen Mfg Co Ltd | 回転処理装置の制御方法 |
| JPH0258803U (ja) * | 1988-10-24 | 1990-04-27 | ||
| JPH0277705U (ja) * | 1988-12-02 | 1990-06-14 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611503A (en) * | 1979-07-11 | 1981-02-04 | Japan Atom Energy Res Inst | Control method of timing |
| JPS59108903U (ja) * | 1983-01-13 | 1984-07-23 | オムロン株式会社 | プログラム制御装置 |
-
1984
- 1984-07-24 JP JP15358984A patent/JPS6132105A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132105A (ja) | 1986-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4740884A (en) | Bank-linked programmable controller | |
| US6880029B2 (en) | Programmable controller | |
| JP3424670B2 (ja) | 制御装置、動作パラメータの設定方法及びコンピュータ読取可能な記録媒体 | |
| JPH0456321B2 (ja) | ||
| JPS6134605A (ja) | プログラマブルコントロ−ラの制御方式 | |
| JP2752514B2 (ja) | Ｃｎｃ装置のプロブラム実行方式 | |
| JP2511172B2 (ja) | 監視制御方法 | |
| JPS635402A (ja) | プログラマブル・コントロ−ラ | |
| JP2731166B2 (ja) | プログラマブルコントローラ | |
| JP3310481B2 (ja) | テストモード実行装置 | |
| JP2533072Y2 (ja) | プログラム調節計 | |
| JPS6112284B2 (ja) | ||
| JP2524259Y2 (ja) | 位置決め装置 | |
| JPS62233087A (ja) | 誘導電動機における速度制御デ−タの書替方法 | |
| JPS5998212A (ja) | シ−ケンスコントロ−ラの実行速度確認方式 | |
| JPH0610401Y2 (ja) | プログラムタイマ− | |
| JPS62154102A (ja) | プログラム書込み装置 | |
| JP2778037B2 (ja) | シーケンプログラム切り換え装置 | |
| JPS6130282B2 (ja) | ||
| JP2739500B2 (ja) | ルール群の選択装置，制御装置，ファジィルール設定装置，ファジィルール設定方法，ルール群の選択方法，制御方法 | |
| JPH0535637A (ja) | マイクロプロセツサ制御回路 | |
| JPH0696064B2 (ja) | 洗濯機の制御装置 | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JPH05341817A (ja) | プログラマブルコントローラの制御工程表示方法 | |
| JPS63170703A (ja) | ロ−ダコマンド処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |