JPH0535637A - マイクロプロセツサ制御回路 - Google Patents
マイクロプロセツサ制御回路Info
- Publication number
- JPH0535637A JPH0535637A JP18670991A JP18670991A JPH0535637A JP H0535637 A JPH0535637 A JP H0535637A JP 18670991 A JP18670991 A JP 18670991A JP 18670991 A JP18670991 A JP 18670991A JP H0535637 A JPH0535637 A JP H0535637A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- control
- circuit
- control object
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 2
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【構成】マイクロプロセッサ１と、マイクロプロセッサ
１が制御を行うための制御命令をマイクロプロセッサに
供給する複数のＲＯＭ２，３と、マイクロプロセッサの
制御対象となる回路４と、マイクロプロセッサ１の制御
対象でありマイクロプロセッサ１の指示によりマイクロ
プロセッサの制御対象回路間での直接メモリ転送を行う
ＤＭＡ５と、マイクロプロセッサからの命令によってマ
イクロプロセッサの制御対象となる回路を選択するため
の電気的に書き換え可能なプログラマブル論理回路６と
を有する。 【効果】運用開始時と異なる組み合せの制御対象回路選
択が必要になった場合に、他のＲＯＭから必要な制御対
象選択回路情報を制御対象選択回路にＤＭＡ転送でき
る。したがって運用開始後であっても制御対象回路を変
更することができる。
１が制御を行うための制御命令をマイクロプロセッサに
供給する複数のＲＯＭ２，３と、マイクロプロセッサの
制御対象となる回路４と、マイクロプロセッサ１の制御
対象でありマイクロプロセッサ１の指示によりマイクロ
プロセッサの制御対象回路間での直接メモリ転送を行う
ＤＭＡ５と、マイクロプロセッサからの命令によってマ
イクロプロセッサの制御対象となる回路を選択するため
の電気的に書き換え可能なプログラマブル論理回路６と
を有する。 【効果】運用開始時と異なる組み合せの制御対象回路選
択が必要になった場合に、他のＲＯＭから必要な制御対
象選択回路情報を制御対象選択回路にＤＭＡ転送でき
る。したがって運用開始後であっても制御対象回路を変
更することができる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ制
御回路に関し、特にマイクロプロセッサの運用開始後に
おいてもマイクロプロセッサ処理の変更ができるマイク
ロプロセッサ制御回路に関する。
御回路に関し、特にマイクロプロセッサの運用開始後に
おいてもマイクロプロセッサ処理の変更ができるマイク
ロプロセッサ制御回路に関する。
【０００２】
【従来の技術】従来のマイクロプロセッサ制御回路は図
２に示すように、マイクロプロセッサ２１と、マイクロ
プロセッサ２１が制御を行うための制御命令をマイクロ
プロセッサ２１に供給するＲＯＭ２２と、マイクロプロ
セッサ２１の制御対象となる回路ＲＡＭ２３と、マイク
ロプロセッサ２１からのアドレス信号２６と制御信号２
７を解読しマイクロプロセッサ２１の制御対称を選択す
るための制御対象選択回路２４とから構成される。ここ
で制御対象選択回路２４はマイクロプロセッサ２１から
のアドレス信号２６の一部と制御信号２７を解読して選
択信号２８又は２９を出力し、制御対象とする回路のみ
をマイクロプロセッサの制御が受けられる状態にする働
きを持つ。
２に示すように、マイクロプロセッサ２１と、マイクロ
プロセッサ２１が制御を行うための制御命令をマイクロ
プロセッサ２１に供給するＲＯＭ２２と、マイクロプロ
セッサ２１の制御対象となる回路ＲＡＭ２３と、マイク
ロプロセッサ２１からのアドレス信号２６と制御信号２
７を解読しマイクロプロセッサ２１の制御対称を選択す
るための制御対象選択回路２４とから構成される。ここ
で制御対象選択回路２４はマイクロプロセッサ２１から
のアドレス信号２６の一部と制御信号２７を解読して選
択信号２８又は２９を出力し、制御対象とする回路のみ
をマイクロプロセッサの制御が受けられる状態にする働
きを持つ。
【０００３】マイクロプロセッサ２１はそのマイクロプ
ロセッサに固有のマイクロプロセッサ実行条件が成立す
ると、まず実行開始アドレスを出力する。通常実行開始
アドレスにはマイクロプロセッサ２１が制御を行なうた
めの制御命令をマイクロプロセッサ２１に供給するＲＯ
Ｍ２２を制御対象として配置するので、この場合には制
御対象選択回路２４からＲＯＭ２２に対する制御対象選
択信号２８が出力され、ＲＯＭ２２のみがマイクロプロ
セッサによって制御できる状態になる。そこでマイクロ
プロセッサ２１はＲＯＭ２２から制御命令を読み出し、
その制御命令が制御対象とする回路を選択するためのア
ドレス信号２６と制御信号２７を制御対象選択回路２４
に対して出力する。制御対象選択回路２４はマイクロプ
ロセッサ２１からのアドレス信号２６と制御信号２７を
解読して選択信号２９を出力し、ＲＡＭ２３のみをマイ
クロプロセッサが制御できる状態にする。そこでマイク
ロプロセッサ２１はＲＡＭ２３に対し制御を実行し、引
続き次の実行のアドレスのＲＯＭ２２に対する制御対象
選択信号２８を出力する。
ロセッサに固有のマイクロプロセッサ実行条件が成立す
ると、まず実行開始アドレスを出力する。通常実行開始
アドレスにはマイクロプロセッサ２１が制御を行なうた
めの制御命令をマイクロプロセッサ２１に供給するＲＯ
Ｍ２２を制御対象として配置するので、この場合には制
御対象選択回路２４からＲＯＭ２２に対する制御対象選
択信号２８が出力され、ＲＯＭ２２のみがマイクロプロ
セッサによって制御できる状態になる。そこでマイクロ
プロセッサ２１はＲＯＭ２２から制御命令を読み出し、
その制御命令が制御対象とする回路を選択するためのア
ドレス信号２６と制御信号２７を制御対象選択回路２４
に対して出力する。制御対象選択回路２４はマイクロプ
ロセッサ２１からのアドレス信号２６と制御信号２７を
解読して選択信号２９を出力し、ＲＡＭ２３のみをマイ
クロプロセッサが制御できる状態にする。そこでマイク
ロプロセッサ２１はＲＡＭ２３に対し制御を実行し、引
続き次の実行のアドレスのＲＯＭ２２に対する制御対象
選択信号２８を出力する。
【０００４】マイクロプロセッサ２１はそのマイクロプ
ロセッサにあらかじめ決められているマイクロプロセッ
サ停止条件のいずれかが満たされるまで以上の動作を繰
り返す。そしてマイクロプロセッサ実行開始条件が再び
成立するとあらためて実行開始アドレスに割り当てられ
た制御対象回路であるＲＯＭ２２を選択するためのアド
レス信号２６と制御信号２７を制御対象選択回路２４に
対して出力し、処理を再開する。
ロセッサにあらかじめ決められているマイクロプロセッ
サ停止条件のいずれかが満たされるまで以上の動作を繰
り返す。そしてマイクロプロセッサ実行開始条件が再び
成立するとあらためて実行開始アドレスに割り当てられ
た制御対象回路であるＲＯＭ２２を選択するためのアド
レス信号２６と制御信号２７を制御対象選択回路２４に
対して出力し、処理を再開する。
【０００５】
【発明が解決しようとする課題】上述した従来のマイク
ロプロセッサ制御回路では、制御対象選択回路は制御対
象をただ一つ選択しマイクロプロセッサが制御できる状
態としているので、マイクロプロセッサ実行開始条件が
成立したときには実行開始アドレスに配置された回路か
ら常に処理を実行することになり、運用開始後に変更す
ることは不可能であった。
ロプロセッサ制御回路では、制御対象選択回路は制御対
象をただ一つ選択しマイクロプロセッサが制御できる状
態としているので、マイクロプロセッサ実行開始条件が
成立したときには実行開始アドレスに配置された回路か
ら常に処理を実行することになり、運用開始後に変更す
ることは不可能であった。
【０００６】
【課題を解決するための手段】本発明のマイクロプロセ
ッサ制御回路はマイクロプロセッサと、前記マイクロプ
ロセッサが制御を行うための制御指令を前記マイクロプ
ロセッサに供給するＲＯＭと、前記マイクロプロセッサ
の制御対称となる回路と、前記マイクロプロセッサの制
御対称である前記マイクロプロセッサの指示により前記
マイクロプロセッサの制御対称回路間での直接メモリ転
送を行うＤＭＡと、前記マイクロプロセッサからの命令
によって前記マイクロプロセッサの制御対称となる回路
を選択するための電気的に書き換え可能なプログラマブ
ル論理回路とを有する。
ッサ制御回路はマイクロプロセッサと、前記マイクロプ
ロセッサが制御を行うための制御指令を前記マイクロプ
ロセッサに供給するＲＯＭと、前記マイクロプロセッサ
の制御対称となる回路と、前記マイクロプロセッサの制
御対称である前記マイクロプロセッサの指示により前記
マイクロプロセッサの制御対称回路間での直接メモリ転
送を行うＤＭＡと、前記マイクロプロセッサからの命令
によって前記マイクロプロセッサの制御対称となる回路
を選択するための電気的に書き換え可能なプログラマブ
ル論理回路とを有する。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例のブロック図である。図
１の実施例は、マイクロプロセッサ１と、マイクロプロ
セッサ１が制御を行なうための制御命令をマイクロプロ
セッサ１に供給するＲＯＭ２と、マイクロプロセッサ１
の制御対象となる回路ＲＡＭ４、ＲＯＭ３と、マイクロ
プロセッサ１の指示によりマイクロプロセッサの制御対
象回路間での直接メモリ転送を行なうＤＭＡ５と、マイ
クロプロセッサ１からの命令によってマイクロプロセッ
サ１からのアドレス信号８と制御信号９を解読しマイク
ロプロセッサ１の制御対象を選択するための電気的に書
き換え可能なプログラマル論理回路を備えた制御対象選
択回路６とを有している。
る。図１は、本発明の一実施例のブロック図である。図
１の実施例は、マイクロプロセッサ１と、マイクロプロ
セッサ１が制御を行なうための制御命令をマイクロプロ
セッサ１に供給するＲＯＭ２と、マイクロプロセッサ１
の制御対象となる回路ＲＡＭ４、ＲＯＭ３と、マイクロ
プロセッサ１の指示によりマイクロプロセッサの制御対
象回路間での直接メモリ転送を行なうＤＭＡ５と、マイ
クロプロセッサ１からの命令によってマイクロプロセッ
サ１からのアドレス信号８と制御信号９を解読しマイク
ロプロセッサ１の制御対象を選択するための電気的に書
き換え可能なプログラマル論理回路を備えた制御対象選
択回路６とを有している。
【０００８】次に本実施例の動作を説明する。マイクロ
プロセッサ１はマイクロプロセッサに固有のマイクロプ
ロセッサ実行条件が成立すると、制御命令をマイクロプ
ロセッサ１に供給するＲＯＭ２を選択するためのアドレ
ス信号８と制御信号９を制御対象選択回路１に対して出
力する。制御対象選択回路６はアドレス信号８と制御信
号９を解読して対応するＲＯＭ２のみをマイクロプロセ
ッサ１が制御できる状態にする。そこでマイクロプロセ
ッサ１はＲＯＭ２から制御命令を読み出し、その制御命
令が制御対象とする回路を選択するためのアドレス信号
８と制御信号９を解読して、対応する制御対象回路、た
とえばＲＡＭ１のみをマイクロプロセッサ１が制御でき
る状態にする。そこでマイクロプロセッサ１はＲＡＭ１
に対し処理を実行し、引続き次の実行アドレスのＲＯＭ
２に対する選択信号１０を出力する。マイクロプロセッ
サ１はそのマイクロプロセッサにあらかじめ決められて
いるマイクロプロセッサ停止条件のいずれかが満たされ
るまで以上の動作を繰り返す。
プロセッサ１はマイクロプロセッサに固有のマイクロプ
ロセッサ実行条件が成立すると、制御命令をマイクロプ
ロセッサ１に供給するＲＯＭ２を選択するためのアドレ
ス信号８と制御信号９を制御対象選択回路１に対して出
力する。制御対象選択回路６はアドレス信号８と制御信
号９を解読して対応するＲＯＭ２のみをマイクロプロセ
ッサ１が制御できる状態にする。そこでマイクロプロセ
ッサ１はＲＯＭ２から制御命令を読み出し、その制御命
令が制御対象とする回路を選択するためのアドレス信号
８と制御信号９を解読して、対応する制御対象回路、た
とえばＲＡＭ１のみをマイクロプロセッサ１が制御でき
る状態にする。そこでマイクロプロセッサ１はＲＡＭ１
に対し処理を実行し、引続き次の実行アドレスのＲＯＭ
２に対する選択信号１０を出力する。マイクロプロセッ
サ１はそのマイクロプロセッサにあらかじめ決められて
いるマイクロプロセッサ停止条件のいずれかが満たされ
るまで以上の動作を繰り返す。
【０００９】さて、マイクロプロセッサ１の制御対象と
なる回路のうち同じ時間に制御対象となることがあり得
ない回路の組み合わせがあるとき、たとえば、あらかじ
めマイクロプロセッサ１が制御を行うための制御用プロ
グラムとＲＯＭ３を実行開始アドレスとするための制御
対象選択回路情報が書き込まれているとする。この場合
ＲＯＭ２の制御用プログラムに基づき運用開始を開始し
た後で必要となった時に、ＲＯＭ３にあらかじめ書き込
まれた制御用プログラムをマイクロプロセッサ１に供給
できるような制御対象選択回路情報を制御対象選択回路
６に直接メモリ転送するためにＤＭＡ５を制御する命令
をあらかじめＲＯＭ２にえ書き込んでおくことになり、
制御対象選択回路６をダイナミックに書き換えることが
可能となる。
なる回路のうち同じ時間に制御対象となることがあり得
ない回路の組み合わせがあるとき、たとえば、あらかじ
めマイクロプロセッサ１が制御を行うための制御用プロ
グラムとＲＯＭ３を実行開始アドレスとするための制御
対象選択回路情報が書き込まれているとする。この場合
ＲＯＭ２の制御用プログラムに基づき運用開始を開始し
た後で必要となった時に、ＲＯＭ３にあらかじめ書き込
まれた制御用プログラムをマイクロプロセッサ１に供給
できるような制御対象選択回路情報を制御対象選択回路
６に直接メモリ転送するためにＤＭＡ５を制御する命令
をあらかじめＲＯＭ２にえ書き込んでおくことになり、
制御対象選択回路６をダイナミックに書き換えることが
可能となる。
【００１０】すなわち、マイクロプロセッサ１はまずＤ
ＭＡ５に対してＲＯＭ２のデータ領域にあらかじめ書き
込まれている、たとえばＲＯＭ３を実行開始アドレスに
配置するための制御対象選択回路情報を制御対象選択回
路６に転送する指示を出す。
ＭＡ５に対してＲＯＭ２のデータ領域にあらかじめ書き
込まれている、たとえばＲＯＭ３を実行開始アドレスに
配置するための制御対象選択回路情報を制御対象選択回
路６に転送する指示を出す。
【００１１】次に制御対象選択回路６に対して制御対象
選択信号を出力し制御対象選択回路６を書き込み可能状
態とする。ＤＭＡ５はＲＯＭ３から制御対象選択回路情
報を読みだし制御対象選択回路６に直接メモリ転送を行
なう。この時点ではマイクロプロセッサ１はどの制御対
象回路に対してもアクセスが不可能となるが、ＤＭＡ５
による制御対象選択回路情報が終了するとＤＭＡ５はマ
イクロプロセッサ１に対して割り込みを行い処理の終了
をしらせるので、マイクロプロセッサ１は割込処理の実
行アドレスに従って処理を再開する。しかしながら実行
アドレスに配置されている回路はここですでにＲＯＭ３
であるので、マイクロプロセッサはＲＯＭ３から順次命
令を読みだし制御対象となる回路、たとえばＲＡＭ４に
対して制御を実行する。
選択信号を出力し制御対象選択回路６を書き込み可能状
態とする。ＤＭＡ５はＲＯＭ３から制御対象選択回路情
報を読みだし制御対象選択回路６に直接メモリ転送を行
なう。この時点ではマイクロプロセッサ１はどの制御対
象回路に対してもアクセスが不可能となるが、ＤＭＡ５
による制御対象選択回路情報が終了するとＤＭＡ５はマ
イクロプロセッサ１に対して割り込みを行い処理の終了
をしらせるので、マイクロプロセッサ１は割込処理の実
行アドレスに従って処理を再開する。しかしながら実行
アドレスに配置されている回路はここですでにＲＯＭ３
であるので、マイクロプロセッサはＲＯＭ３から順次命
令を読みだし制御対象となる回路、たとえばＲＡＭ４に
対して制御を実行する。
【００１２】制御対象選択回路６の書き換え後は、マイ
クロプロセッサ１はそのマイクロプロセッサにあらかじ
め決められているマイクロプロセッサ停止条件が成立
し、そしてマイクロプロセッサ実行開始条件が再び成立
した場合にもこのとき実行開始アドレスに割り合でられ
たＲＯＭ３の制御命令に従って制御を実行することにな
る。
クロプロセッサ１はそのマイクロプロセッサにあらかじ
め決められているマイクロプロセッサ停止条件が成立
し、そしてマイクロプロセッサ実行開始条件が再び成立
した場合にもこのとき実行開始アドレスに割り合でられ
たＲＯＭ３の制御命令に従って制御を実行することにな
る。
【００１３】
【発明の効果】以上説明したように本発明は、電気的に
書き換え可能なプログラマブル論理回路を備えた制御対
象選択回路とＤＭＡを備えることにより、運用開始時と
異なる組み合わせの制御対象回路選択が必要になった場
合に、他のＲＯＭから必要な制御対象選択回路情報を制
御対象選択回路にＤＭＡ転送できる。したがって運用時
間であっても制御対象回路を変更できる効果がある。
書き換え可能なプログラマブル論理回路を備えた制御対
象選択回路とＤＭＡを備えることにより、運用開始時と
異なる組み合わせの制御対象回路選択が必要になった場
合に、他のＲＯＭから必要な制御対象選択回路情報を制
御対象選択回路にＤＭＡ転送できる。したがって運用時
間であっても制御対象回路を変更できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来のマイクロプロセッサ制御回路のブロック
図である。
図である。
１，２１ マイクロプロセッサ ２，３，２２ ＲＯＭ ４，２３ ＲＡＭ ５ ＤＭＡ ６，２４ 制御対象選択回路 ７ データ信号 ８ アドレス信号 ９ 制御信号 １０〜１４ 選択信号
Claims (1)
- 【請求項１】 マイクロプロセッサと、前記マイクロプ
ロセッサが制御を行うための制御指令を前記マイクロプ
ロセッサに供給するＲＯＭと、前記マイクロプロセッサ
の制御対称となる回路と、前記マイクロプロセッサの制
御対称である前記マイクロプロセッサの指示により前記
マイクロプロセッサの制御対称回路間での直接メモリ転
送を行うＤＭＡと、前記マイクロプロセッサからの命令
によって前記マイクロプロセッサの制御対称となる回路
を選択するための電気的に書き換え可能なプログラマブ
ル論理回路とを有することを特徴とするマイクロプロセ
ッサ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18670991A JPH0535637A (ja) | 1991-07-26 | 1991-07-26 | マイクロプロセツサ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18670991A JPH0535637A (ja) | 1991-07-26 | 1991-07-26 | マイクロプロセツサ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535637A true JPH0535637A (ja) | 1993-02-12 |
Family
ID=16193268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18670991A Pending JPH0535637A (ja) | 1991-07-26 | 1991-07-26 | マイクロプロセツサ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535637A (ja) |
-
1991
- 1991-07-26 JP JP18670991A patent/JPH0535637A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US6880029B2 (en) | Programmable controller | |
| JPH0535637A (ja) | マイクロプロセツサ制御回路 | |
| EP0393281A2 (en) | Method and apparatus for shadowing memory | |
| JPH0760669A (ja) | 産業用機械の操作システム | |
| JPH0456321B2 (ja) | ||
| JP2731166B2 (ja) | プログラマブルコントローラ | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JP3111911B2 (ja) | マイクロプロセッサ搭載装置 | |
| JP3024719B2 (ja) | プログラマブルコントローラの演算処理方法 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH0546212A (ja) | プログラマブルコントローラのシステム設定方法 | |
| JPH02199535A (ja) | マイクロプログラム制御装置 | |
| JPH1185223A (ja) | プログラマブルコントローラ | |
| JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPS6051737B2 (ja) | オプシヨン命令イリ−ガル処理方式 | |
| JPH0517595B2 (ja) | ||
| JPS62276630A (ja) | デ−タ処理装置 | |
| JP2001147802A (ja) | 画像処理装置 | |
| JPH0612319A (ja) | マイクロプロセッサシステム | |
| JPS624729B2 (ja) | ||
| JPH04314101A (ja) | シーケンサ | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPH03164849A (ja) | マイクロプロセッサおよびマイクロプロセッサシステム | |
| JPH0312334B2 (ja) |