JPH0456479A - Horizontal synchronization detector - Google Patents

Horizontal synchronization detector

Info

Publication number
JPH0456479A
JPH0456479A JP16622390A JP16622390A JPH0456479A JP H0456479 A JPH0456479 A JP H0456479A JP 16622390 A JP16622390 A JP 16622390A JP 16622390 A JP16622390 A JP 16622390A JP H0456479 A JPH0456479 A JP H0456479A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
rising
horizontal synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16622390A
Other languages
Japanese (ja)
Inventor
Masayuki Okajima
岡島 雅之
Masakazu Aritome
有留 正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP16622390A priority Critical patent/JPH0456479A/en
Publication of JPH0456479A publication Critical patent/JPH0456479A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To detect a right horizontal synchronizing signal even when the cycle of the horizontal synchronizing signal is disturbed by providing a rising signal generating means which generates a first rising signal, and a horizontal synchronizing signal generating means which generates the horizontal synchronizing signal after generating a second rising signal generated for the period of repetition just before the first rising signal is shifted. CONSTITUTION:When the cycle of the horizontal synchronization of an inputted television signal is disturbed largely, a selective circuit 6 selects the output of a delay circuit 10, and outputs the horizontal synchronizing signal which is delayed only in a standard cycle from the horizontal synchronizing signal just before it. However, a counting circuit 14 counts how many times the output pulses of a differentiation circuit 4 and of a differentiation circuit 9 are not continuously superimposed. Then, when the counted result is more than 3, an output signal 1 at a 'high' level is outputted from the circuit 14, and a signal from a holding circuit 12 is inhibited by an OR circuit 13, and the output of a delay circuit 5 is forcibly selected by the selective circuit 6. Thus, the horizontal synchronizing signal corrected at a right position can be detected, even when the cycle of the horizontal synchronization of the inputted television signal is disturbed largely.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビ信号から水平同期信号を検出する水平同
期検出装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a horizontal synchronization detection device for detecting a horizontal synchronization signal from a television signal.

〔従来の技術〕[Conventional technology]

従来の水平同期検出装置について図面を参照して説明す
る。
A conventional horizontal synchronization detection device will be described with reference to the drawings.

第5図は従来の水平同期検出袋、置の一例を示すブロッ
ク図、第6図は第5図に示す従来例の各部の信号のタイ
ムチャートである。
FIG. 5 is a block diagram showing an example of a conventional horizontal synchronization detection bag and arrangement, and FIG. 6 is a time chart of signals of various parts of the conventional example shown in FIG.

第6図を参照しながら第5図に示す従来例の動作につい
て説明する。
The operation of the conventional example shown in FIG. 5 will be explained with reference to FIG.

まず、同期分離回路15において入力端子lから入力さ
れたテレビ信号から複合同期信号nが分離すされ、微分
回路16でその複合同期信号の立下がりを微分して微分
パルス0を出力する。通常はその微分パルスがそのまま
OR回路17を通つて保持回路1つに入力され、予しめ
定められた水平同期信号のパルス幅に広げられ、極性を
反転して出力端子2から水平同期信号rとして出力され
る。保持回路18では、OR回路17から出力された微
分パルスをテレビ信号の水平同期の標準周期よりやや短
い時間保持してOR回路17へ出力信号pとして出力し
ているので、垂直同期区間における水平同期の間にある
等価パルスは、微分回路16で微分されてもOR回路1
7を通ることができず、出力端子2から水平同期信号と
して出力されない。
First, the synchronization separation circuit 15 separates the composite synchronization signal n from the television signal input from the input terminal l, and the differentiation circuit 16 differentiates the falling edge of the composite synchronization signal to output a differential pulse 0. Normally, the differential pulse is inputted as it is to one holding circuit through the OR circuit 17, expanded to a predetermined pulse width of the horizontal synchronization signal, reversed in polarity, and outputted from the output terminal 2 as the horizontal synchronization signal r. Output. The holding circuit 18 holds the differential pulse output from the OR circuit 17 for a period slightly shorter than the standard period of horizontal synchronization of the television signal and outputs it to the OR circuit 17 as an output signal p, so that the horizontal synchronization in the vertical synchronization period is Even if the equivalent pulse between
7, and is not output from output terminal 2 as a horizontal synchronizing signal.

第7図は第5図に示す従来例において入力されるテレビ
信号の水平同期の周期が大きく乱れた場合の各部の信号
のタイムチャートを示す。第7図において、Hはテレビ
信号の水平同期の標準周期を示す。
FIG. 7 shows a time chart of signals of various parts when the period of horizontal synchronization of the input television signal is greatly disturbed in the conventional example shown in FIG. In FIG. 7, H indicates the standard period of horizontal synchronization of the television signal.

第5図および第7図において、直前の水平同期信号に対
してHより短い周期で入力された水平同期信号Bは、保
持回路18の出力信号pによってOR回路17でインヒ
ビットされるため、出力端子2から出力されない。保持
回路18の保持時間を短く設定すればインヒビットされ
なくなるが、保持時間を短くすると、複合同期信号にノ
イズがあるとそれを水平同期信号として誤検出してしま
う。例えば第7図のBの位置に水平同期信号ではなくて
ノイズがあると、インヒビットされないためにそのノイ
ズを水平同期信号として誤検出してしまう。
In FIGS. 5 and 7, the horizontal synchronizing signal B input at a shorter period than H with respect to the immediately preceding horizontal synchronizing signal is inhibited by the OR circuit 17 by the output signal p of the holding circuit 18, so the output terminal No output from 2. If the holding time of the holding circuit 18 is set short, inhibition will not occur, but if the holding time is shortened, if there is noise in the composite synchronization signal, it will be erroneously detected as a horizontal synchronization signal. For example, if there is noise instead of a horizontal synchronizing signal at the position B in FIG. 7, the noise will not be inhibited and will be erroneously detected as a horizontal synchronizing signal.

また、直前の水平同期信号に対してHより長い周期で入
力された水平同期信号Cに対しては検出が行なわれるが
、その次の水平同期信号が正規の位置にくると、その水
平同期信号はCとの間隔がHより短くなるので、Bの場
合と同様に検出されない6 〔発明が解決しようとする課題〕 上述したように従来の水平同期検出装置では、入力され
るテレビ信号の水平同期の周期が大きく乱れた場合に水
平同期信号が検出されないという欠点がある。これは例
えばVTR信号の場合、テレビ信号の各フィールドの終
わり付近で回転ヘッドの切替えによるスキュー歪みが発
生するため、第7図のB、Cのように水平同期信号の周
期が乱れることがあり、その場合に従来の水平同期信号
検出装置は正しく水平同期信号を検出できない。
In addition, detection is performed for horizontal synchronization signal C input with a period longer than H with respect to the previous horizontal synchronization signal, but when the next horizontal synchronization signal comes to the normal position, the horizontal synchronization signal Since the interval with C is shorter than H, it is not detected in the same way as in the case of B.6 [Problem to be solved by the invention] As mentioned above, in the conventional horizontal synchronization detection device, the horizontal synchronization of the input television signal is not detected. The disadvantage is that the horizontal synchronization signal cannot be detected if the period of the signal is greatly disturbed. For example, in the case of a VTR signal, skew distortion occurs near the end of each field of the television signal due to switching of the rotating head, which may disrupt the period of the horizontal synchronizing signal as shown in B and C in Figure 7. In this case, the conventional horizontal synchronization signal detection device cannot correctly detect the horizontal synchronization signal.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の水平同期検出装置は、入力されたテレビ信号か
ら複合同期信号の立上げを検出して第1の立上り信号を
発生する立上り信号発生手段と、この立上り信号発生手
段からの前記第1の立上り信号の繰返し期間が予め定め
てある標準繰返し期間の予め定めてある許容値以上にず
れた場合に前記第1の立上り信号のずれる直前の繰返し
期間で発生する第2の立上り信号を発生して水平同期信
号を発生する同期信号発生手段とを有し、前記立上り信
号発生手段は入力されたテレビ信号から複合同期信号を
分離し出力する同期分離回路と、前記複合同期信号を微
分する第1の微分回路とを有し、前記同期信号発生手段
は第2の保持回路の出力信号を微分する第2の微分回路
と、前記第1の微分回路と前記第2の微分回路とから出
力される各微分パルスの論理積をとるAND回路と、前
記AND回路の出力を予め定められた一定時間保持する
第1の保持回路と、前記第1の微分回路の出力信号を遅
延させる第1の遅延回路と、前記第2の微分回路の出力
信号を遅延させる第2の遅延回路と、前記第1の遅延回
路と前記第2の遅延回路とから出力される各出力信号の
どちらか一方を選択制御信号によって選択する選択回路
と、前記選択回路から出力される微分パルスの数を計数
し前記第1の保持回路の出力信号でリセットされる計数
回路と、前記第1の保持回路と前記計数回路とから出力
される各出力信号の論理和をとり前記選択回路の前記選
択制御信号として出力するOR回路と、前記選択回路の
出力信号を前記テレビ信号の予め定められた水平同期の
約1周期分保持する前記第2の保持回路と、前記選択回
路からの出力される微分パルスを予め定められたテレビ
の水平同期信号のパルス幅になるように保持する第3の
保持回路とを有している。
The horizontal synchronization detection device of the present invention includes a rising signal generating means for detecting the rising edge of a composite synchronizing signal from an input television signal and generating a first rising signal; When the repetition period of the rising signal deviates by more than a predetermined tolerance value of a predetermined standard repetition period, a second rising signal is generated in the repetition period immediately before the deviation of the first rising signal. sync signal generating means for generating a horizontal sync signal; the rising signal generating means includes a sync separation circuit for separating and outputting a composite sync signal from an input television signal; a differentiating circuit, and the synchronizing signal generating means has a second differentiating circuit that differentiates the output signal of the second holding circuit, and each output signal from the first differentiating circuit and the second differentiating circuit. an AND circuit that takes a logical product of differential pulses, a first holding circuit that holds the output of the AND circuit for a predetermined period of time, and a first delay circuit that delays the output signal of the first differentiating circuit. , a second delay circuit that delays the output signal of the second differentiating circuit; and a selection control signal that selects one of the output signals output from the first delay circuit and the second delay circuit. a selection circuit to select, a counting circuit that counts the number of differential pulses output from the selection circuit and is reset by the output signal of the first holding circuit, and an output from the first holding circuit and the counting circuit. an OR circuit that logically sums each output signal and outputs it as the selection control signal of the selection circuit; and an OR circuit that holds the output signal of the selection circuit for about one predetermined horizontal synchronization period of the television signal. It has a second holding circuit and a third holding circuit that holds the differential pulse output from the selection circuit so that it has a predetermined pulse width of a horizontal synchronizing signal of the television.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

第1図において、本実施例の水平同期検出装置は、入力
端子1から入力されたテレビ信号がら複合同期信号を分
離し出力する同期分離回路3と、複合同期信号を微分す
る微分回路4と、保持回路8の出力信号を微分する微分
回路9と、微分回路4と微分回路9とから出力される各
微分パルスの論理積をとるAND回路11と、AND回
路11の出力を予め定められた一定時間保持する保持回
路12と、微分回路4の出力信号を遅延させる遅延回路
5と、微分回路9の出力信号を遅延させる遅延回路10
と、遅延回路5と遅延回路10とから出力される各出力
信号のどちらが一方を選択制御信号で選択する選択回路
6と、選択回路6がら出力される微分パルスの数を計数
し保持回路12の出力信号でリセットされる計数回路1
4と、保持回路12と計数回路14とから出力され各出
力信号の論理和をとり選択回路6の選択制御信号として
出力するOR回路13と、選択回路6の出力信号をテレ
ビ信号の予め定められた水平同期の約1周期分保持する
保持回路8と、選択回路6から出力される微分パルスを
テレビ水平同期信号のパルス幅になるように保持する保
持回路7とを有して構成されている−0 第2図は第1図に示す本実施例内の各部の信号のタイミ
ング関係を示す図、第3図は第2図の水平同期信号の拡
大した部分のタイミング関係を示す図、第4図は第3図
の中の一部分を拡大し入力テレビ信号が切替っな場合の
各信号のタイミング関係を示す図である。
In FIG. 1, the horizontal synchronization detection device of this embodiment includes a synchronization separation circuit 3 that separates and outputs a composite synchronization signal from a television signal input from an input terminal 1, a differentiation circuit 4 that differentiates the composite synchronization signal, A differentiating circuit 9 that differentiates the output signal of the holding circuit 8, an AND circuit 11 that takes the logical product of each differential pulse output from the differentiating circuit 4 and the differentiating circuit 9, and a predetermined constant value for the output of the AND circuit 11. A holding circuit 12 that holds time, a delay circuit 5 that delays the output signal of the differentiating circuit 4, and a delay circuit 10 that delays the output signal of the differentiating circuit 9
A selection circuit 6 selects one of the output signals output from the delay circuit 5 and the delay circuit 10 using a selection control signal, and a holding circuit 12 counts the number of differential pulses output from the selection circuit 6. Counting circuit 1 reset by output signal
4, an OR circuit 13 which logically sums each output signal outputted from the holding circuit 12 and the counting circuit 14 and outputs it as a selection control signal for the selection circuit 6; The holding circuit 8 holds the differential pulse outputted from the selection circuit 6 so that it has the pulse width of the television horizontal synchronization signal. -0 FIG. 2 is a diagram showing the timing relationship of the signals of each part in the present embodiment shown in FIG. 1, FIG. This figure is an enlarged view of a portion of FIG. 3, showing the timing relationship of each signal when the input television signal is switched.

次に、本実施例の動作について第1図、第2図、第3図
および第4図を用いて説明する。
Next, the operation of this embodiment will be explained using FIG. 1, FIG. 2, FIG. 3, and FIG. 4.

同期分離回路3では入力端子1から入力されたテレビ信
号aから複合同期信号すを分離し、微分回路4で複合同
期信号の立下がりを微分して微分パルスCを出力する。
The synchronization separation circuit 3 separates a composite synchronization signal from the television signal a input from the input terminal 1, and the differentiation circuit 4 differentiates the falling edge of the composite synchronization signal and outputs a differential pulse C.

通常はこの信号が遅延回路5で遅延されたのち選択回路
6で選ばれて保持回路8に入力される。保持回路8では
このパルスがテレビ信号の水平同期の標準周期よりやや
短い時間保持されて出力される。保持時間については後
述する。微分回路9からほは保持回路8の出力信号eの
立下がり点で微分パルスfが出力される。
Normally, this signal is delayed by a delay circuit 5, selected by a selection circuit 6, and inputted to a holding circuit 8. In the holding circuit 8, this pulse is held for a time slightly shorter than the standard period of horizontal synchronization of the television signal and is output. The retention time will be described later. A differential pulse f is outputted from the differentiating circuit 9 at the falling point of the output signal e of the holding circuit 8.

通常は微分回路4と微分回路9の出力パルスの位置は時
間的にほぼ一致し、AND回路11からAND出力りが
出力される。AN回路11がら出力される“ハイ°゛レ
ベルのパルスを保持回路12で一定時間保持した信号が
、OR回路13を通って選択回路6に選択制御信号とし
て入力されるため、選択回路6は遅延回路5の信号を選
択する。
Normally, the positions of the output pulses of the differentiating circuit 4 and the differentiating circuit 9 substantially coincide in time, and the AND circuit 11 outputs an AND output. Since the signal obtained by holding the high level pulse output from the AN circuit 11 in the holding circuit 12 for a certain period of time is input to the selection circuit 6 as a selection control signal through the OR circuit 13, the selection circuit 6 is delayed. Select the signal for circuit 5.

すなわち選択回路6は、入力されたテレビ信号の水平同
期信号の立下がり付近で、微分回路4と微分回路9との
それぞれの微分パルスが重なった時だけ遅延回路5の信
号を選択し、あとは遅延回路10の信号を選択する。選
択回路6で選択された遅延回路5の出力信号jは、保持
回路7によって水平同期信号のパルス幅に広げられ、極
性を反転して出力端子2から水平同期信号にとして出力
される。
That is, the selection circuit 6 selects the signal of the delay circuit 5 only when the differential pulses of the differentiating circuits 4 and 9 overlap near the falling edge of the horizontal synchronizing signal of the input television signal, and then selects the signal of the delay circuit 5. A signal for the delay circuit 10 is selected. The output signal j of the delay circuit 5 selected by the selection circuit 6 is widened by the holding circuit 7 to the pulse width of the horizontal synchronizing signal, has its polarity inverted, and is outputted from the output terminal 2 as a horizontal synchronizing signal.

第3図においてHはテレビ信号の水平同期の標準的な周
期、Dは微分回路4および微分回路9における微分パル
スのパルス幅を示す。Dは入力されるテレビ信号の水平
同期の周期のHに対する許容偏差によって決まり、あま
り短くすると水平同期信号の周期がHに対してわずかに
ずれだけで微分回路4と微分回路9の出力パルスが重な
らなくなり、あとで述べるように入力信号から分離した
水平同期信号ではなく、周期Hで自走する水平同期信号
出力されるようになる。遅延回路5および遅延回路10
の遅延量と保持回路12の保持時間は、保持回路12か
ら出力される選択回路6の選択制御信号で微分回路4お
よび微分回路9から出力される微分パルスのどちらか一
方を選択できるタイミングにするために、遅延量はD以
上、保持時間は2重以上必要となる。また、保持回路8
の保持時間は、あとで述べるように入力されたテレビ信
号の水平同期周期が乱れた場合に、付替える水平同期信
号の周期がHとなるようにH−Dとなる。
In FIG. 3, H indicates the standard period of horizontal synchronization of television signals, and D indicates the pulse width of the differential pulses in the differentiating circuits 4 and 9. D is determined by the tolerance deviation of the horizontal synchronization period of the input television signal from H, and if it is too short, the output pulses of differentiating circuits 4 and 9 will overlap even if the period of the horizontal synchronizing signal deviates even slightly from H. As will be described later, instead of a horizontal synchronizing signal separated from the input signal, a free-running horizontal synchronizing signal with period H is output. Delay circuit 5 and delay circuit 10
The amount of delay and the holding time of the holding circuit 12 are such that the timing allows selecting one of the differential pulses output from the differentiating circuit 4 and the differentiating circuit 9 using the selection control signal of the selection circuit 6 output from the holding circuit 12. Therefore, the delay amount needs to be D or more, and the holding time needs to be twice or more. In addition, the holding circuit 8
The holding time becomes HD so that when the horizontal synchronization period of the input television signal is disturbed, the period of the replaced horizontal synchronization signal becomes H, as will be described later.

垂直同期区間は、第2図がられがるように水平同期信号
のみ検出され、水平同期の間にある等価パルスは、微分
回路4で微分されるが、この微分パルスCは微分回路9
から出力される微分パルスfと時間的に一致しないので
選択回路6で選択されず、出力端子2からも水平同期信
号として出力されない。
During the vertical synchronization period, only the horizontal synchronization signal is detected as shown in FIG.
Since it does not coincide in time with the differential pulse f output from the selector circuit 6, it is not selected by the selection circuit 6, and is not output from the output terminal 2 as a horizontal synchronizing signal.

次に、入力されたテレビ信号の水平同期の周期が大きく
乱れた場合の動作を第1図および第4図を参照しながら
説明する。
Next, the operation when the period of horizontal synchronization of the input television signal is greatly disturbed will be explained with reference to FIGS. 1 and 4.

入力されたテレビ信号の水平同期の周期が、標準周期で
あるHに対してD以上ずれると、微分回路4から出力さ
れる微分パルスCと微分回路9がら出力される微分パル
スfは時間的に重ならないノテ、AND回路11の出力
りは″°ロー″レベルのままになる。その結果、選択回
路6は遅延回路10の出力を選択し、その直前の水平同
期信号がらHだけ遅れた水平同期信号が出力される。た
だし、例えば入力されるテレビ信号が切替わって常に微
分回路4と微分回路9の出力パルスが重ならないと、入
力テレビ信号と位相がずれた水平同期信号が出力され続
けるので、計数回路14で微分回路4と微分回路9の出
力パルスが連続して何回型ならなかったかを計数する。
When the horizontal synchronization period of the input television signal deviates from the standard period H by more than D, the differential pulse C output from the differential circuit 4 and the differential pulse f output from the differential circuit 9 will temporally Note that if there is no overlap, the output of the AND circuit 11 remains at the "°low" level. As a result, the selection circuit 6 selects the output of the delay circuit 10, and a horizontal synchronization signal delayed by H from the previous horizontal synchronization signal is output. However, for example, if the input TV signal is switched and the output pulses of the differentiating circuits 4 and 9 do not always overlap, a horizontal synchronizing signal that is out of phase with the input TV signal will continue to be output, so the counting circuit 14 It is counted how many times the output pulses of the circuit 4 and the differentiating circuit 9 are not in the same pattern.

すなわち、微分回路4と微分回路9の出力パルスが重な
ると、保持回路12から“ハイ”レベルのパルスが出力
されるので、このパルスで計数回路14をリセットする
0重ならないと、リセットされずに選択回路6から出力
される微分回路9の微分パルスを計数する。計数結果が
3以上になると計数回路14がら“ハイ”レベルの出力
信号1が出力され、OR回路13で保持回路12がらの
信号を禁止し、強制的に遅延回路5の出力信を選択回路
6で選択するようにする。
In other words, when the output pulses of the differentiating circuit 4 and the differentiating circuit 9 overlap, a "high" level pulse is output from the holding circuit 12, so this pulse resets the counting circuit 14.0If the output pulses do not overlap, the counting circuit 14 will not be reset. The differential pulses of the differential circuit 9 output from the selection circuit 6 are counted. When the counting result becomes 3 or more, the counting circuit 14 outputs a "high" level output signal 1, the OR circuit 13 inhibits the signal from the holding circuit 12, and the output signal of the delay circuit 5 is forcibly selected by the selection circuit 6. to select it.

第4図は、A点で入力テレビ信号が切替わった場合を示
している。
FIG. 4 shows a case where the input television signal is switched at point A.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、入力されたレテビ信号か
ら複合同期信号の立上げを検出して第1の立上り信号を
発生する立上り信号発生手段と、この立上り信号発生手
段からの前記第1の立上り信号の繰返し信号が予め定め
てある標準繰返し期間の予め定めてある許容値以上にず
れた場合に前記第1の立上り信号のずれる直前の繰返し
期間で発生する第2の立上り信号を発生して水平同期信
号を発生する同期信号発生手段とを有することにより、
入力されるテレビ信号の水平同期の周期が大きく乱れた
場合にも、正しい位置に補正された水平同期信号を検出
できるという効果がある。
As explained above, the present invention includes a rising signal generating means for detecting the rising edge of a composite synchronizing signal from an input television signal and generating a first rising signal, and a rising signal generating means for generating a first rising signal from the rising signal generating means. When the repetition signal of the rising signal deviates by more than a predetermined tolerance value in a predetermined standard repetition period, a second rising signal is generated in a repetition period immediately before the deviation of the first rising signal. By having a synchronization signal generating means for generating a horizontal synchronization signal,
Even if the period of horizontal synchronization of the input television signal is greatly disturbed, the horizontal synchronization signal corrected to the correct position can be detected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図〜
第4図はそれぞれ第1図に示す本実施例の各部のタイミ
ング関係を示す図、第5図は従来の水平同期検出装置の
一例を示すブロック図、第6図および第7図はそれぞれ
第5図に示す従来例の各部のタイミング関係を示す図で
ある。 1・・・入力端子、2・・・出力端子、3.15・・・
同期分離回路、4,9.16・・・微分回路、5.10
・・・遅延回路、6・・・選択回路、7,8.12.1
8゜19・・・保持回路、11・・・AND回路、13
.17・・OR回路、14・・・計数回路。 a、m・・・入力テレビ信号、b・・・同期分離回路3
の出力信号、C・・・微分回路4の出力信号、d・・・
遅延回路5の出力信号、e・・・保持回路8の出力信号
、f・・・微分回路9の出力信号、g・・・遅延回路1
0の出力信号、h・・・ANI)回路11の出力信号、
i・・・保持回路12の出力信号、j・・・選択回路6
の出力信号、k・・・保持回路7の出力信号、l・・・
計数回路14の出力信号、n・・・同期分離回路15の
出力信号、0・・・微分回路16の出力信号、p・・・
保持回路18の出力信号、q・・・OR回路17の出力
信号、r・・・保持回路1つの出力信号。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
4 is a diagram showing the timing relationship of each part of the present embodiment shown in FIG. 1, FIG. 5 is a block diagram showing an example of a conventional horizontal synchronization detection device, and FIGS. FIG. 3 is a diagram showing the timing relationship of each part of the conventional example shown in the figure. 1...Input terminal, 2...Output terminal, 3.15...
Synchronous separation circuit, 4, 9.16... Differential circuit, 5.10
...Delay circuit, 6...Selection circuit, 7, 8.12.1
8゜19...Holding circuit, 11...AND circuit, 13
.. 17...OR circuit, 14...counting circuit. a, m...input television signal, b...synchronization separation circuit 3
Output signal of C... Output signal of differentiation circuit 4, d...
Output signal of delay circuit 5, e...output signal of holding circuit 8, f...output signal of differentiation circuit 9, g...delay circuit 1
0 output signal, h...ANI) output signal of circuit 11,
i... Output signal of holding circuit 12, j... Selection circuit 6
Output signal of k... Output signal of holding circuit 7, l...
Output signal of the counting circuit 14, n... Output signal of the synchronous separation circuit 15, 0... Output signal of the differentiating circuit 16, p...
Output signal of holding circuit 18, q...output signal of OR circuit 17, r...output signal of one holding circuit.

Claims (1)

【特許請求の範囲】 1、入力されたテレビ信号から複合同期信号の立上げを
検出して第1の立上り信号を発生する立上り信号発生手
段と、この立上り信号発生手段からの前記第1の立上り
信号の繰返し期間が予め定めてある標準繰返し期間の予
め定めてある許容値以上にずれた場合に前記第1の立上
り信号のずれる直前の繰返し期間で発生する第2の立上
り信号を発生して水平同期信号を発生する同期信号発生
手段とを有することを特徴とする水平同期検出装置。 2、前記立上り信号発生手段は入力されたテレビ信号か
ら複合同期信号を分離し出力する同期分離回路と、前記
複合同期信号を微分する第1の微分回路とを有し、前記
同期信号発生手段は第2の保持回路の出力信号を微分す
る第2の微分回路と、前記第1の微分回路と前記第2の
微分回路とから出力される各微分パルスの論理積をとる
AND回路と、前記AND回路の出力を予め定められた
一定時間保持する第1の保持回路と、前記第1の微分回
路の出力信号を遅延させる第1の遅延回路と、前記第2
の微分回路の出力信号を遅延させる第2の遅延回路と、
前記第1の遅延回路と前記第2の遅延回路とから出力さ
れる各出力信号のどちらか一方を選択制御信号によつて
選択する選択回路と、前記選択回路から出力される微分
パルスの数を計数し前記第1の保持回路の出力信号でリ
セットされる計数回路と、前記第1の保持回路と前記計
数回路とから出力される各出力信号の論理和をとり前記
選択回路の前記選択制御信号として出力するOR回路と
、前記選択回路の出力信号を前記テレビ信号の予め定め
られた水平同期の約1周期分保持する前記第2の保持回
路と、前記選択回路からの出力される微分パルスを予め
定められたテレビの水平同期信号のパルス幅になるよう
に保持する第3の保持回路とを有することを特徴とする
請求項1記載の水平同期検出装置。
[Scope of Claims] 1. Rising signal generating means for detecting the rising edge of a composite synchronizing signal from an input television signal and generating a first rising signal; and the first rising edge from the rising signal generating means. When the repetition period of the signal deviates by more than a predetermined tolerance value of a predetermined standard repetition period, a second rising signal that occurs in the repetition period immediately before the deviation of the first rising signal is generated to generate a horizontal signal. 1. A horizontal synchronization detection device comprising: synchronization signal generating means for generating a synchronization signal. 2. The rising signal generating means has a synchronization separation circuit that separates and outputs a composite synchronization signal from the input television signal, and a first differentiation circuit that differentiates the composite synchronization signal, and the synchronization signal generation means a second differentiating circuit that differentiates the output signal of the second holding circuit; an AND circuit that takes the logical product of each differential pulse output from the first differentiating circuit and the second differentiating circuit; a first holding circuit that holds the output of the circuit for a predetermined period of time; a first delay circuit that delays the output signal of the first differentiating circuit; and a second holding circuit that delays the output signal of the first differentiating circuit.
a second delay circuit that delays the output signal of the differentiating circuit;
a selection circuit that selects either one of the output signals output from the first delay circuit and the second delay circuit using a selection control signal; and a selection circuit that selects the number of differential pulses output from the selection circuit. A counting circuit that counts and is reset by the output signal of the first holding circuit, and a logical sum of each output signal output from the first holding circuit and the counting circuit, and the selection control signal of the selection circuit. an OR circuit that outputs a differential pulse output from the selection circuit; a second holding circuit that holds the output signal of the selection circuit for approximately one period of predetermined horizontal synchronization of the television signal; 2. The horizontal synchronization detection device according to claim 1, further comprising a third holding circuit that maintains the pulse width of the horizontal synchronization signal of the television set to a predetermined pulse width.
JP16622390A 1990-06-25 1990-06-25 Horizontal synchronization detector Pending JPH0456479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16622390A JPH0456479A (en) 1990-06-25 1990-06-25 Horizontal synchronization detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16622390A JPH0456479A (en) 1990-06-25 1990-06-25 Horizontal synchronization detector

Publications (1)

Publication Number Publication Date
JPH0456479A true JPH0456479A (en) 1992-02-24

Family

ID=15827397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16622390A Pending JPH0456479A (en) 1990-06-25 1990-06-25 Horizontal synchronization detector

Country Status (1)

Country Link
JP (1) JPH0456479A (en)

Similar Documents

Publication Publication Date Title
JPS6272279A (en) Vertical synchronizing signal detection circuit
JPH02301375A (en) Detector
JPS60132468A (en) Method and device for generating timing pulse
JP3092938B2 (en) Digital synchronization circuit for image display
JPH0456479A (en) Horizontal synchronization detector
JPH02309778A (en) Clock generating circuit
KR100210715B1 (en) Synchronizing device for a picture reproducing apparatus
JPH0628382B2 (en) Vertical sync signal generation circuit
JP2679391B2 (en) Horizontal sync signal generator
JP3475773B2 (en) Video signal processing device and liquid crystal display device
JP2963915B2 (en) Sync separation circuit
JP3024725B2 (en) Skew pulse detection circuit
KR0153669B1 (en) An apparatus for discriminating synchronizing signals
JPH0523018Y2 (en)
JP2743041B2 (en) Image display device
EP0472326A2 (en) Horizontal synchronizing signal separation circuit
JP2997013B2 (en) Vertical synchronous playback circuit
JPH04290383A (en) Synchronizing signal detection circuit
JP2743428B2 (en) Burst gate pulse generation circuit
JPH08202329A (en) Display display
JPH09289597A (en) Tv signal detecting circuit
JPH0340667A (en) Synchronizing circuit for video signal
JPS603256B2 (en) synchronous circuit
JPS63158977A (en) Field discriminating circuit
JPS5979686A (en) Extracting method of timing