JPH0456891A

JPH0456891A - 映像処理装置

Info

Publication number: JPH0456891A
Application number: JP2165967A
Authority: JP
Inventors: Kesatoshi Takeuchi; 啓佐敏竹内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-06-25
Filing date: 1990-06-25
Publication date: 1992-02-24
Anticipated expiration: 2012-03-19
Also published as: JP2591262B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、一つの映像画面上の一部に他の映像画面を重
畳させる映像処理装置に関するものである。

〔従来の技術〕

いわゆるパーソナルコンピュータ（パソコン）の分野で
は、パソコン映像中にテレビ映像などを重ねて表示する
ピクチャーインピクチャーと呼ばれる画像処理か行われ
るようになってきた。すなわち、パソコンとパソコンモ
ニタとの間に介在し、外部からの映像信号の一部または
全部をパソコン映像画面上に重ねて表示する映像処理装
置が開発されつつある。

外部からの映像信号は、一般的に２：１インターレース
映像信号が用いられるが、これは画面の上端から下端ま
で走査線を１本おきに走査し、再び上端に戻って今度は
先に抜かされた走査線を走査する方式による信号である
。この場合、１本おきの走査線からなる画面はフィール
ドと呼ばれ、連続する２つのフィールド（第１フィール
ド、第２フィールド）からなる完全に走査された画面は
フレームと呼ばれる。

第５図は、フレームとフィールドの関係を示す概念図で
、第５図（ａ）及び第５図（ｂ）はそれぞれ第１フィー
ルドと第２フィールドを、第５図（Ｃ）は第１フィール
ドと第２フィールドから構成されるフレームを示してい
る。

〔発明か解決しようとする課題〕

ところで、ピクチャーインピクチャーの映像処理を行う
に当たって、高画質の映像を得るためには、フレーム単
位で映像を重ね合わせればよい。

しかし、２：１インクレ一ス信号からフレーム単位の映
像信号を取り出すには、この信号をフィールド毎にそれ
ぞれ別の記憶装置に格納し、その後各々の記憶装置から
フィールドの信号を取り出してフレームとしてミキシン
グしなければならない。

映像信号を垂直方向に任意に拡大、縮小する画像処理は
、ミキシング前の記憶装置に格納されたフィールドごと
の映像信号に対して行うが、この処理での映像信号の管
理か複雑で困難であった。

また、記憶装置に入力された映像信号を、外部のＣＰＵ
等にフレーム単位で読み出すには、第１フィールドと第
２フィールドの映像信号を、ラインごとに交互に読み出
さなければならず難しかった。

本発明の課題は、このような問題点を解消することにあ
る。

〔課題を解決するための手段〕

上記課題を解決するために、本発明の映像処理装置は、
２：１インターレース信号である第１映像信号のＲＧＢ
輝度信号を量子化してデジタルＲＧＢ輝度信号に変換す
るＡ／Ｄ変換手段と、そのデジタルＲＧＢ輝度信号を記
憶する映像記憶手段と、この映像記憶手段から読み出さ
れたデジタルＲＧＢ輝度信号をアナログ化するＤ／Ａ変
換手段と、第２映像信号のＲＧＢ輝度信号を部分的に前
記Ｄ／Ａ変換手段からのＲＧＢ輝度信号に置き換えるミ
キシング手段と、第２映像信号による画面中に前記前記
Ｄ／Ａ変換手段からのＲＧＢ輝度信号による画面をどの
ように挿入するかを示す指令に基ついて前記各手段を制
御する制御手段とを備え、第１映像信号は飛越走査線か
らなる２つの画面（フィールド）によって完全な１画面
（フレーム）が構成される２：１インターレース信号で
あり、この制御手段は、記憶手段に第１フィールド映像
信号の各ラインを１ラインおきに飛越して記憶させると
共に第２フィールド映像信号の各ラインを第１フィール
ド映像信号が記憶されているライン間に記憶させるもの
である。

〔作用〕

このように書き込まれた映像メモリの信号であれば、第
１フィールドの映像信号か、第２フィールドの映像信号
かを意識することなく、すなわち、フレーム単位で読み
出すことができる。したがって、映像信号に対する任意
の拡大・縮小が読み出し時に容易に行える。

〔実施例〕第１図は本発明の一実施例である映像処理装置のブロッ
ク図であり、第２図はその映像処理装置とパソコンおよ
びパソコンモニタとの接続関係を示すブロック図である
。

映像処理装置１は、パーソナルコンピュータ２から到来
するパソコン映像信号３　（ＲＧＢ輝度信号および垂直
・水平同期信号）と、映像入力端子４から到来するＮＴ
ＳＣ複合映像信号５とを入力する。そして、映像処理装
置１はこれら２つの映像信号を合成し、パソコン映像信
号３の画面６の中にＮＴＳＣ複合映像信号５の画面７を
挿入した映像信号８をパソコンモニタ９に出力する。画
面７を画面６の中にどのように挿入するかは、パーソナ
ルコンピュータ２からの指令１０に基づき、映像信号の
画面から所望の部分を抜き出したり、抜き出した画面を
拡大したりする処理が行われる。

ＮＴＳＣ複合映像信号５は、図示省略したＴＶチューナ
やビデオデツキなどから映像入力端子４に与えられる。

つぎに、映像処理装置１の内部構成を説明する。

映像信号デコーダ２１は、映像入力端子４からのＮＴＳ
Ｃ複合映像信号５を入力し、このＮＴＳＣ複合映像信号
５からＲＧＢ輝度信号２３および水平同期信号、垂直同
期信号、奇数・偶数判別信号を抽出する。奇数・偶数判
別信号は、第１フィールド信号と第２フィールド信号に
同期した信号である。例えばＮＴＳＣ複合映像信号５が
第１フィールド信号を印加している時に、奇数・偶数判
別信号がハイレベルｒＨＪであれば、ＮＴＳＣ複合映像
信号５が第１フィールド信号から第２フィールド信号に
変わるタイミングで、奇数・偶数判別信号はハイレベル
ｒＨＪからローレベルｒＬＪに反転する。

Ａ／Ｄ変換器（ＡＤＣ）２２は、映像信号デコーダ２１
から到来するＲＧＢ輝度信号２３を、メモリ書込制御部
２４からのクロック信号ＣＫＡＤのタイミングで量子化
し、デジタルＲＧＢ輝度信号２５に変換する。映像メモ
リ２６は９６０行×３０６列×４ビット構成になってお
り、これがＲ１Ｇ％Ｂの各色に対してそれぞれ設けられ
ている。

メモリ書込制御部２４は、ＡＤＣ２２にクロック信号Ｃ
ＫＡＤを出力すると共に、映像メモリ２６に書込制御信
号ＷＥＴＶを出力する。クロック信号ＣＫＡＤは映像信
号デコーダ２１からの水平同期信号に同期した信号であ
り、水平同期信号の周期（例えば６３．５μｓ）の１／
Ｎ　（Ｎは正の整数）の周期を持つ。書込制御信号ＷＥ
ＴＶは、ＡＤＣ２２から到来するデジタルＲＧＢ輝度信
号２５の書き込みを許可する信号であり、複数の制御信
号の集合である。メモリ書込制御部の内部構成および書
込制御信号ＷＥＴＶの具体例は第３図を用いて後述する
。

メモリ読出制御部２７は、映像メモリ２６に格納された
映像の読出制御を行う。このメモリ読出制御部２７は、
パーソナルコンピュータ２から指令された条件に基づい
て、映像メモリ２６へ読出制御信号を送出し、Ｄ／Ａ変
換器（ＤＡＣ）２８ヘクロック信号ＣＫＤＡを送出する
。読出制御信号は、映像メモリ２６からのデジタルＲＧ
Ｂ輝度信号の読み出しを制御する信号である。読出制御
信号の具体的な形態は、ここでは省略するが、通常は複
数の制御信号の集合となる。たとえば、映像メモリ２６
の記憶画面における読み出しのための画素アドレスを指
定あるいは歩進させる信号、画素単位での読み出しを許
可する制御信号、記憶画面の水平方向（ライン）につい
て所望の領域のみの読み出しを許可する制御信号、同じ
く垂直方向について所望の領域のみの読み出しを許可す
る制御信号などから構成される。これらの制御信号は、
すべてメモリ読出制御部２７の内部で作成される読出基
本同期信号を計数し、計数値が制御信号毎に設定された
設定値に達したか否かに基づいて作成されるものである
。これらの設定値は、＜−ソナルコンピュータ２からの
指令に基づいて調整可能となっている。

ＤＡＣ２８は、映像メモリ２６から読み出されたデジタ
ルＲＧＢ輝度信号２９を、クロック信号ＣＡＤＡのタイ
ミングでサンプリングしアナログＲＧＢ輝度信号３０に
変換する。映像信号入力端子３１には、パーソナルコン
ピュータ２から到来するパソコン映像信号３が与えられ
、ＲＧＢ輝度信号３５、処理済み映像信号用の水平同期
信号および垂直同期信号として入力される。この水平同
期信号および垂直同期信号は、ＮＴＳＣ複合映像信号５
の水平同期信号および垂直同期信号とは独立している。

映像信号出力端子３２は、ビデオスイッチ３３からのＲ
ＧＢ輝度信号３４と、映像信号入力端子３１からの水平
同期信号、垂直同期信号とを出力する端子であり、この
映像信号出力端子３２からの映像信号８　（ＲＧＢ輝度
信号および同期信号）はパソコンモニタ９に与えられる
。

次に、第３図を用いてメモリ書込制御部２４の内部構成
をその周辺要素を含めて説明する。

本実施例では、映像メモリ２６として、例えばソニー社
製ＣＸＫ１２０６又は富士通社製Ｍ８８１Ｃ１５０１を
用いている。映像メモリ２６は９６０行（ＣＯＬＵＭＮ
）ｘ３０６列（ＲＯＷ）×４ビット構成であり、これが
Ｒ，Ｇ、Ｂに対してそれぞれ設けられている。映像メモ
リ２６のアクセスは行をブロック単位、列をライン単位
として行なわれる。映像メモリ２６において、ＤＩＮＯ
〜ＤＩＮ３はディジタルＲＧＢ信号２５を入力するデー
タ入力端子、ＡＤＤＯ〜ＡＤＤ３はアドレス入力端子、
ＣＫＷＯはポートＯンフト信号端子、ｌＮＣ０はポート
０ラインインクリメント端子、ＨＣＬＲＯはポート０水
平クリア端子、ＶＣＬＲＯはポートＯ垂直クリア端子、
ＷＥ　（負論理）はポート０ライトイネーブルの信号端
子である。

上記ディジタルＲＧＢ信号２５のＲ，Ｇ、Ｂは、それぞ
れ４ビット信号である。

第３図において、符号２２１は水平書込ドツトクロック
信号ＨＷＤＣＫ及び基本同期信号ＢＳＹＮＣを出力する
水平書込ドツトクロック発生回路を示し、２２２は水平
書込開始信号ＨＷＳ及びＨＣＬＲ信号を出力する水平書
込開始カウンタを示し、２２３は水平書込回数信号ＨＷ
Ｔを出力する水平書込回数カウンタを示す。また、符号
２２４は垂直書込ラインクロック信号ＶＷＬＣＫを出力
する垂直書込ラインクロック発生回路を示し、２２５は
垂直書込開始信号ｖＷＳを出力する垂直書込開始カウン
タを示し、２２６は垂直書込回数信号ＶＷＴを出力する
垂直書込回数カウンタを示す。さらに、２２７は映像メ
モリ２６の垂直方向の書込基準位置を指定する垂直書込
オフセット信号ＶＷＯＦＴを出力する垂直書込オフセッ
トカウンタを示し、２２８は第１フィールドの映像信号
から第２フィールドの映像信号への切り替えタイミング
に同期する垂直書込フィールドクロ・ツク信号ＶＷＦＣ
Ｋを出力する垂直オフセット回路を示し、２２９は垂直
書込ラインクロック信号ＶＷＬＣＫの２倍の周波数を持
つ垂直書込２ラインクロック信号ＶＷＴＣＫを生成する
ライン加算回路２２９を示している。また、ＯＲ回路２
３０は垂直書込２ラインクロック信号ＶＷＴＣＫと垂直
書込オフセット信号ＶＷＯＦＴと垂直書込フィールドク
ロック信号ＶＷＦＣＫのいずれかをポート０ラインイン
クリメント信号ＩＮＣとして出力するものであり、ＡＮ
Ｄ回路２３１は水平書込ドツトクロック信号ＨＷＤＣＫ
、水平書込開始信号ＨＷＳ、水平書込回数信号ＨＷＴの
反転出力、垂直書込開始信号ｖＷＳおよび垂直書込回数
信号ＶＷＴの反転出力の論理積を作成し、書込許可信号
ＷＥＮＢＬを出力するものであり、ＮＯＲ回路２３２は
垂直同期信号ＶＳＴＶ、ＨＣＬＲ信号、ＯＲ回路２３０
の出力信号及びＡＮＤ回路２３１が出力する書込許可信
号ＷＥＮＢＬの０Ｒ−ＮＯＴ論理演算を行い、ポートラ
イトイネーブル信号ＷＥを出力するものである。

映像信号デコーダ２１で抽出された水平同期信号Ｈ３Ｔ
Ｖはドツトクロック発生回路２２１、水平書込開始カウ
ンタ２２２、水平書込回数カウンタ２２３及び垂直書込
開始カウンタ２２５に与えられる。又、同しく映像信号
デコーダ２１て抽出された垂直同期信号ＶＳＴＶは垂直
書込ラインクロック発生回路２２４、垂直書込開始カウ
ンタ２２５、垂直書込回数カウンタ２２６、垂直書込オ
フセットカウンタ２２７、映像メモリ２６のポート垂直
クリア端子ＶＣＬＲおよびＮＯＲ回路２３２に与えられ
る。同様に映像信号デコーダ２１で抽出された奇数・偶
数判別信号ＥＯ５は垂直オフセット回路２２８に与えら
れる。

ＡＤＣ２２はクロック信号ＣＫＡＤとして与えられろ水
手書込ドツトクロック信号ＨＷＤＣＫをサンプリングタ
イミングとして、アナログＲＧＢ信号ＬＳＴＶをディジ
タル変換して、ディジタル変換したＲＧＢ信号ＬＳＴＶ
２５を映像メモリ２６に出力する。ドツトクロック発生
回路２２１は水平同期信号ＨＳＴＶに同期した（すなわ
ち水平同期信号）！ＳＴＶの周期６３．５μｓに対して
、１／Ｎ　（Ｎは正整数）の周期の）水平書込ドツトク
ロック信号ＨＷＤＣＫを発生する。この水平書込ドツト
クロック信号ＨＷＤＣＫはＡＤＣ２２へクロック信号Ｃ
ＫＡＤとして与えられる他、水平書込開始カウンタ２２
２、水平書込回数カウンタ２２３及びＡＮＤ回路２３１
へ送出される。映像メモリ２６は適当なブロック単位に
分けられてアドレスプリセットが行われる。ここに、映
像メモリ２６のアドレスプリセットのブロック単位を６
０ドツト、ＮＴＳＣコンポジット信号の一有効水平走査
期間を５０（μｓ）とした場合、上記水平書込ドツトク
ロック発生回路２２１で発生される水平書込ドツトクロ
ック信号ＨＷＤＣＫの周波数は、６０　（ドツト）１５０・１Ｏ−６（Ｓ）−１，２（Ｍ
Ｈｚ）になる。このため、水平書込ドツトクロック信号
ＨＷＤＣＫにより一有効水平走査期間のアナログＲＧＢ
信号が６０×３ドツトで量子化されることになる。実際
には映像メモリ２６は９６０ドツト（１６ブロツク）に
より一有効水平走査期間のデータを格納するように構成
されているから、ディジタルＲ，Ｇ、Ｂ信号のそれぞれ
に対し６０ドツトを１ブロツクとして最大で１６ブロツ
クまで使用でき、この場合には１．２　（ＭＨｚ）ｘ１６　（ブロック）−１９，２（
ＭＨｚ　）の水平書込ドツトクロックＨＷＤＣＫにより一有効水平
走査期間のディジタルＲＧＢ信号をブロック単位で書き
込める。

このように、ドツトクロック発生回路２２１は映像メモ
リ２６のアドレスプリセットのブロック単位（６０ドツ
ト）及び使用するブロックの数（１〜１６）の値に基づ
く周波数の水平書込ドツトクロック信号ＨＷＤＣＫを出
力する。なお、使用するブロックの数の値はパーソナル
コンピュータ２の命令により設定される。

また、ドツトクロック発生回路２２１は映像メモリ２６
のポートシフト信号端子ＣＫＷ（映像メモリ２６の水平
方向の書込アドレスをドツト単位でインクリメントする
信号）のクロックとして用いられる基本同期信号ＢＳＹ
ＮＣを発生する。

水平書込ドツトクロック発生回路２２１により発生した
基本同期信号ＢＳＹＮＣは、各制御回路に対して基本的
な同期をとる信号として、水平書込開始カウンタ２２２
、水平書込回数カウンタ２２３、垂直書込ラインクロッ
ク発生回路２２４、垂直書込開始カウンタ２２５、垂直
書込回数カウンタ２２６、垂直オフセットカウンタ２２
７及び映像メモリ２６へ与えられる。

水平書込開始カウンタ２２２は水平同期信号Ｈ３ＴＶに
よりリセットされ、水平書込ドツトクロック信号ＨＷＤ
ＣＫのクロック数をカウントし、ＮＴＳＣコンポジット
信号の有効水平走査期間中の第８１クロツク目から、ア
ナログＲＧＢ信号の映像メモリ２６への書き込みを許可
する水平書込開始信号ＨＷＳを送出する。また、同時に
、水平書込開始カウンタ２２２は映像メモリ２６にボー
ト水平クリア信号ＨＣＬＲを１クロツクだけ送出する。

水平書込回数カウンタ２２３は水平同期信号ＨＳＴＶに
よりリセットされ、水平書込開始信号ＨＷＳが与えられ
ると、水平書込ドツトクロック信号ＨＷＤＣＫのクロッ
クのカウントを開始し、ＮＴＳＣ複合映像信号５の有効
水平走査期間のＥ１クロック間だけ、デジタルＲＧＢ輝
度信号の映像メモリ２６への書き込みを許可する水平書
込回数信号ＨＷＴを送出する。従って、水平書込回数カ
ウンタ２２３は有効水平走査期間を制御することになり
、水平方向についてどの部分まで画像を有効とするか選
定できる。

垂直書込ラインクロック発生回路２２４は、垂直同期信
号ＶＳＴＶに同期し、且つ、垂直同期信号ＶＳＴＶの周
波数のＮ倍の周波数の垂直書込うインクロック信号ＶＷ
ＬＣＫを発生させ、ライン加算回路２２９へ送出する。

ライン加算回路２２９ては、垂直書込ラインクロック信
号ＶＷＬＣＫの周波数の２倍の周波数の垂直書込２ライ
ンクロック信号ＶＷＴＣＫを発生させ、垂直書込回数カ
ウンタ２２６及びＯＲ回路２３０へ送出する。

なお、上記Ｎ倍の値はパーソナルコンピュータ２からの
指令により設定される。Ｎの値はドツトクロック発生回
路２２１に適合した縦横比に基づいて定められる。

垂直書込開始カウンタ２２５は垂直同期信号ＶＳＴＶに
よりセットされ、水平同期信号ＨＳＴＶのクロック数を
カウントし、映像信号ＶＳＴＶの垂直有効走査期間中の
第８２クロツク目から、有効水平走査のアナログＲＧＢ
信号の量子化を許可する垂直書込開始信号ｖＷＳをＡＮ
Ｄ回路２３１及び垂直書込回数カウンタ２２６へ出力す
る。そこで、垂直書込回数カウンタ２２６は垂直同期信
号ＶＳＴＶによりリセットされ、垂直書込開始信号ＶＷ
Ｓが与えられると、垂直書込２ラインクロック信号ＶＷ
ＴＣＫのクロックのカウントを開始し、ＮＴＳＣ複合映
像信号の垂直有効走査期間内をＥ２クロック間だけ、デ
ジタルＲＧＢ輝度信号の映像メモリ２６への書き込みを
許可する垂直書込回数信号ＶＷＴを送出する。従って、
垂直書込回数カウンタ２２６により垂直有効走査期間か
制御されることになり、垂直方向についてどの部分まで
画像を有効とするか決定される。

映像メモリ２６の表示画面に対する水平方向の書込基準
位置、すなわちＣＯＬ　ＵＭＮ方向の書込位置は、アド
レス・プリセットモードにより、パーソナルコンピュー
タ２が、量子化したディジタルＲＧＢ信号の６０×３ビ
ツトを１ブロツクとして、ブロック指定して行なう。こ
のときのブロック指定はアドレス入力信号ＡＤＤＯ〜Ａ
ＤＤ３によって１６段階で行なう。すなわち、アドレス
入力信号ＡＤＤＯ〜ＡＤＤ３はパーソナルコンピュータ
２により設定される。また、映像メモリ２６の表示画面
に対する垂直方向の書込基準位置は垂直書込オフセット
カウンタ２２７により設定される。すなわち、垂直書込
オフセットカウンタ２２７は垂直同期信号ＶＳＴＶによ
りリセットされ、基本同期信号ＢＳＹＮＣに同期しなが
ら映像メモリ２６の垂直方向の書込位置をオフセットす
る垂直書込オフセット信号ＶＷＯＦＴすなわちラインイ
ンクリメント信号ＩＮＣをＳ３クロック送出し、映像メ
モリ２６の垂直方向の書込基準位置を制御する。

さらに、映像信号デコーダ２１から抽出される奇数・偶
数判別信号ＥＯ５と垂直書込オフセット信号ＶＷＯＦＴ
が垂直オフセット回路２２８に与えられる。そして、こ
の奇数・偶数判別信号ＥＯ８が第２フィールドの状態を
示し、かつ垂直書込オフセット信号ＶＷＯＦＴが、上述
したラインインクリメント信号ＩＮＣを送出し終わった
タイミングで、垂直書込フィールドクロック信号ＶＷＦ
ＣＫが、ＯＲ回路２３０を介して映像メモリ２６のポー
ト０ラインインクリメント信号端子ｌＮＣ０に与えられ
る。

つまり、第１フィールドの映像信号の映像メモリ２６へ
の書き込みは、垂直同期信号ＶＳＴＶによりリセットさ
れた位置より８３ラインインクリメントされた先頭位置
から垂直書込２ラインクロック信号ＶＷＴＣＫによって
１ライン置きに行われるか、第２フィールドの映像信号
の映像メモリ２６への書き込みは、上述した先頭位置に
映像メモリ２６の垂直方向の書込基準位置が移された後
に、垂直書込フィールドクロック信号ＶＷＦＣＫによっ
て、１ラインインクリメントされた位置より１ライン置
きに行われる。従って、第１フィールドの映像信号が書
き込まれたライン間に、第２フィールドの映像信号が書
き込まれることとなる。

第６図は、ＲＧＢ中の１ブレーンの映像メモリ２６内の
状況を示した概念図である。映像メモリ２６内では、第
１フィールド２６１と第２フィールド２６２が相互に書
き込まれているのが分かる。

なお、上記の８１の値、Ｅｌの値、ｓ２の値、Ｅ２の値
、Ｓ３の値はパーソナルコンピュータ２の指令に基づき
設定される。

次に、メモリ書込制御部２４及びそあ周辺回路の動作に
ついて、第４図のタイミングチャートを参照して説明す
る。

（１）まず、垂直同期信号ＶＳＴＶか／＼イレベルｒＨ
Ｊになると（第４図（ａ）参照）、垂直書込開始カウン
タ２２５、垂直書込回数カウンタ２２６及び垂直書込オ
フセットカウンタ２２７がリセットされ、垂直書込開始
信号ＶＷＳ及び垂直書込回数信号ＶＷＴかローレベルｒ
ＬＪになる（第４図（ｄ）および（ｅ）参照）。

また奇数・偶数判別信号ＥＯ５は、垂直同期信号ＶＳＴ
Ｖと同期して信号が変わり、第１フィールドの映像の書
込みが行われている間はローレベルｒＬＪを保持し、第
２フィールドの映像の書込みか行われている間は／＼イ
レベルｒＨＪを保持する（第４図（ｓ）参照）。

（２）垂直書込オフセットカウンタ２２７は基本同期信
号ＢＳＹＮＣから垂直書込オフセット信号ＶＷＯＦＴを
作成して、この垂直書込オフセット信号ＶＷＯＦＴのク
ロックをＳ３クロック分だけ出力する（第４図（ｉ）参
照）。この垂直書込オフでット信号ＶＷＯＦＴかＯＲ回
路２３０を介して映像メモリ２６のポートＯラインイン
クリメント信号端子ｌＮＣ０に与えられ、映像メモリ２
６は垂直方向のアドレスか８３回インクリメントされる
ことになり、映像メモリ２６のどの水平ラインから書込
を開始するかがオフセットされる。

（３）一方、垂直書込開始カウンタ２２５は水平同期信
号Ｈ３ＴＶのクロック数か８２になると、垂直書込開始
信号■ＷＳをハイレベルｒＨＪにして、垂直有効走査期
間の量子化を許可する（第４図（ｅ）参照）。これによ
り、ＮＴＳＣ複合選択信号による画面のどの水平ライン
を有効とするか制御できる。

（４）映像メモリ２６の垂直書込アドレスかオフセット
された後、水平同期信号ＨＳＴＶかハイレベル「Ｈｊに
なる（第４図（ｋ）参照）と、水平書込開始カウンタ２
２２及び水平書込回数カウンタ２２３がリセットされ、
水平書込開始信号ＨＷＳ及び水平書込回数信号ＨＷＴを
ローレベルｒＬＪにする（第４図（０）及び（ｐ）参照
）。また、水平書込ドツトクロック発生回路２２１は水
平書込ドツトクロック信号ＨＷＤＣＫを出力する（第４
図（ｎ）参照）。この水平書込ドツトクロック信号ＨＷ
ＤＣＫを受けたＡＤＣ２２は、水平書込ドツトクロック
信号ＨＷＤＣＫをサンプリングホールド信号及びデータ
ラッチ信号として動作し、アナログＲＧＢをサンプリン
グする。

また、水平書込開始カウンタ２２２は水平書込ドツトク
ロック信号ＨＷＤＣＫのクロック数をカウントし、その
カウント値か８１になると、水平書込開始信号ＨＷＳを
ハイレベルｒＨＪにして、有効水平走査期間の映像メモ
リ２６への書き込みを許可する（第４図（ｏ）参照）。

これと同時に、水平書込開始カウンタ２２２は映像メモ
リ２６のポート水平クリア信号ＨＣＬＲを１クロツク出
力して、書き込み準備をする。

このとき、ＡＮＤ回路２３１はハイレベルｒＨＪの水平
書込開始信号ＨＷＳ、反転入力されるローレベルｒＬＪ
の垂直書込回数信号ＶＷＴの論理積条件を作成し、水平
書込ドツトクロック信号ＨＷＤＣＫを書込許可信号ＷＥ
ＮＢＬとして、ＮＯＲ回路２３２へ送出することになる
。さらにＮＯＲ回路２３２はハイレベルｒＨＪのポート
水平クリア信号ＨＣＬＲ，ハイレベルｒＨＪの垂直同期
信号ＶＳＴＶ、ハイレヘルｒＨＪの垂直書込オフセント
信号ＶＷＯＦＴ又は垂直書込ラインクロック信号ＶＷＬ
ＣＫ及び書込許可信号ＷＥＮＢＬのＮ０Ｔ−ＯＲ条件の
論理演算を行い、映像メモリ２６のライトイネーブル信
号端子ＷＥにライトイネーブル信号ＷＥとして送出する
。

映像メモリ２６はライトイネーブル信号ＷＥを受けて書
き込み可となり、ＡＤＣ２２から出力されるデータラッ
チ信号２５が書き込まれる。

同時に、水平書込回数カウンタ２２３は水平書込ドツト
クロック信号ＨＷＤＣＫのクロック数をカウントしてお
り、そのカウント値がＥｌになるまで、デジタルＲＧＢ
輝度信号２５の書き込みを許可する。そして、カウント
値がＥｌになると、水平書込回数カウンタ２２３は水平
書込回数信号ＨＷＴをハイレベルｒＨＪにし、書込を禁
止する（第４図（ｐ）参照）。

かくして、デジタルＲＧＢ輝度信号ＬＳＴＶ２５が書き
込まれている間、垂直書込ラインクロック発生回路２２
４が垂直書込ラインクロック信号ＶＷＬＣＫを出力する
までの間は、同一のラインアドレスに対して、水平方向
の書込みが行なわれる。そして、垂直書込ラインクロッ
ク発生回路２２４て発生させた垂直書込ラインクロック
信号ＶＷＬＣＫをライン加算回路２２９で２倍の周波数
の垂直書込２ラインクロック信号ＶＷＴＣＫに変換し、
このクロック信号が映像メモリ２６のボートラインイン
クリメントＩＮＣ信号として送出され、映像メモリ２６
の垂直方向の書込ラインアドレスが「２」進む。従って
、垂直方向の書込みは１ライン置きとなる（第４図（ｄ
）参照）。

このようにして垂直方向への書込みが進み、第１フィー
ルドの映像の書込みが終了すると、垂直同期信号ＶＳＴ
Ｖが映像メモリ２６のポート垂直クリア端子ＶＣＬＲに
与えられ、映像メモリ２６の表示画面に対する書込位置
かりセットされ、奇数・偶数判別信号ＥＯ８かハイレベ
ルｒＨＪになる。そして、垂直書込オフセットカウンタ
２２７によって、Ｓ３ライン分インクリメントされる。

この垂直書込オフセットカウンタ２２７のカウント終了
の信号が垂直オフセット回路に与えられ、かつ、奇数・
偶数判別信号ＥＯ３かハイレベルｒＨＪの状態であると
、映像メモリ２６のポート０ラインインクリメント信号
端子ｌＮＣ０に垂直書込フィールドクロック信号ＶＷＦ
ＣＫか与えられ、映像メモリ２６の垂直方向の書込位置
が１ラインインクリメントされる（第４図（Ｕ）参照）
。

さらに垂直方向への書込みが進み、ライン加算回路２２
９から出力される垂直書込２ラインクロック信号ＶＷＴ
ＣＫのクロック数がＥ２なると、垂直書込回数カウンタ
２２６は垂直書込回数信号ＶＷＴをハイレベルｒＨＪに
して、垂直有効走査期間に対し、映像メモリ２６の書込
を停止する（第４図（ｆ）参照）。この書込の停止は次
の垂直同期信号ＶＳＴＶがハイレベルｒＨＪになるまで
続く。

なお、上記動作はハイレベルｒＨＪをアクティブ論理と
したが、ローレベルｒＬＪをアクティブ論理としても同
じである。

上述したように、ＡＤＣ２２及び映像メモリ２６に出力
する制御信号を制御することにより、ＮＴＳＣ複合映像
信号の第１フィールドと第２フィールドのデジタルＲＧ
Ｂ輝度信号を、ライン単位に交互に映像メモリ２６の表
示画面に書き込むことができる。

そして、メモリ読出制御部２７により映像信号入力端子
３１からの水平・垂直同期信号に同期して映像メモリ２
６の画面上を走査することにより、画面の第１フィール
ドと第２フィールドを意識することなく、ＲＧＢ輝度信
号を読み出すことができる。読み出されたデジタルＲＧ
Ｂ輝度信号２９は第２図に示すようにＤＡＣ２８でアナ
ログＲＧＢ輝度信号３０に変換され、映像出力端子３２
に与えられる。このアナログＲＧＢ輝度信号３０は映像
信号入力端子３１からの同期信号３５と共に映像出力端
子３２から対応する表示装置９に出力される。

〔発明の効果〕

以上説明したように本発明の映像処理装置によれば、２
・１インターレース映像信号に基づく副映像の全部ある
いは一部を主映像の中に重ねて表示することができる。

この副映像の画面は、フレーム単位の静止画として表示
することができ、また任意に拡大・縮小を行うこともで
きる。従って次世代のハイビジョン等の高繊細な映像信
号に対応した任意のサイズによる映像が、パソコンで容
易に構築できる。また業務用向けの映像編集も容易に行
うことかできる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
この実施例の適用例を示すブロック図、第３図は実施例
を構成するメモリ書込制御部を示すブロック図、第４図
は実施例を構成するメモリ書込制御部の動作を示す波形
図、第５図はフレームとフィールドの関係を示す概念図
、第６図はＲＧＢ中の１ブレーンの映像メモリ内の状況
を示した概念図である。１・・・映像処理装置、２・・・パーソナルコンピュー
タ、３・・パソコン映像信号、５・・・ＮＴＳＣ複合映
像信号、９・・パソコンモニタ、２１・・・映像信号デ
コーダ、２２・・・ＡＤＣ１２４・・・メモリ書込制御
部、２５・・・デジタルＲＧＢ輝度信号、２６・・・映
像メモリ、２７・・・メモリ読出制御部、２８・・ＤＡ
Ｃ。２９・・・デジタルＲＧＢ輝度信号、３０・・・アナロ
グＲＧＢ輝度信号、３１・・・映像信号入力端子、３２
・・・映像信号出力端子、３３・・・ビデオスイッチ、
３４・・・アナログＲＧＢ輝度信号、３５・・・同期信
号。（ｇ）ｖｓ”ｒｖ（ｉ）ＶＷＯＦＴ代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　塩　　　１）　　辰　　　也（ｊ）ＷＥメモリ書込制御部の動作を示す波形図（前半）第４図（
１／２）（ｋｌＨ５ＴＶ第４図（２／２）フレームｔフィールドとの（至）係を示す概念図第５図

Claims

【特許請求の範囲】１、第１映像信号のＲＧＢ輝度信号を量子化してデジタ
ルＲＧＢ輝度信号に変換するＡ／Ｄ変換手段と、このＡ／Ｄ変換手段からのデジタルＲＧＢ輝度信号を記
憶する映像記憶手段と、この映像記憶手段から読み出されたデジタルＲＧＢ輝度
信号をアナログ化するＤ／Ａ変換手段と、第２映像信号
のＲＧＢ輝度信号を部分的に前記Ｄ／Ａ変換手段からの
ＲＧＢ輝度信号に置き換えるミキシング手段と、前記第２映像信号による画面中に前記Ｄ／Ａ変換手段か
らのＲＧＢ輝度信号による画面をどのように挿入するか
を示す指令に基づいて前記各手段を制御する制御手段と
を備えた映像処理装置において、第１映像信号は飛越走査線からなる２つの画面（フィー
ルド）によって完全な１画面（フレーム）が構成される
２：１インターレース信号であり、前記制御手段は、前
記記憶手段に第１フィールド映像信号の各ラインを１ラ
インおきに飛越して記憶させると共に第２フィールド映
像信号の各ラインを前記第１フィールド映像信号が記憶
されているライン間に記憶させることを特徴とする映像
処理装置。２、前記制御手段は、映像記憶手段の記憶領域上の書き
込みラインを歩進するパルスを映像信号上の１ライン分
の書き込み処理毎に２回発生するライン加算回路部と、第１または第２フィールドのいずれか一方の書き込み処
理のときのみ、記憶手段の記憶領域上の書き込み先頭ラ
インを１ラインずらす第２フィールド書込位置設定回路
部とを備えることを特徴とする請求項１記載の映像処理
装置。