JPH0457325A - プラズマ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プラズマ処理Ｍｌに関し、特に非常に薄い絶
縁膜を有する半導体基板を処理するのに最適なプラズマ
処理装置に関するもめである。

〔従来の技術〕

従来の装置は、例えば、特開昭６３−２３７５０号公報
に記載のように半導体基板上の非常に薄い絶縁膜である
ゲート酸化膜のプラズマ処理による耐圧劣化あるいは絶
縁破壊を、磁場強度を低下させるなどして防止していた
。

〔発明が解決しようとする課題〕

上記従来技術は、プラズマ処理速度を低下させたりする
などの問題点があった。

本発明の目的は処理速度などに直接影響を与える、プラ
ズマ処理条件の変更を行うことなく、半導体基板上の非
常に薄い絶縁膜の耐圧劣化を防止できるプラズマ処理装
置を提供することにある。

〔課題を解決するための手段〕

上記目的のために、被処理基板の設置される電極に被処
理基板を設置した状態で電極が直流的にプラズマに接触
するように外周部に露出部分を設け、また、電極に接続
された、電流をバイパスする回路を設けた。

〔作　　　用〕

外周部の露出部分はプラズマ外周部にみろ余剰な電子電
流を収拾し、電流バイパス回路はこれを電極を介してア
ース側に流し、半導体基板側に流れるのを防止する働き
をする。

これによって半導体基板中の非常に薄い絶縁膜の耐圧劣
化および絶縁破壊を防止することができる。

〔実　施　例〕

以下、本発明の一実施例を第１図により説明する。第１
図は、プラズマにより半導体基板を処理するプラズマド
ライエツチング装置に、高速処理のために磁場を印加し
たものの断面図であり、本発明による絶縁膜に対する耐
圧劣化防止回路を加えたものである。反応客器１０１は
ガス導入孔１０２と排気孔１０３を持ち、反応性ガスを
導入しながら排気することによって定常の低圧雰囲気に
保持されている。被処理物である半導体基板１０４を載
置するカソード電極１０５は、カップリングキャパシタ
ー１０８、マプチングボックス１０９を介して高周波電
＃１１０に接続されている。

カソード電１ｉ１０５は絶縁物１０６からなる支持材に
よって反応容器１０１に取り付けられている。

アノード電極１０７との間に高周波電源１１０によって
高周波電界を導入すると放電によりプラズマが発生し、
半導体基板１０４はエツチング加工される。磁場は磁石
ユニｖト１１１により発生され、反応室内に導入される
。

以上は通常のドライエツチング装置の動作を説明したも
ので、以下、本発明が絶縁膜に発生する損傷を低減させ
る効果について実施例の説明を行う。

第２図はプラズマの持つ電流−電圧特性と本発明を用い
ないｌｉ置での動作を示したもので、電極全体の範囲の
プラズマの特性を曲線２０１、電極中心よりの、局所の
範囲のプラズマの特性を２０２の曲線で示す。プラズマ
特性の空間分布によって通常このような特性差が生じる
。この時、ウェハは点２０３で示される電位にあり、曲
線２０２の特性を持つプラズマ付近に位置する半導体基
板上の絶縁膜には点２０４１点２０３の間の電位差が印
加されることになる。

第３図は本発明を実施するためのハードウェアの詳細を
示したものである。３０１は第１図にもあるカソード電
極で、半導体基板３０６の周辺にプラズマへの露出部分
３０２を持つ。３０２にはプラズマからの電流を導きや
すくするため、突起部を設けている。３０３．３０４．
３０５は余剰な分子電流をバイパスするための回路を構
成する部品で、コイル３０４、可変抵抗器３０３、コン
デンサー３０５からなる。コイル３０４、コンデンサー
３０５は高周波電流が流れるのを阻止するためのもので
ある。

第４図はｌｌ８３図の回路を動作させた時の電流−電圧
特性上での動作点を示すものである。直線４０１は調整
後の可変抵抗器の値を示すものである。

可変抵抗器により、プラズマからの点４０２−４０３の
間にある余剰な電子電流は可変抵抗器を介してアースに
バイパスされ、絶縁膜に流れようとする電流は、最大で
点４０２−４０４の間の太さにすぎず、最大電圧も点４
０５−４０６の間の大きさにすぎない。

実際に、非常に薄い絶縁膜の一種であるゲート酸化膜を
有する半導体基板（ウェハ）を第１図に示す装置でエプ
チングした場合の本発明の効果について実験例を示す。

第５図は、エツチング処理後のゲート酸化膜の耐圧を測
定した結果を示すもので、網がかけである領域のゲート
酸化膜は絶縁破壊している。抵抗を接続せず（抵抗値＝
００）、露出部もない場合は、第５図（ａ）に示すよう
にウェハの中心から周辺にかけて絶縁破壊が発生し、破
壊率は５３チにも達する。これは第２図で示した電位差
がゲート酸化膜の耐圧を越え、電流が流れたため絶縁破
壊が発生したと考えられる。次に、抵抗値を可変抵抗に
よって５０にΩとし、露出部をなしとした場合は、第５
図（ｂ）に示すように周辺部では絶縁破壊が発生したが
、破壊率は１５％に減少した。中心部の破壊がなくなっ
たのは、余剰な電子電流をアースに逃がし、発生する電
位差が破壊のスレシ冒ルド以下になったからである。

周辺部でなお絶縁破壊が発生しているのは、余剰な電子
電流がウェハを介してアースに流れているからである。

可変抵抗の値を５０にΩ、霧出部も設けた場合は、第５
図（Ｃ）に示すように周辺に流れる電流はウェハを介さ
ずに流れるようになり絶縁破壊は全く発生しなくなった
。

以上説明した効果は他のプラズマ処理装置でも得ること
ができる。第６図は有磁場マイクロ波ドライエツチング
装置で第１図も同様の手段で所定のガス雰囲気に保持さ
れた反応容器６０１ヘマグネトロン６０２によって発生
したマイクロ波を導入し、同時に電磁コイル６０３によ
って磁界を与えることによりプラズマを生成し、テーブ
ル６０４上に設置された基板６０５をエツチング処理す
るものである。テーブル６０４にはエツチング特性制御
の目的で高周波電源６０６によって高周波バイアスが導
入される。この装置の場合導入マイクロ波電界強度や高
周波バイアスの不均一で、空間的なプラズマ特性の分布
が生じ、例えエツチング速度が均一であっても上記した
プラズマドライエツチング装置と同様に電流−電圧特性
の不均一が生ずる。このことによって絶縁膜に耐圧劣化
な発生させる場合があり、６０７に示すバイパス回路と
６０８に示すテーブル上に設けた突起部で同様の原理に
より、耐圧劣化を防止できる。なお、バイパス回路の構
成は本実施例に限ったものではなく可変抵抗器の代わり
にトランジスターなども用いることができる。要するに
一定電流を流すことのできる回路ならば代替可能である
。

〔発明の効果〕

本発明によれば、絶縁膜を損傷することなく半導体基板
等をプラズマ処理できるので半導体素子を効率よ曵生産
できる効果がある。

【図面の簡単な説明】

’４！１図は、本発明の一実施例のプラズマドライエツ
チング装置の要部縦断面図、第２図は、本発明を用いな
い場合の電流−電圧特性上での動作図、第３図は、本発
明を実施するためのハードウェア構成図、！ｌ！４図は
、本発明を実施した場合の電流−電圧特性上の動作図、
′！ＩＡ５図は、耐圧測定結果の模式平面図、第６図は
、本発明の他の実施例の有磁場マイクロ波ドライエプチ
ング装置の要部縦断面図である。 ３０３・・・・・・可変抵抗器、３０２・曲・電流収集
のＭ／　　図 １α− 没辰Ｇ器 カソード“ｒｉｌ極 オ Ｚ 図 第 図 ボンデ＞サー 第５ ネコ　　ケ：トき邑表馴Ｃ屹廉 −ヶじトＪヒＪ永系央壊＜ｆ’ 図 （α） （ｂ） （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板等を処理するプラズマ処理装置において
   、被処理基板の置かれた電極に被処理基板が設置された
   状態で該電極が直流的にプラズマに接触するように外周
   部に露出部分を設けるとともに、該部分から流入する電
   流をアースに流すためのバイパス回路を設けたことを特
   徴とするプラズマ処理装置。 ２、前記バイパス回路が高周波阻止回路、可変抵抗器か
   らなる第１請求項に記載のプラズマ処理装置。