JPH0457357A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0457357A JPH0457357A JP2166714A JP16671490A JPH0457357A JP H0457357 A JPH0457357 A JP H0457357A JP 2166714 A JP2166714 A JP 2166714A JP 16671490 A JP16671490 A JP 16671490A JP H0457357 A JPH0457357 A JP H0457357A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- external lead
- semiconductor element
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子内視鏡の先端部などの微小部分に実装
可能な超小型の集積回路装置に関する。
可能な超小型の集積回路装置に関する。
従来、半導体素子等の電気回路素子はチップの保護、配
線基板への搭載等の目的で、種々の方法でパッケージに
気密に封止されている。第５図八は、その−例を示す断
面図で、基板１０１に半導体素子１０２や受動チップ部
品１０３を取り付けて金属フレーム１０４上に接着し、
外部リード１０５と基板１０１とのリードボンディング
を行ったのち、樹脂モールド１０６で気密封止して集積
回路装置を構成している。
線基板への搭載等の目的で、種々の方法でパッケージに
気密に封止されている。第５図八は、その−例を示す断
面図で、基板１０１に半導体素子１０２や受動チップ部
品１０３を取り付けて金属フレーム１０４上に接着し、
外部リード１０５と基板１０１とのリードボンディング
を行ったのち、樹脂モールド１０６で気密封止して集積
回路装置を構成している。
また第５図旧）に示すように、セラミンクパッケージ１
１０に半導体素子１１１を接着しセラミックパッケージ
１１０の配線部とポンディングワイヤ１１２で接続した
のち、ガラス板１１３を載置して樹脂１１４七封止し、
セラミックパッケージ１１０の下面に設けられた外部
リード１１５に、予め半導体素子等の電気回路素子を搭
載し封止した基板１１６をハンダ付は部１１７により接
続して構成したものが提案されている。
１０に半導体素子１１１を接着しセラミックパッケージ
１１０の配線部とポンディングワイヤ１１２で接続した
のち、ガラス板１１３を載置して樹脂１１４七封止し、
セラミックパッケージ１１０の下面に設けられた外部
リード１１５に、予め半導体素子等の電気回路素子を搭
載し封止した基板１１６をハンダ付は部１１７により接
続して構成したものが提案されている。
〔発明が解決しようとする課Ｂ］
しかしながら、第５図式に示した構成のものは、基板１
０１上に半導体素子１０２及びチップ部品１０３を搭載
しているため、集積回路装置の輻Ｗが大きくなり面積が
太き（なってしまい、電子内視鏡の先端部のような微小
部分への実装は困難である。
０１上に半導体素子１０２及びチップ部品１０３を搭載
しているため、集積回路装置の輻Ｗが大きくなり面積が
太き（なってしまい、電子内視鏡の先端部のような微小
部分への実装は困難である。
方、第５図田）に示した構成のものは、幅Ｗは小さくな
り面積を小さくすることはできるけれども、セラミック
パッケージ１１０の外部リード１１５と基板１１６との
接続のためのスペースが必要であって小型化に限界があ
り、その接続スペースを小さくしようとすると、接続が
困難となって工数が増加し生産性が低下するという問題
点が生ずる。
り面積を小さくすることはできるけれども、セラミック
パッケージ１１０の外部リード１１５と基板１１６との
接続のためのスペースが必要であって小型化に限界があ
り、その接続スペースを小さくしようとすると、接続が
困難となって工数が増加し生産性が低下するという問題
点が生ずる。
本発明は、従来の集積回路装置の上記問題点を解消する
ためなされたもので、面積の縮小化を計ると共に接続の
ためのスペースを必要とせず、簡単な構成で低コストの
超小型の集積回路装置を提供することを目的とする。
ためなされたもので、面積の縮小化を計ると共に接続の
ためのスペースを必要とせず、簡単な構成で低コストの
超小型の集積回路装置を提供することを目的とする。
〔課題を解決するための手段及び作用］上記問題点を解
決するため、本発明は外部リード部を備えたパンケージ
に半導体素子を実装してなる集積回路装置において、前
記外部リード部を配線パターン状に構成し、該外部リー
ド部に半導体素子、チップ部品等の電気回路素子を搭載
して電気的に接続し気密封止するものである。
決するため、本発明は外部リード部を備えたパンケージ
に半導体素子を実装してなる集積回路装置において、前
記外部リード部を配線パターン状に構成し、該外部リー
ド部に半導体素子、チップ部品等の電気回路素子を搭載
して電気的に接続し気密封止するものである。
このように構成することにより、外部リード部に半導体
素子やチップ部品等の電気回路素子が搭載されているた
め、集積回路装置の幅を小さくし、面積の縮小化を計る
ことができ、また外部リード部への基板の接続が行われ
ないため接続用のスペースを必要とせず、低コストで簡
単な構成の超小型の集積回路装置を実現することができ
る。
素子やチップ部品等の電気回路素子が搭載されているた
め、集積回路装置の幅を小さくし、面積の縮小化を計る
ことができ、また外部リード部への基板の接続が行われ
ないため接続用のスペースを必要とせず、低コストで簡
単な構成の超小型の集積回路装置を実現することができ
る。
［実施例］
次に実施例について説明する。第１図へは、本発明に係
る集積回路装置の第１の実施例を示す断面図である。１
は側面に外部リード部２を接続したセラミック等からな
るパッケージで、外部リード部２は第１図旧）に示すよ
うに、配線パターン状に形成されており、先端には共通
接続部２ａが設けられている。パンケージ１には、半導
体素子３を共晶、樹脂ペーストハンダ等により接着し、
次いでＡｕ、 ＡＩなどのボンディングワイヤ４により
半導体素子３とパッケージ１の配線部との間を接続し、
低融点ガラスあるいは樹脂等によりキャップ５をパッケ
ージ１に接着し、半導体素子３をパッケージ１内に封止
する。次いでパッケージ１の外部リード部２に半導体素
子６をダイボンドしてボンディングワイヤ７で接続し樹
脂８で封止し、更に抵抗、コンデンサ等のチップ部品９
と搭載する。そして外部リード部２の先端共通接続部２
ａを切断除去して集積回路装置を完成する。
る集積回路装置の第１の実施例を示す断面図である。１
は側面に外部リード部２を接続したセラミック等からな
るパッケージで、外部リード部２は第１図旧）に示すよ
うに、配線パターン状に形成されており、先端には共通
接続部２ａが設けられている。パンケージ１には、半導
体素子３を共晶、樹脂ペーストハンダ等により接着し、
次いでＡｕ、 ＡＩなどのボンディングワイヤ４により
半導体素子３とパッケージ１の配線部との間を接続し、
低融点ガラスあるいは樹脂等によりキャップ５をパッケ
ージ１に接着し、半導体素子３をパッケージ１内に封止
する。次いでパッケージ１の外部リード部２に半導体素
子６をダイボンドしてボンディングワイヤ７で接続し樹
脂８で封止し、更に抵抗、コンデンサ等のチップ部品９
と搭載する。そして外部リード部２の先端共通接続部２
ａを切断除去して集積回路装置を完成する。
このように構成された集積回路装置においては、配線パ
ターン状に形成された外部リード部２に半導体素子６及
びチップ部品９を直接搭載し接続しているため、パッケ
ージ１と外部リード部２に搭載された半導体素子６及び
チップ部品９との接続の必要がなくなり、その接続のた
めのスペースも必要がないため、低コストで簡単な構成
の超小型化された集積回路装置が得られる。
ターン状に形成された外部リード部２に半導体素子６及
びチップ部品９を直接搭載し接続しているため、パッケ
ージ１と外部リード部２に搭載された半導体素子６及び
チップ部品９との接続の必要がなくなり、その接続のた
めのスペースも必要がないため、低コストで簡単な構成
の超小型化された集積回路装置が得られる。
第２図は、電子内視鏡の先端部などの微小部分に実装す
るため、更に面積を小さくした実施例を示す断面図であ
る。この実施例では、配線パターン状に形成した外部リ
ード部１２をセラミックパッケージ１１の下面から突出
するように設け、該外部リード部１２に第１実施例と同
様に、半導体素子やチップ部品等の電気回路素子１３を
搭載し、樹脂１４等で封止して集積回路装置を構成する
ものである。
るため、更に面積を小さくした実施例を示す断面図であ
る。この実施例では、配線パターン状に形成した外部リ
ード部１２をセラミックパッケージ１１の下面から突出
するように設け、該外部リード部１２に第１実施例と同
様に、半導体素子やチップ部品等の電気回路素子１３を
搭載し、樹脂１４等で封止して集積回路装置を構成する
ものである。
なお第２図において、１５は固体撮像素子等の半導体素
子、１６はその上面に配置したガラス板又はカラーフィ
ルタであり、１７は封止樹脂である。
子、１６はその上面に配置したガラス板又はカラーフィ
ルタであり、１７は封止樹脂である。
このようにパッケージ１１の下面より外部リード部１２
を設けているため、集積回路装置の全体の幅がパッケー
ジ１１の幅寸法より大にならず、また基板を用いていな
いので外部リードと基板との接続のためのスペースも必
要とせず、長さ方向でも短縮化が実現できる。したがっ
て電子内視鏡の先端部などの微小部分への実装に好適な
集積回路装置が得られる。
を設けているため、集積回路装置の全体の幅がパッケー
ジ１１の幅寸法より大にならず、また基板を用いていな
いので外部リードと基板との接続のためのスペースも必
要とせず、長さ方向でも短縮化が実現できる。したがっ
て電子内視鏡の先端部などの微小部分への実装に好適な
集積回路装置が得られる。
第３図は、第３実施例を示す一部省略した断面図で、第
２図に示した第２実施例と同−又は同等の部材には同一
符号を付して示している。この実施例は、配線パターン
状外部リード部１２の半導体素子やチップ部品等の電気
回路素子１３を搭載する面と反対側の面に、リード補強
及び封止樹脂の流れ防止のために、側板１８を接着して
設けたものである。側板１８は絶縁性のものであれば何
れでも用いることができ、また導電性の側板でも絶縁処
理したものであれば用いることができる。
２図に示した第２実施例と同−又は同等の部材には同一
符号を付して示している。この実施例は、配線パターン
状外部リード部１２の半導体素子やチップ部品等の電気
回路素子１３を搭載する面と反対側の面に、リード補強
及び封止樹脂の流れ防止のために、側板１８を接着して
設けたものである。側板１８は絶縁性のものであれば何
れでも用いることができ、また導電性の側板でも絶縁処
理したものであれば用いることができる。
第４図は、第３図に示した実施例において、外部リード
部１２に設けた半導体素子等の電気回路素子１３の気密
封止を樹脂封止で行う代わりに、更に高倍転性を得るた
めに、キャップ１９を電気回路素子１３に被せ、低融点
ガラスで接着して封止するようにしたものである。
部１２に設けた半導体素子等の電気回路素子１３の気密
封止を樹脂封止で行う代わりに、更に高倍転性を得るた
めに、キャップ１９を電気回路素子１３に被せ、低融点
ガラスで接着して封止するようにしたものである。
［発明の効果〕
以上実施例に基づいて説明したように、本発明によれば
、外部リード部を配線パターン状に構成し、該外部リー
ド部を利用して半導体素子やチップ部品等の電気回路素
子を搭載したため、集積回路装置の幅を小さくして面積
の縮小化を計ることができる。また外部リード部へ直接
電気回路素子を搭載しているため、基板と外部リード部
との接続などを必要とせず、接続用のスペースも要せず
、簡単な構成で低コストの超小型集積回路装置を実現す
ることができる。
、外部リード部を配線パターン状に構成し、該外部リー
ド部を利用して半導体素子やチップ部品等の電気回路素
子を搭載したため、集積回路装置の幅を小さくして面積
の縮小化を計ることができる。また外部リード部へ直接
電気回路素子を搭載しているため、基板と外部リード部
との接続などを必要とせず、接続用のスペースも要せず
、簡単な構成で低コストの超小型集積回路装置を実現す
ることができる。
第１図へは、本発明に係る集積回路装置の第１実施例を
示す断面図、第１図［３）は、第１実施例の電気回路素
子搭載前の外部リード部を示す側面図、第２図は、第２
実施例を示す断面図、第３図は、第３実施例の一部を省
略して示す断面図、第４図は、第４実施例の一部を省略
して示す断面図、第５図へ、田）は、従来の集積回路装
置の構成例を示す断面図である。 回において、１．１１はパッケージ、２，１２は外部リ
ード部、３．６は半導体素子、４．７はボンディングワ
イヤ、５はキャップ、８，１４は封止樹脂、９はチップ
部品、１３は電気回路素子、１５は半導体素子、１６は
ガラス板、１７は封止樹脂、１８は側板、１９はキャッ
プを示す。 特許出願人 オリンパス光学工業株式会社第１図 （△） 第２図 第３図 第４図 （Ｂ）
示す断面図、第１図［３）は、第１実施例の電気回路素
子搭載前の外部リード部を示す側面図、第２図は、第２
実施例を示す断面図、第３図は、第３実施例の一部を省
略して示す断面図、第４図は、第４実施例の一部を省略
して示す断面図、第５図へ、田）は、従来の集積回路装
置の構成例を示す断面図である。 回において、１．１１はパッケージ、２，１２は外部リ
ード部、３．６は半導体素子、４．７はボンディングワ
イヤ、５はキャップ、８，１４は封止樹脂、９はチップ
部品、１３は電気回路素子、１５は半導体素子、１６は
ガラス板、１７は封止樹脂、１８は側板、１９はキャッ
プを示す。 特許出願人 オリンパス光学工業株式会社第１図 （△） 第２図 第３図 第４図 （Ｂ）
Claims (1)
- １、外部リード部を備えたパッケージに半導体素子を実
装してなる集積回路装置において、前記外部リード部を
配線パターン状に構成し、該外部リード部に半導体素子
、チップ部品等の電気回路素子を搭載して電気的に接続
し気密封止したことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166714A JPH0457357A (ja) | 1990-06-27 | 1990-06-27 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166714A JPH0457357A (ja) | 1990-06-27 | 1990-06-27 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457357A true JPH0457357A (ja) | 1992-02-25 |
Family
ID=15836400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166714A Pending JPH0457357A (ja) | 1990-06-27 | 1990-06-27 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457357A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112752A (ja) * | 2006-10-27 | 2008-05-15 | Mitsubishi Heavy Ind Ltd | 半導体装置、検査装置、半導体装置の製造方法及びチップの製造方法 |
-
1990
- 1990-06-27 JP JP2166714A patent/JPH0457357A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112752A (ja) * | 2006-10-27 | 2008-05-15 | Mitsubishi Heavy Ind Ltd | 半導体装置、検査装置、半導体装置の製造方法及びチップの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| JP2664754B2 (ja) | 高密度電子パッケージ及びその製造方法 | |
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2977049B2 (ja) | 面実装用電子機能回路装置 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH0458189B2 (ja) | ||
| JPH04269841A (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS62104075A (ja) | 固体撮像装置 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPH04235476A (ja) | 固体撮像装置 | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JPH0442942Y2 (ja) | ||
| JPH069519Y2 (ja) | 高周波回路の実装構造 | |
| JPH0451488Y2 (ja) | ||
| KR100567045B1 (ko) | 반도체 패키지 | |
| JPH04235477A (ja) | 固体撮像装置 | |
| JPS62241415A (ja) | 圧電振動子 | |
| JPH09298276A (ja) | モジュールの構造 | |
| JPH0364051A (ja) | 半導体装置 |